DE2348324A1 - Verfahren zum herstellen von mesatransistoren - Google Patents

Verfahren zum herstellen von mesatransistoren

Info

Publication number
DE2348324A1
DE2348324A1 DE19732348324 DE2348324A DE2348324A1 DE 2348324 A1 DE2348324 A1 DE 2348324A1 DE 19732348324 DE19732348324 DE 19732348324 DE 2348324 A DE2348324 A DE 2348324A DE 2348324 A1 DE2348324 A1 DE 2348324A1
Authority
DE
Germany
Prior art keywords
zone
conductivity type
semiconductor
junction
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19732348324
Other languages
English (en)
Inventor
Uwe Goezinger
Hans-Juergen Kargel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19732348324 priority Critical patent/DE2348324A1/de
Publication of DE2348324A1 publication Critical patent/DE2348324A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76205—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO in a region being recessed from the surface, e.g. in a recess, groove, tub or trench region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Bipolar Transistors (AREA)

Description

Licentia Patent-Verwaltungs-GmbH
6 Frankfurt/Main, Theodor-Stern~Kai 1
Heilbronn, den 13. Sept. 1973 PT-Ma/sr - HN 73/29
Verfahren zum Herstellen von Mesatrans is tor en
Die Erfindung betrifft ein Verfahren zum Herstellen von Mesatransistoren, bei dem in einen Halbleiterkörper aus Silizium mit zvrei Zonen unterschiedlichen Leitungstyps und ebenem pn-Ubergang in die eine, als Basis dienende Zone vom ersten Leitungstyp eine dünne Oberflächenzone vom gleichen Leitungstyp aber größerer Störstellenkonzentration eingebracht wird.
Es ist bekannt, den Basis-Kollektor-pn-Übergang von Mesatransistören in einem gesonderten Arbeitsgang mit einer Isoliei~schicht zu versehen. Diese Isolierschicht wird beispielsweise dann aufgebracht, wenn alle Halbleiterzonen des Transistors in den Ausgangskörper eingebracht wurden. Es ist. beispielsweise bekannt,.die Halbleiterfläche in einem Glimmfeld
5098U/0560
mit einer Nitridschicht zu bedecken. Ferner werden Passivierungsschichten durch pyrolitische Oxydation oder durch Aufdampfen von Glasschichten hergestellt.
Der Erfindung liegt die Aufgabe zugrunde·, ein Passivierungsverfahren anzugeben, das keinen gesonderten Arbeitsgang notwendig macht. Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art erfindungsgemäß dadurch gelöst, daß in den Halbleiterkörper von der mit der Oberflächenzone versehenen Seite aus ein über den pn-Ubergang hinausreichender, einen Halbleiterbereich umschließender Graben eingebracht wird, daß die Halbleiteranordnung danach in einer oxydierenden Atmosphäre so behandelt wird, daß Störstellen aus der hochdotierten Zone vom ersten Leitungstyp in einen Teil des schwächer dotierten Halbleiterbereichs vom gleichen Leitungstyp eindiffundieren und die Halbleiteroberfläche gleichzeitig mit einer sich in den Graben erstreckenden, den pn-übergang schützenden Oxydschicht überzogen wird, und daß schließlich durch eine Öffnung in der Oxydschicht in die Halbleiterzone vom ersten Leitungstyp eine als Emitter dienende Zone vom zweiten Leitungstyp eindiffundiert wird, die bie in den schwächer dotierten Bereich der Basiszone reicht.
509814/0560
Dieses Verfahren hat den Vorteil, daß bei den auf die Passivierung folgenden Arbeitsschritten eine Verunreinigung der Halbleiteroberfläche nicht mehr möglich ist. Hierdurch konnte die Ausbeute an brauchbaren Transistoren wesentlich gesteigert werden. Die nach dem erfindungsgemäßen Verfahren passivierten Mesatransistoren weisen absolut stabile Kennlinien auf und sind nicht mehr feuchtigkeitsempfindlich.
Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll im folgenden noch anhand der Figuren ausführlich geschildert werden.
In der Figur 1 ist ein Teil einer Halbleiterscheibe 1 dargestellt, die beispielsweise aus einem hochdotierten Halbleitergrundkörper 2 und einer epitaktisch aufgebrachten Halbleiterschicht 3 besteht. Die beiden Zonen sind durch einen ebenen pn-Übergang k getrennt. Wenn der Halbleitergrundkörper η dotiert ist, ist die Epitaxieschicht 3 p-leitend und weist eine, für den aktiven Teil einer Basiszone geeignete, relativ schwache Dotierung auf. Der n+-Halbleitergrundkörper 2 dient als Kollektorzone, während ein Teil der epitaktischen Schicht beim fertigen Mesatransistor die Basiszone bildet. Die Zone ist beispielsweise 20 ,um dick· In die Oberfläche dieser Zone 3 wird gemäß Figur 1 eine dünne, hochdotierte Oberflächen- *one $ vom Leitismetyp 4er Zone J eindiffiuUiiert. Di· Eindring-
509114/0560
BAD
tiefe dieser Zone 5 liegt unter 1 ,um. Aus dieser Zone 5 sollen nun in einem weiteren Arbeitsgang höherdotierte Basisbereiche hergestellt werden, durch die ein niederohmiger Anschluß der Basiszone möglich ist.
Zuerst wird jedoch in die Halbleiteroberfläche gemäß Figur 2 ein Mesagraben 6 eingeätzt, der über den Basis-pn-Ubergang 4 hinausreicht. Dieser Graben umschließt einen für den Transistor vorgesehenen Halbleiterbereich 7·
Diese Halbleiteranordnung wird nun in eine.Wasserdampf-Stickstoff-Atmosphäre eingebracht. Die Behandlungstemperatur liegt bei 1200 C, die Behandlungsdauer beträgt etwa 2 Std. Im Verlauf d«r Behandlung wird von einer kurzzeitig ange wandten trockenen Atmosphäre zu einer feuchten Atmosphäre übergegangen. Während der Behandlungsdauer diffundieren nach der Figur 3 Störstellen aus der Oberflächenzone 5 tiefer in den schwach dotierten Teil der Basiszone ein. Die endgültige Eindringtiefe beträgt etwa k /Um. Die dadurch entstandene hochdotiert« Oberfl«ch«nzone ist in der Figur 3 mit der Ziffer 8 bezeichnet. G3· ichzeitig wächst auf die Halbleiteroberfläche eine Siliziumdioxydschicht 9 auf, die etwa 1 ,um dick ist. Diese Isolierschicht 9 deckt insbesondere den in der Grabenwand an die Oberfläche tretenden pn-übergang 4 ab,
509814/0560
In die bereits passivierte Halbleiteranordnung muß nunmehr noch die Emitterzone eingebracht werden. Dies geschieht dadurch, daß in die Oxydschicht 9 ein Emitterdiffusionsfenster eingebracht wird. Zur Herstellung dieser Öffnung wird das bekannte Fotomaskierungsverfahren unter Verwendung eines fotoempfindlichen Lacks eingesetzt. Durch das Emitterfenster 10 wird gemäß Figur k die Emitterzone 11 so in die Basiszone eindiffundiert, daß die Eindringtiefe der Emitterzone bis in den schwächer dotierten Toil der Basiszone reicht. Die Eindringtiefe beträgt beispielsweise 5 /um. Da die Eindiffusion der beispielsweise η -leitenden Emitterzone in einer oxydierenden Atmosphäre erfolgt, schließt sich bei diesem Diffusionsverfahren das Emitterdiffusionsfenster wieder mit einer dünnen Oxydschicht 12. Gleichzeitig wird der übrige dicke Teil der Oxydschicht 9 weiter verstärkt. Die Endstärke liegt bei etwa 1,2 ,um.
Nun müssen nach Figur 5 in .die Oxydschicht noch die Kontaktierungsfenster für die Basis- und die Emitterzone eingebracht werden. In diesen Kontaktierungsfenstern werden schließlich Anschlußkontakte 13 und l4, beispielsweise aus Aluminium, niedergeschlagen. Danach wird die Halbleiterscheibe, die eine Vielzahl gleichartiger Mesatransistoren enthält, zerteilt.
5098U/0560
Dadurch entstehen die in der Figur 5 dargestellten Einzelelemente, zu denen jeweils der gesamte Mesagraben gehört. Die Halbleiterscheiben werden daher jeweils zwischen zwei benachbarten Mesagraben 6 durchgetrennt. Dies geschieht beispielsweise mit Hilfe eines Laserstrahles. Da der pn-übergang rechtzeitig passiviert wurde, kann auch beim Zertrennen der Halbleiterscheibe in Einzelelemente keine Verschmutzung der Halbleiteroberfläche eintreten.
5098U/0560

Claims (3)

  1. P atentansprüche
    Verfahren zum Herstellen von Mesatransistoren, bei dem
    in einen Halbleiterkörper aus Silizium mit zwei Zonen unterschiedlichen Leitungstyps und ebenem pn-übergang in die
    eine als Basis dienende Zone vom ersten Leitungstyp eine
    dünne Oberflächenzone vom gleichen Leitungstyp aber größerer Störstellenkonzentration eingebracht wird, dadurch gekennzeichnet, cTaß in den^Halbleiterkörper von der mit der
    Oberflächenzone versehenen Seite aus ein über den pn-Übergang hinausreichender, einen Halbleiterbereich umschließender Graben eingebracht wird, daß die Halbleiteranordnung danach
    in einer oxydierenden Atmosphäre so behandelt wird, daß
    Störstellen aus der hochdotierten Zone vom ersten Leitungstyp in einen Teil des schwächer dotierten Halbleiterbereichs vom gleichen Leitungstyp eindiffundieren ι und die Halbleiteroberfläche gleichzeitig mit einer sich in den Graben
    erstreckenden, den pn-übergang schützenden Oxydschicht überzogen wird, und dall schließlich durch «in· öffnung in der
    Oxydschicht in die Halbleiter zone vorn ersten Leitungstyp
    eine eis Emitter dienende Zone vom zweiten Leitungstyp
    eindif fun·'I eic wird, die bis in den schwächer dotierten Bereich d*r Basi ■ nc reicht·
    5098U/0560
  2. 2) Verfahren I'-ch Ancprucli 1, dadurch gckemipoeiclmet, daß die IlalbleiteicUioi dining in t xner Wasserdampf-Stickstoffre wahrem' < iiuu Dauer von ca. 2 Stunden und bei
    einer Temperatur von ca. 1200 C behandelt vrird.
  3. 3) Verfcihrrn nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nach eier Herstellung der Emitterzone in die wieder geschlossene Oxy,!schicht Öffnungen für den Basis- und den Emitteranschlußkontalct eingebracht werden.
    k) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, CaR als Aus^angshalblei!erkörper eine HaJ 1>leiterscheibe vom zweiten Leitungstyp mit einer epitaktiscl: aufgebrachten Halbloiterzone vom ersten Leitungstyp verwendet wird, und daß in diese epitaktisch hergestellte Zone eine dünne, hochdotierte Oberflächenzone vom gleichen Leitungstyp eindiffundiert wird.
    5098U/0560
    iAD OWQINAL
    Le e rs e
    i t e
DE19732348324 1973-09-26 1973-09-26 Verfahren zum herstellen von mesatransistoren Pending DE2348324A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19732348324 DE2348324A1 (de) 1973-09-26 1973-09-26 Verfahren zum herstellen von mesatransistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19732348324 DE2348324A1 (de) 1973-09-26 1973-09-26 Verfahren zum herstellen von mesatransistoren

Publications (1)

Publication Number Publication Date
DE2348324A1 true DE2348324A1 (de) 1975-04-03

Family

ID=5893659

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19732348324 Pending DE2348324A1 (de) 1973-09-26 1973-09-26 Verfahren zum herstellen von mesatransistoren

Country Status (1)

Country Link
DE (1) DE2348324A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442644A1 (de) * 1983-11-29 1985-06-05 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbauteil

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3442644A1 (de) * 1983-11-29 1985-06-05 Mitsubishi Denki K.K., Tokio/Tokyo Halbleiterbauteil

Similar Documents

Publication Publication Date Title
DE3019850C2 (de)
DE2700873C2 (de) Verfahren zur Herstellung von komplementären Isolierschicht-Feldeffekttransistoren
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2718894C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2808257A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE261631T1 (de) Integrierter licht-geregelter und licht-geloeschter, statischer induktionsthyristor und sein herstellungsverfahren.
DE2247975C3 (de) Verfahren zur Herstellung von Dünnschicht-Schaltungen mit komplementären MOS-Transistoren
DE2744059A1 (de) Verfahren zur gemeinsamen integrierten herstellung von feldeffekt- und bipolar-transistoren
EP0038994B1 (de) Kontakt für MIS-Halbleiterbauelement und Verfahren zu seiner Herstellung
EP0182088B1 (de) Schottky-Kontakt auf einer Halbleiteroberfläche und Verfahren zu dessen Herstellung
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE69327145T2 (de) Herstellungsverfahren für ein CMOS-Bauteil
EP0029900B1 (de) Als bipolarer Transistor in einem Halbleitersubstrat ausgebildetes selbstjustiertes Schaltungs- oder Bauelement und Verfahren zur Herstellung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE1803024A1 (de) Integriertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE3706278A1 (de) Halbleitervorrichtung und herstellungsverfahren hierfuer
DE2133979B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE3927176C2 (de)
DE1901186B2 (de) Verfahren zur herstellung einer feldeffekttransistoren und bipolar- transistoren enthaltenden integrierten halbleiterschaltung

Legal Events

Date Code Title Description
OHJ Non-payment of the annual fee