DE3786763T2 - Verfahren zur Herstellung einer integrierten elektronischen Schaltung, ins besondere eines CMOS-Bauelementes, das die Absonderung metallischer Verunreinigungen umfasst. - Google Patents

Verfahren zur Herstellung einer integrierten elektronischen Schaltung, ins besondere eines CMOS-Bauelementes, das die Absonderung metallischer Verunreinigungen umfasst.

Info

Publication number
DE3786763T2
DE3786763T2 DE87117453T DE3786763T DE3786763T2 DE 3786763 T2 DE3786763 T2 DE 3786763T2 DE 87117453 T DE87117453 T DE 87117453T DE 3786763 T DE3786763 T DE 3786763T DE 3786763 T2 DE3786763 T2 DE 3786763T2
Authority
DE
Germany
Prior art keywords
substrate
separation
layer
epitaxial
metallic impurities
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE87117453T
Other languages
English (en)
Other versions
DE3786763D1 (de
Inventor
Gianfranco Cerofolini
Maria Luisa Polignano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SRL filed Critical SGS Thomson Microelectronics SRL
Application granted granted Critical
Publication of DE3786763D1 publication Critical patent/DE3786763D1/de
Publication of DE3786763T2 publication Critical patent/DE3786763T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

  • Die vorliegenden Erfindung bezieht sich auf ein Verfahren zur Herstellung von integrierten elektronischen Bauelementen, insbesondere CMOS-Bauelementen, mit Absonderung von metallischen Verunreinigungen.
  • Bekannt ist, CMOS-Bauelemente aus P/P&spplus; oder N/N&spplus; epitaxierten Substraten herzustellen, um den Einklinkeffekt zu reduzieren. Gewöhnlich ist die stark dotierte Region des epitaxierten Substrates (nachfolgend als Bulk bezeichnet) mit Bor (für den Fall eines P/P&spplus; epitaxierten Substrates) oder mit Antimon dotiert (für den Fall eines N/N&spplus; epitaxierten Substrates).
  • Bekannt ist auch die Benutzung eines epitaxierten Wafers, um das Verhalten des Diffusionsstromes bei Temperaturen zwischen 50ºC und 120ºC in p/n-Übergängen von integrierten Schaltkreisen zu verbessern (vgl. IEEE Electron Device Letters, Vol. IDL-4, No. 11, November 1983, Seiten 403 - 406).
  • Weiterhin ist bekannt, daß sowohl MOS-Bauelemente (z. B. dynamische und statische RAMs, ROMs, Mikroprozessoren) als auch CMOS-Bauelemente häufig von Verlustströmen betroffen sind, die die elektrischen Eigenschaften jener Bauelemente beeinträchtigen und die deshalb so gering wie möglich gehalten werden müssen. Jene Verlustströme entstehen aus verschiedenen Gründen einschließlich kritallographischer Defekte oder Unreinheiten, die als Generations- oder Rekombinationszentrum wirken und den Generationsstrom erhöhen, wenn sie sich in der entleerten Region befinden und den Diffusionsstrom erhöhen, wenn sie sich in der neutralen Region befinden (siehe z. B. die Artikel "The Role of Point-like and Extended Defects in MOS-Processing", Baldi, Cerofolini, Ferla, Surface Technology, 8, 1979, Seiten 161 bis 170; "Heavy Metal Gettering in Silicon-Device Processing", Baldi, Cerofolini, Ferla, Electrochem Soc.: Solid State Science and Technology, January 1980, Seiten 164-169).
  • Diese Phänomene treten im wesentlichen durch die Anwesenheit von metallischen Atomen auf, die deshalb von den aktiven Regionen der integrierten Bauelemente entfernt werden müssen, um ihre Leistung in Hinblick auf die Verlustströme, die aus diesem Grund auftreten, zu verbessern.
  • Bekannt sind verschiedene sogenannte Getterungsverfahren zur Entfernung von metallischen Atomen aus den aktiven Regionen. Einige von diesen Verfahren basieren auf der Eigenschaft von Bor und Phosphor, unerwünschte metallische Verunreinigungen einzufangen, so daß Getterungsverfahren zu ihrer Absonderung entwickelt wurden, die aus der Schaffung von Regionen, die mit Bor und Phosphor stark dotiert sind, sowie aus der Ausglühung bei mäßiger Temperatur bestehen, so daß die metallischen Verunreinigungen in diesen stark dotierten Regionen abgesondert werden und dadurch von den aktiven Regionen des Bauelementes (den entleerten Regionen an den Grenzschichten und von den Kondensatoren) entfernt werden.
  • Bei diesem Verfahren werden die stark dotierten Regionen gewöhnlich auf der Rückseite des Wafers gebildet oder an der Vorderseite in den Kontakten durch eine Vorbeschichtung oder durch sehr starke Implantation.
  • Das beschriebene Verfahren, obwohl effektiv in der Absonderung von metallischen Verunreinigungen, die sich vorteilhaft auf das elektronische Verhalten des fertigen Bauelementes auswirkt, ist trotzdem nicht frei von Nachteilen, insbesondere für den Fall einer Vorbeschichtung in den Kontakten. Tatsächlich beschränkt diese Lösung die Möglichkeit, die Abmessungen des herzustellenden integrierten Bauelementes zu reduzieren, setzt somit eine Begrenzung gegen den Trend einer zunehmenden Miniaturisierung und zunehmender Integrationsdichte von Bauelementen. Obwohl es möglich ist, eine Vorbeschichtung nur auf der Rückseite des Wafers vorzunehmen, erfordert dieses Verfahren darüberhinaus die Durchführung einer größeren Anzahl von Fertigungsschritten, insbesondere für den Fall von CMOS-Bauelemente, um zu verhindern, daß der Phosphor die P&spplus; Kontakte verunreinigt.
  • Ein weiteres Getterungsverfahren ist beschrieben in der EP-A-133 954. Dieses bekannte Verfahren basiert auf Getterung durch Sauerstoffabscheidung. Zu diesem Punkt lehrt die EP-A-133 954, daß ausgehend von einem N/N&spplus; oder einem P/P&spplus; Substrat durch eine Ionenimplantation von Sauerstoff eine erste dünne Einkristallschicht gebildet wird, wobei Ionenimplantation in Form von elektrisch inaktiven Verunreinigungen Mikrodefekte in besagter erster Schicht bewirken, daß eine zweite dünnen Einkristallschicht erzeugt wird, daß bei einer mäßigen Temperatur für eine Zeitdauer von 8 Stunden ausgeglüht wird und daß anschließend ein CMOS Transistor in der zweiten dünnen Schicht gebildet wird. Dieses beschriebene Getterungsverfahren ist aber eher lang und kompliziert.
  • Ausgehend von dieser Situation liegt der Erfindung die Aufgabe zugrunde, die beschriebenen Nachteile dieser bekannten Verfahren zu vermeiden. Dies wird erreicht durch Bereitstellung einer Lehre zur Erlangung einer effektiven Absonderung der metallischen Verunreinigungen in einer inaktiven Region des Bauelementes, ohne andere Parameter des Herstellungsprozesses zu beeinflussen, insbesondere ohne die Abmessungen der herstellbaren Bauelemente zu beschränken.
  • Die der Erfindung zugrundeliegende Aufgabe umfaßt insbesondere die Bereitstellung einer Lehre zur Herstellung von Bauelementen mit verbessert ein elektronischen Verhalten durch die Absonderung oder Segregation der metallischen Verunreinigungen in inaktiven Regionen des Bauelementes, und dies durch Produktionsschritte, die in der bestehenden Elektronikindustrie eingeführt sind, ohne angewiesen zu sein auf komplexe oder teure Maschinen oder Verfahren.
  • Gegenstand dieser Erfindung ist nicht zuletzt die Bereitstellung einer Lehre zur Erlangung zuverlässiger Ergebnisse, die gleichzeitig Aufschluß gibt über wiederholbare und kontrollierbare Bedingungen.
  • Sowohl die oben beschriebenen Ziele als auch jene anderen Ziele, die nachfolgend deutlich werden, werden erreicht durch ein Verfahren zur Absonderung metallischer Verunreinigungen in integrierten Bauelementen, das in den Ansprüchen beschrieben ist.
  • Die Erfindung stellt eine Lehre bereit, dernach das stark dotierte Substrat oder Bulk mit epitaktischen Strukturen der beschriebenen Art genutzt werden kann, um die Getterung von metallischen Verunreinigungen und ihrer Absonderung in diesem stark dotierten Substrat zu erreichen und beschreibt somit eine Lehre, kontrollierbar und wiederholbar Strukturen zu schaffen, in denen immer eine effektive Absonderung der Verunreinigungen in einer elektronisch inaktive Region von dem integrierten elektronischen Bauelement stattfindet. Das hergestellte integrierte elektronische CMOS-Bauelement enthält wenigstens ein Substrat mit einem bestimmten Leitfähigkeitstyp und einer bestimmten Konzentration von dotierten Atomen und einer epitaktischen Schicht mit diesem Leitfähigkeitstyp, aber einer kleineren Konzentration von dotierten Atomen, wobei dieses Substrat zu Absonderung der metallischen Verunreinigungen dient.
  • Demgemäß bezieht sich die Erfindung auf die Benutzung von einem P/P&spplus; oder N/N&spplus; epitaxierten Substrat, das mit Bor oder mit Phospor zur Getterung und Absonderung der metallischen Verunreinigungen dotiert ist.
  • Weitere Charakteristiken und Vorteile der Erfindung werden durch die Beschreibung der Prozeßschritte zur Herstellung von Dioden aus P/P&spplus; und N/N&spplus; epitaxierten Substrat zur Getterung und Absonderung von metallischen Verunreinigungen offenbart.
  • Es zeigen im einzelnen:
  • Fig. 1a - 1h die Schritte zur Herstellung einer Diode aus einem N/N&spplus; epitaxierten Substrat durch Querschnitte durch einen Silikon- Wafer; und
  • Fig. 2a - 2h entsprechende Verfahrensschritte für die Herstellung einer Diode aus einem P/P&spplus; epitaxiertem Substrat.
  • Nachstehend werden die Verfahrensschritte zur Herstellung von Dioden aus epitaxiertem Substrat vom Typ N/N&spplus; oder P/P&spplus; beschrieben, da sie für die Beurteilung der für die Erfindung erzielbaren Effekte signifikante Ergebnisse offenbaren, so daß es möglich ist, CMOS-Bauelemente in einer entsprechenden Art und Weise herzustellen, wobei die Produktionsschritte, die üblicherweise für die Herstellung einer Diode benutzt werden, durch die Produktionsschritte zur Herstellung eines CMOS-Bauelementes ersetzt werden.
  • Die Fig. 1a - 1h zeigen ein Verfahren zur Herstellung einer P&spplus;-N Diode, ausgehend von einm epitaktischen Substrat vom Typ N/N&spplus; (Fig. 1a), das grundsätzlich mit 1 bezeichnet ist, das aus einem Substrat 10 vom Typ N&spplus; besteht, das mit Phosphor in einer Konzentration von ungefähr 10¹&sup9; Atomen/cm³ dotiert ist und einer epitaktischen Schicht 11 vom Typ N&supmin; von einer Schichtdicke von ungefährt 10 Min und einer Konzentration von ungefährt 10¹&sup4; - 10¹&sup5; Atomen/cm³. Eine erste Oxidation und eine Beschichtung mit Silikonnitrid werden bei diesem epitaktischen Substrat durchgeführt, gefolgt von einer Silikonnitrid-Ätzung, die zu einer Struktur führt, die in Fig. 1b gezeigt ist, in der über der epitaktischen Schicht 11 die dünne Oxidationsschicht 12 und die Nitridmenge 13 in der Region, wo die Diode produziert werden soll, gezeigt ist. Dann wird eine Ionenfeldimplantation und eine Feldoxidation mit nachfolgender Entfernung der Nitridschicht 13 durchgeführt, um eine Struktur zu erreichen, wie sie in Fig. 1c dargestellt ist, in der über der epitaktischen Schicht 11 Teile 14 von dein Oxidfeld gezeigt sind, die abseits angeordnet sind, so daß sie in der Region, in der die Diode produziert werden soll, ein Fenster 15 bilden. Anschließend wird, wie in Fig. 1d mit 16 angedeutet, Bor aufgebracht und die Region des Fensters 15 oxidiert, wobei die Bor-Atome in die epitaktische Schicht diffundieren und sowohl eine Schicht 17 vom Typ P&spplus; als auch eine dünne Oxidschicht 18 entsteht, welche die Region 17 bedeckt und die Teile 14 des Oxidationsfeldes verbinden, wie in Fig. 1e dargestellt ist.
  • Anschließend wird Oxid abgelagert, das eine dielektrische Oxidschicht 19 über dein Oxidfeld 14 und der dünnen Schicht 18 bildet, wie in der Fig. 1f zu sehen ist. Dann wird ein Fenster 20 in den Schichten 19 und 18 durch einen Maskier-Schritt geöffnet, das bis zur Region 17 reicht, die die Anode der Diode wird. Die hierdurch erreichte Struktur wird in Fig. 1g dargestellt, in der das Fenster 20 für die Kontaktflächen, sowie die jeweils von dem Fenster 20 unterbrochene Oxidschicht 19' und die dünne Schicht 18' dargestellt sind. Dann wird sowohl ein Rückfluß-Schritt bei einer Temperatur von ungefähr 1000ºC für eine ZeitsPanne von ca. 10 Minuten als auch ein Absonderungs-Ausglüh-Schritt bei einer Temperatur von ungefähr 650-950ºC für eine oder mehrere Stunden durchgeführt. Schließlich wird die Kontaktmaskierung durchgeführt, mit dem Ergebnis einer Struktur gemäß Fig. 1h, in der mit 21 der Kontakt der Diode bezeichnet ist, die durch die Grenzschicht zwischen der Schicht 17 und der epitaktischen Schicht 11 gebildet wird.
  • Fig. 2 illustriert analoge Schritte für die Herstellung einer N&spplus;-P Diode ausgehend von einem Epitaxialsubstrat 2 des Typs P/P&spplus;. Das Epitaxialsubstrat 2 besteht aus einem Substrat oder Bulk 30 vom Typ P&spplus;, das mit Bor in einer Konzentration von ungefährt 10¹&sup9; Atomen/cm³ dotiert ist und einer epitaktische Schicht vom Typ P mit einer Schichtdicke von ungefähr 10 µm (Mikrometer) und einer Konzentration von ungefährt 10¹&sup4; bis 10¹&sup5; Atomen/cm³. Dieses Epitaxialsubstrat, dargestellt in Fig. 2a, wird dann dem Oxidations- und Nitrid-Ablagerungs-Schritten unterzogen, die zu der Entstehung einer Oxidschicht 32 und einer Nitridschicht 33 führen, die in Fig. 2b dargestellt sind. Dann wird eine Feldoxidation durchgeführt und die Nitridschicht wird entfernt, wobei eine Struktur erreicht wird, die in Fig. 2c dargestellt ist, in der das Oxidationsfeld mit 34 bezeichnet ist, und das oberhalb der Region gelegen ist, in der die Diode entstehen wird und das ein Fenster 35 begrenzt. Dann wird , wie in Fig. 2d durch die Pfeile 36 symbolisiert- Arsen aufgebracht und die Region bei dem Fenster 35 bei einer Temperatur von etwa 800-900ºC oxidiert, so daß die Katoden region 37 vom Leitfähigkeitstyp N&spplus; und die dünne oxidationsschicht 38 zwischen den zwei Oxidationsfeldteilen 34 entstehen. Dann wird ein Dielektrikum abgelagert, das die Oxidationsschicht 39 bildet, das die Oxidations schicht 34 und die dünne Schicht 38 abdeckt (Fig. 2f) und dann wird die Struktur maskiert, um ein Fenster 40 in den Oxidschichten 39 und 38 für die Schaffung des Kontaktes zu erzielen. Man erhält die Struktur, wie sie in Fig. 2g dargestellt ist mit einem Fenster 40 und den verbleibenden oxidationsteilefl 39' und 38'. Sowohl ein Rückfluß-Ausglüh-Schritt bei einer Temperatur von ungefähr 1000ºC für eine Zeitspanne von ca. 10 Minuten als auch ein Absonderungs-Ausglüh-Schrit bei einer Temperatur von ungefährt 650-950ºC für eine Zeitdauer von einer bis mehreren Stunden wird anschließend durchgeführt. Dieser letzte Schritt bewirkt, wie in den Darstellungen in Fig. 1a - 1h, daß die metallischen Verunreinigungen innerhalb des Bulkes durch die Absonderung mittels der in hoher Konzentration hierin enthaltenen Phosphoratomen verbleiben. Schließlich wird eine Metallisierung durchgeführt, um den Kontakt 41 herzustellen (Fig. 2h).
  • Die zwei gezeigten Verfahren zur Herstellung von P&spplus;-N und N&spplus;-P Dioden folgen somit Verfahrensschritten, die bis zu der Metallisierung für die Schaffung des Kontaktes analog zu den vorbekannten sind, ohne jedoch einen Beschichtungsschritt mit Phosphor oder Bor an der Rückseite des Wafers durchzuführen. Durch die Getterungseigenschaften der Dotierungssubstanz, die sich in der stark dotierten Region des Substrates befindet, findet in jedem Falle eine Absonderung der metallischen Verunreinigungen in eben jenem Epitaxialsubstrat bereits während all jener Prozeßschritte statt, die bei einer hinreichend geringen Temperatur ausgeführt werden (bezogen auf die obigen beiden Beispiele: während der ersten Oxidation, während der Oxidation zur Erzielung der dünnen Oxidschichten 18 und 38), wodurch eine erste Absonderung der Verunreinigungen stattfindet. Anschließend, vor dem Aufbringen der Kontakte, wird ein Absonderungs- Ausglüh-Prozeß durchgeführt, der die Getterung von all jenen Verunreinigungen bewirkt, die noch verblieben waren. Dieser Schritt muß, um effektiv zu sein, mit einer mäßigen Temperatur (zwischen 600 und 800ºC) für einige Stunden durchgeführt werden.
  • Vom Anmelder durchgeführte Tests mit Dioden, die nach dein beschriebenen Verfahren hergestellt wurden, haben eine effektive Absonderung der metallischen Verunreinigungen in der Bulk-Schicht bewiesen und zu Ergebnissen geführt, die vergleichbar sind mit denen, die durch Vorbeschichtung mit Bor oder Phosphor an der Rückseite des Wafers oder an der Vorderseite der Kontakte zustandegekommen sind, ohne jedoch, wie bei dem bekannten Verfahren, zusätzliche Verfahrensschritte zu erfordern, und ohne die kleinstmöglichen Abmessungen des Bauteils zu beschränken.
  • Erf indungsgemäß wird die Verwendung von P/P&spplus; epitaxiertem Substrat, das mit Bor dotiert ist, und von N/N&spplus; epitaxiertem Substrat, das mit Phosphor (an Stelle von Antimon, das gewöhnlich verwendet wird) dotiert ist, für die Absonderung der metallischen Verunreinigungen in der stark dotierten Region der Bulk-Region vorgeschlagen.
  • Wie man der vorstehenden Beschreibung entnehmen kann, löst die Erfindung die gestellte Aufgabe vollständig. Die Erfindung offenbart deutlich die Bedingungen, die erforderlich sind, um beabsichtigt und wiederholbar die Absonderung der Verunreinigungen in einer elektrisch inaktiven Region zu erreichen und offenbart damit die Bedingungen zur Herstellung von Bauelementen mit optimalen elektrischen Charakteristiken bezüglich der Minimierung der Verlustströme und bezüglich allen anderen Phänomenen, die von der Präsenz der metallischen Verunreinigungen in der aktiven Region von einem Bauteil oder einem integrierten Schaltkreis herrühren.
  • Die vorliegende Erfindung erfordert weder in der Elektronikindustrie zur Zeit unübliche Produktionsschritte, noch erfordert sie die Durchführung von weiteren komplexen Produktionsschritten bezogen auf die jetzigen Prozesse, im Gegenteil vereinfacht es das jetzige Herstellungsverfahren und eleminiert die heutigen Größenbeschränkungen bezüglich der Herstellung von stark dotierten Regionen an der Vorderseite in den Kontakten.
  • Die vorliegende Erfindung ist einer großen Zahl von Modifikationen und Variationen zugänglich, die alle im Schutzumfang der Erfindung eingeschlossen sind. Obschon in den aufgeführten Beispielen auf die Herstellung von Grenzschichten für Dioden Bezug genommen wurde, bezieht sich die Erfindung insbesondere auf die Herstellung von allen Bauelementen, die in einem dem CMOS-Prozeß analogen Verfahren mit Epitaxialsubstraten hergestellt werden.

Claims (2)

1. Verfahren zur Absonderung metallischer Verunreinigungen, die in elektronischen Bauelementen, insbesondere CMOS-Bauelementen, vorhanden sind, die ausgehend von einem P/P&spplus; oder N/N&spplus; Epitaxialsubstrat hergestellt werden, wobei das Substrat einen vorgegebenen Leitfähigkeitstyp und eine vorgegebene Konzentration von dotierten Atomen aufweist und wobei eine epitaktische Schicht von dem selben Leitfähigkeitstyp eine - im Vergleich zu der vorgegebenen Konzentration - kleinere Konzentration an dotierten Atomen aufweist, wobei die dotierten Atome Bor oder Phosphor sind,
dadurch gekennzeichnet, daß
- Absonderungsregionen für metallische Verunreinigungen in dem Substrat gebildet werden;
- daß ein elektronisches Bauelement in der epitaktischen Schicht erzeugt wird; und
- daß ein Rückfluß-Schritt und nachfolgend ein Absonderungs-Ausglüh-Schritt bei einer Temperatur zwischen 650ºC und 950ºC für eine Zeit zwischen einer Stunde und einigen wenigen Stunden zur Absonderung der metallischen Verunreinigungen in dem Epitaxialsubstrat mittels Getterung durch die Dotierungssubstanz durchgeführt wird.
2. Verfahren gemäß Anspruch 1, dadurch gekennzeichnet, daß der Absonderungs-Ausglüh- Schritt für eine Zeitdauer zwischen ein und fünf Stunden durchgeführt wird.
DE87117453T 1986-12-17 1987-11-26 Verfahren zur Herstellung einer integrierten elektronischen Schaltung, ins besondere eines CMOS-Bauelementes, das die Absonderung metallischer Verunreinigungen umfasst. Expired - Fee Related DE3786763T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT8622731A IT1213563B (it) 1986-12-17 1986-12-17 Dispositivo elettronico integrato, in particolre dispositivo cmos, eprocedimento per la sua fabbricazione con segregazione delle impurita' metalliche.

Publications (2)

Publication Number Publication Date
DE3786763D1 DE3786763D1 (de) 1993-09-02
DE3786763T2 true DE3786763T2 (de) 1993-10-28

Family

ID=11199775

Family Applications (1)

Application Number Title Priority Date Filing Date
DE87117453T Expired - Fee Related DE3786763T2 (de) 1986-12-17 1987-11-26 Verfahren zur Herstellung einer integrierten elektronischen Schaltung, ins besondere eines CMOS-Bauelementes, das die Absonderung metallischer Verunreinigungen umfasst.

Country Status (4)

Country Link
EP (1) EP0271749B1 (de)
JP (1) JPS63164325A (de)
DE (1) DE3786763T2 (de)
IT (1) IT1213563B (de)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58138034A (ja) * 1982-02-12 1983-08-16 Nec Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
IT1213563B (it) 1989-12-20
DE3786763D1 (de) 1993-09-02
EP0271749A3 (en) 1989-01-11
IT8622731A0 (it) 1986-12-17
JPS63164325A (ja) 1988-07-07
EP0271749B1 (de) 1993-07-28
EP0271749A2 (de) 1988-06-22

Similar Documents

Publication Publication Date Title
DE3485880T2 (de) Verfahren zur herstellung von halbleiteranordnungen.
DE4336135C1 (de) Verfahren zum Bilden von n-leitenden und p-leitenden Gates in einer Schicht aus polykristallinem Silizium
DE69012611T2 (de) Verfahren zum Herstellen bipolarer vertikaler Transistoren und von Hochspannungs-CMOS-Transistoren in einer einzigen integrierten Schaltung.
DE2928923C2 (de)
DE2400670A1 (de) Verfahren zur herstellung von mostransistoren
EP0020998B1 (de) Verfahren zum Herstellen eines bipolaren Transistors mit ionenimplantierter Emitterzone
DE4331798A1 (de) Verfahren zur Herstellung von mikromechanischen Bauelementen
DE69127837T2 (de) Hochgeschwindigkeits-SOI-Bauelement und Herstellungsverfahren dafür
EP0005185B1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2517690A1 (de) Verfahren zum herstellen eines halbleiterbauteils
DE2922015A1 (de) Verfahren zur herstellung einer vlsi-schaltung
DE4320780A1 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE2717218A1 (de) Mitintegrierter halbleiteruebergang niedriger durchbruchsspannung als schutzelement
DE1489240B1 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE1231812B (de) Verfahren zur Herstellung von elektrischen Halbleiterbauelementen nach der Mesa-Diffusionstechnik
DE3030660A1 (de) Verfahren zur herstellung von halbleiteranordnungen
DE2628406A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3736369C2 (de)
DE2927227C2 (de) Verfahren zur Herstellung von Halbleiter-Bauelementen
DE2516393A1 (de) Verfahren zum herstellen von metall- oxyd-halbleiter-schaltungen
DE3786763T2 (de) Verfahren zur Herstellung einer integrierten elektronischen Schaltung, ins besondere eines CMOS-Bauelementes, das die Absonderung metallischer Verunreinigungen umfasst.
DE3831264A1 (de) Verfahren zur herstellung eines bicmos-halbleiters

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: STMICROELECTRONICS S.R.L., AGRATE BRIANZA, MAILAND

8339 Ceased/non-payment of the annual fee