DE3743963A1

DE3743963A1 - Dynamisches register

Info

Publication number: DE3743963A1
Application number: DE19873743963
Authority: DE
Inventors: Hiroyuki Kawai; Masahiko Yoshimoto
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1986-12-23
Filing date: 1987-12-23
Publication date: 1988-07-07
Also published as: JPS63160417A

Description

Die Erfindung bezieht sich auf ein dynamisches Register und insbesondere auf ein dynamisches Register mit einer verkleiner ten Fläche und verringerter Leistungsaufnahme und einer er höhten Betriebsgeschwindigkeit.

Fig. 1 zeigt in einem Blockschaltbild ein Beispiel einer An wendungsschaltung eines dynamischen Registers. Die in Fig. 1 gezeigte Anwendungsschaltung weist ein ein Eingangssignal V ₁ aufnehmendes dynamisches Register 10, einen mit dem Ausgang des dynamischen Registers 10 verbundenen n-Kanal-Feldeffekt transistor 11 für Schaltbetrieb und eine mit dem Ausgang des Transistors 11 verbundene integrierte Schaltung 12 auf, welche erfordert, daß das Eingangssignal V ₁ zu einem bestimmten Zeit punkt aufgenommen werden muß. Das dynamische Register 10 weist eine zwischen dem Eingang und dem Ausgang liegende Reihenschal tung eines Übertragungsgatters 1 und einer Invertiereinrichtung 2 auf. Die phasenverschobenen oder invertierten Steuersignale Φ und Φ ₁ werden an das Übertragungsgatter 1 bzw. den Transistor 11 angelegt. Das Signal ist das invertierte Signal des Si gnals Φ, und die Signale V ₂ und V ₃ sind Spannungssignale.

Der Betrieb der in Fig. 1 gezeigten Anwendungsschaltung des dynamischen Registers wird nachfolgend beschrieben. Wenn das Eingangssignal V ₁ an das dynamische Register 10 angelegt wird, gibt das dynamische Register als Antwort auf die Steuersignale Φ und ein invertiertes Ausgangssigal V ₂ ab. Der Transistor 11 empfängt das Ausgangssignal V ₂ und legt ein Ausgangssignal V ₃ als Antwort auf das Steuersignal Φ ₁ an die integrierte Schaltung 12 an. Wie oben beschrieben, ist das dynamische Re gister in der Lage, ein Eingangssignal, nachdem es dieses er halten hat, vorübergehend zu halten, bevor es als Antwort auf das Steuersignal das invertierte Ausgangssignal abgibt. Das dynamische Register findet unter Ausnutzung dieser Funktion eine breite Verwendung bei der vorübergehenden Speicherung von Steuersignalen oder Datensignalen, bei denen sich die Signale in Abhängigkeit von Taktimpulsen ändern.

Fig. 2 zeigt ein Blockschaltbild eines dynamischen Registers. Das in Fig. 2 gezeigte dynamische Register weist ein Übertra gungsgatter 1 und eine mit dem Übertragungsgatter 1 verbundene Invertiereinrichtung 2 auf. Das Übertragungsgatter 1 weist eine Parallelschaltung eines n-Kanal-Feldeffekttransistors 1 a und eines p-Kanal-Feldeffekttransistors 1 b auf. Das Gate des Tran sistors 1 a ist zur Aufnahme eines Taktsignals Φ und das Gate des Transistors 1 b zur Aufnahme eines Taktsignals , welches eine Invertierung des Taktsignals Φ ist, verbunden. Der Drain des Transistors 1 a und der Drain des Transistors 1 b sind mit einander verbunden und bilden einen Anschluß des Übertragungs gatters 1. In gleicher Weise sind die Source des Transistors 1 a und die Source des Transistors 1 b miteinander verbunden und bilden einen anderen Anschluß des Übertragungsgatters 1. Einer der Anschlüsse bildet einen Eingangsanschluß 4 des Übertragungs gatters 1, und der andere Anschluß bildet einen Ausgangsan schluß des Übertragungsgatters 1. Der Ausgangsanschluß des Übertragungsgatters 1 ist mit einem Eingangsanschluß der In vertiereinrichtung 2 verbunden. Die Invertiereinrichtung 2 des gezeigten Beispiels weist eine zwischen VDD und der Masse lie gende Reihenschaltung eines p-Kanal-Feldeffekttransistors 2 a und eines n-Kanal-Feldeffekttransistors 2 b auf. Das Gate des Transistors 2 a und das Gate des Transistors 2 b sind zusammen mit dem Ausgangsanschluß des Übertragungsgatters 1 verbunden. Als Ergebnis ist eine Störkapazität 3 zwischen dem Eingang der Invertiereinrichtung 2 und der Masse ausgebildet. Die Verbin dung der Transistoren 2 a und 2 b bildet einen Ausgangsanschluß 5 des dynamischen Registers. Ein Eingangssignal Vin ist als an den Eingangsanschluß 4 des Übertragungsgatters 1 angelegt dargestellt, und ein Ausgangssignal Vo ist als vom Ausgangs anschluß 5 der Invertiereinrichtung 2 erhalten dargestellt. Das Übertragungsgatter 1 des in Fig. 1 dargestellten dynami schen Registers weist eine Parallelschaltung des n-Kanal-Feld effekttransistors 1 a und des p-Kanal-Feldeffekttranssistors 1 b auf, die so ausgelegt ist, daß für die Eingangsspannung Vin nach dem Durchgang derselben durch das Übertragungsgatter 1 ein gleicher Spannungswert erhalten wird.

Nun wird der Betrieb des in Fig. 2 gezeigten dynamischen Re gisters beschrieben. Wenn ein Eingangssignal Vin an den Ein gangsanschluß 4 des Übertragungsgatters 1 angelegt wird, und wenn das Taktsignal Φ des Hochpegels und das Taktsignal des Niedrigpegels über die Gates der Transistoren 1 a bzw. 1 b an gelegt werden, wird das Übertragungsgatter 1 leitend, und die Eingangsspannung Vin kann durch das Übertragungsgatter 1 ge langen. Unter der Annahme, daß die Eingangsspannung Vin auf Hochpegel liegt, kann diese durch den p-Kanal-Feldeffekttran sistor 1 b gelangen, wohingegen dieselbe unter der Annahme, daß sie auf Niedrigpegel liegt, durch den n-Kanal-Feldeffekttran sistor 1 a gelangen kann, mit dem Ergebnis, daß die gleiche Spannung an die Invertiereinrichtung 2 übertragen wird.

Die Eingangskapazität der Invertiereinrichtung 2 wird mit der Ausgangsspannung des Übertragungsgatters 1 aufgeladen, welche gleich der Eingangsspannung Vin ist, und die geladene Spannung Vin wird selbst nach Sperrung des Übertragungsgatters 1, wenn das Taktsignal Φ auf Niedrigpegel und das Taktsignal auf Hochpegel geht, in der Eingangskapazität 3 gespeichert. Die in der Eingangskapazität 3 gespeicherte Spannung wird über die Invertiereinrichtung 2 am Ausgangsanschluß 5 bereitgestellt.

Bei manchen Anwendungen eines dynamischen Registers wird eine Mehrzahl von dynamischen Registern parallel betrieben, um eine Viel-Bit-Funktion zu bilden. Bei einem typischen herkömmlichen dynamischen Register werden die Source- und die Drain-Elektro den der Feldeffekttransistoren des Übertragungsgatters 1 und der Invertiereinrichtung 2 durch denselben Dotierungsprozeß gebildet. Daraus ergibt sich, daß die Schwellenspannung der Transistoren im Übertragungsgatter 1 und die der Transistoren der Invertiereinrichtung 2 gleich sind.

Da das in Fig. 2 gezeigte herkömmliche dynamische Register das Übertragungsgatter 1 mit einer Parallelschaltung aus dem n- Kanal-Feldeffekttransistor 1 a und dem p-Kanal-Feldeffekttran sistor 1 b aufweist, wird eine hinreichend große Rauschtoleranz erhalten. Dennoch bringen verschiedene Probleme mit sich, daß eine größere Zahl von Einrichtungen nötig ist, daß die Verbin dung von Drains für Taktsignale lang wird, daß Streukapazitäten, wie z. B. Übergangskapazitäten des Datenpfads erhöht werden, daß die Betriebsgeschwindigkeit sinkt und dergleichen mehr.

Aufgabe der Erfindung ist es, ein dynamisches Register aus einer geringeren Zahl von Einrichtungen und mit einer dafür erforder lichen geringeren Fläche zu erhalten.

Es wird angestrebt, die Streukapazitäten, wie z. B. die Übergangskapazitäten auf dem Datenpfad zu senken und die Betriebsgeschwindigkeit in einem dynamischen Register zu erhöhen.

Ferner wird angestrebt, die Rauschtoleranz in einem dynamischen Register zu erhöhen.

Kurz gesagt weist die Erfindung ein dynamisches Register mit einer Verbindung einer Übertragungsgattereinrichtung, welche eine Feldeffekteinrichtung eines bestimmten Leitungstyps bein haltet, einer Invertiereinrichtung, welche eine Verbindung von Feldeffekteinrichtungen beinhaltet, von denen eine vom selben Leitungstyp ist und deren Gate mit dem Ausgang der Übertra gungsgattereinrichtung verbunden ist, sowie einer mit dem Ein gang der Invertiereinrichtung verbundenen Kapazität auf, in welchem der absolute Wert einer Schwellenspannung der Feldef fekteinrichtung der Übertragungsgattereinrichtung kleiner ge wählt ist als der absolute Wert einer Schwellenspannung der Feldeffekteinrichtung des gleichen Leitungstyps wie die Feld effekteinrichtung der Übertragungsgattereinrichtung.

Das Übertragungsgatter weist vorzugsweise eine einzige Feld effekteinrichtung auf. Die Bestimmung des absoluten Wertes einer Schwellenspannung der Feldeffekteinrichtung des Übertra gungsgatters zu einem kleineren Wert als dem absoluten Wert der Schwellenspannung der Feldeffekteinrichtung des gleichen Leitungstyps wie die Feldeffekteinrichtung im Übertragungs gatter erfolgt dadurch, daß die Verunreinigungskonzentrationen in Kanalzonen für die Feldeffekteinrichtung der Übertragungs gattereinrichtung und die Feldeffekteinrichtung in der Inver tiereinrichtung unterschiedlich gemacht werden.

Da das erfindungsgemäße dynamische Register vorzugsweise die Übertragungsgattereinrichtung mit einer einzigen Feldeffekt einrichtung aufweist, ist die Zahl der Einrichtungen verrin gert, und die Übergangskapazität des Datenpfads ist verringert, woraus sich ergibt, daß die dafür erforderliche Fläche ver ringert und eine Betriebsgeschwindigkeit erhöht ist.

Gemäß eines weiteren Aspektes der Erfindung ist der absolute Wert einer Schwellenspannung der Feldeffekteinrichtung der Übertragungsgattereinrichtung kleiner gewählt als der absolute Wert einer Schwellenspannung der einen Feldeffekteinrichtung des gleichen Leitungstyps, deren Gate mit dem Ausgang der Übertragungsgattereinrichtung verbunden ist. Daraus ergibt sich, daß die Lei stungsaufnahme verringert ist und eine genügend große Rausch toleranz erhalten wird.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung eines Ausführungsbeispiels anhand der Figuren. Von den Figuren zeigt

Fig. 1 ein Blockschaltbild einer Schaltung mit einem her kömmlichen dynamischen Register,

Fig. 2 ein Blockschaltbild eines herkömmlichen dyna mischen Registers,

Fig. 3 ein Blockschaltbild eines erfindungsgemäßen dyna mischen Registers,

Fig. 4 einen Schnitt durch eine Halbleitereinrichtung mit einer Feldeffekteinrichtung für ein Übertra gungsgatter und einer Feldeffekteinrichtung des selben Leitungstyps für eine Invertiereinrichtung, wobei die Bestimmung eines Schwellenwerts der Feldeffekteinrichtung des Übertragungsgatters zu einem kleineren Wert als dem der Invertierein richtung gezeigt wird,

Fig. 5A, 6A, 7 und 8 Schnitte durch eine Halbleitereinrichtung, aus denen ein Beispiel für die verschiedenen Herstel lungsschritte zweier Feldeffekttransistoren mit unterschiedlichen Verunreinigungskonzentrationen in den Kanalzonen ersichtlich ist,

Fig. 5B und 6B Draufsichten auf Ätzmasken, wie sie für die Her stellungsschritte der in den 5A bzw. 6A gezeigten Halbleitereinrichtung verwendet wer den,

Fig. 9 ein Diagramm, aus dem das Verhalten einer Ein gangsspannung, einer Ausgangsspannung und eines Stroms einer Invertiereinrichtung mit komplemen tären Feldeffekteinrichtungen zu ersehen sind.

Fig. 3 ist ein Schaltbild eines dynamischen Registers in einer erfindungsgemäßen Ausführungsform. Der Vergleich des in Fig. 2 gezeigten dynamischen Registers mit dem in Fig. 3 gezeigten dynamischen Register zeigt, daß das Übertragungsgatter 1 des in Fig. 2 gezeigten dynamischen Registers eine einzige n-Kanal- Feldeffekteinrichtung 1 a aufweist. Da der Schaltungsaufbau in allen anderen Abschnitten des in Fig. 3 gezeigten dynamischen Registers der gleiche ist wie der des in Fig. 2 gezeigten dy namischen Registers, wird keine detailliertere Beschreibung des Schaltungsaufbaus gegeben.

Eine weitere wesentliche Eigenschaft der Erfindung ist, daß die Schwellenspannung Vt 1 des n-Kanal-Feldeffekttransistors 1 a kleiner gewählt ist als die Schwellenspannung Vt 2 des n-Kanal-Feldeffekttransistors 2 b, welcher vom gleichen Lei tungstyp ist wie der Transistor 1 a, und dessen Gate mit dem Ausgang des Übertragungsgatters 1 verbunden ist.

Ein Weg zur Bestimmung des absoluten Wertes einer Schwellen spannung einer im Übertragungsgatter 1 enthaltenen Feldeffekt einrichtung eines Leitungstyps zu einem kleineren Wert als dem einer Feldeffekteinrichtung der Invertiereinrichtung 2 vom gleichen Leitungstyp, deren Gate mit dem Ausgang des Übertra gungsgatters 1 verbunden ist, besteht darin, die Verunreini gungskonzentrationen der Kanalzonen für die beiden oben be schriebenen Feldeffekttransistoren unterschiedlich zu machen, indem die Ionendotierung mit unterschiedlichen Masken ausge führt wird.

Fig. 4 ist ein Schnitt einer Halbleitereinrichtung mit dem Feldeffekttransistor 1 a für das Übertragungsgatter 1 und dem Feldeffekttransistor 2 b für die Invertiereinrichtung 2. Der Aufbau des in Fig. 4 gezeigten Feldeffekttransistors ist all gemein bekannt, so daß der Aufbau im folgenden kurz beschrie ben wird. Der Feldeffekttransistor 1 a weist eine Source 108 und einen Drain 109 in der Substratoberflächenzone eines in einem Halbleitersubstrat 103 ausgebildeten p-Substrats als p-Quelle (p-well) 102, eine Kanalzone 112 mit einer bestimmten Verunreinigungsdichte P _g zwischen der Source 108 und dem Drain 109, ein Gate 104, das mit einem dazwischen liegenden Oxidfilm 110 auf dem p-Substrat 102 des Halb leitersubstrats 103 ausgebildet ist, wobei der Oxidfilm 110 zur Trennung vom Elementen ausgebildet ist, und eine leitende Schicht 111 für Verdrahtungselemente auf. Der Feldeffekttran sistor 2 b hat den gleichen Aufbau wie der Transistor 1 a, außer daß eine Kanalzone 113 eine Verunreinigungskonzentration P _i hat, welche größer ist als die Verunreinigungskonzentration P _g der Kanalzone 112 des Transistors 1 a, weshalb die Beschrei bung ausgelassen wird. Das Gate 104 des Transistors 2 b ist mit dem Drain 109 des Transistors 1 a verbunden.

Nachstehend wird ein Verfahren zum Erhalten von Feldeffekt transistoren mit unterschiedlichen Verunreinigungskonzentra tionen in den Kanalzonen beschrieben. Die Fig. 5A, 6A, 7 und 8 sind Schnitte eines Halbleiters und zeigen vier Schritte, die erforderlich sind, um bei der Herstellung von Feldeffekt transistoren mit unterschiedlichen Verunreinigungskonzentra tionen die Verunreinigungskonzentrationen in den Kanalzonen in zwei Transistoren unterschiedlich voneinander zu machen. Wie in Fig. 5A gezeigt ist, liegt ein Halbleitersubstrat 103 vor, das ein p-Substrat als p-Quelle (p-well) 102 und einen Oxidfilm mit Dünnschichtabschnitten 105, auf welchen Elemente ausgebildet sind, und Dickschichtabschnitten 101 für darauf ausgebildete Trennelemente aufweist. Das p-Substrat 102 des Halbleitersubstrats 103 weist eine Zone X zur Ausbildung eines Transistors T _g mit einer Kanalzone geringer Verunreinigungs konzentration P _g und eine Zone Y zur Ausbildung eines Transistors T _i mit einer Kanalzone hoher Verunreinigungs konzentration P _i auf. Diese Zonen sind durch Dickschichtabschnitte 101 voneinander getrennt. Gemäß Fig. 5A wird eine Ätzmaske 106 der in Fig. 5B gezeigten Form auf die Zone X aufgebracht, um den Transistor T _g auszubilden, und es werden unter Zuhilfenahme dieser Maske Borionen als Ver unreinigung in die Zone Y eingebracht, um den Transistor T _i auszubilden. Anschließend wird, wie in Fig. 6A gezeigt, die Ätzmaske 107 der in Fig. 6B gezeigten Form auf die Zone Y auf gebracht, um den Transistor T _i auszubilden, und es wird unter Zuhilfenahme dieser Maske Bor mit einer Verunreinigungs konzentration P _g, welche kleiner ist als die Verunreinigungs konzentration P _i der Zone Y, in die Zone X eingebracht, um den Transistor T _g zu bilden.

Danach werden, wie in Fig. 7 gezeigt, Gate-Elektroden 104 der Transistoren T _g und T _i auf den dünnen Oxidfilmabschnitten 105 durch Abscheidung von Polysilizium erhalten. Anschließend wird, wie in Fig. 9 gezeigt, Arsen mit gleicher Konzentration über die ganze Fläche gleichzeitig in das p-Substrat 102 des Halbleitersubstrats 103 injiziert, um die Source 108 und den Drain 109 der beiden Transistoren auszubilden. Da die nach folgenden Schritte sich nicht auf die Erfindung beziehen, wird deren Beschreibung ausgelassen.

Beim Vergleich der Transistoren T _g und T _i, die in den Ferti gungsschritten einschließlich der oben beschriebenen Schritte hergestellt worden sind, ist die Schwellenspannung des Transi stors T _g mit der Kanalzone geringerer Verunreinigungskonzen tration geringer als die Schwellenspannung des Transistors T _i mit der Kanalzone hoher Verunreinigungskonzentration.

Da das in Fig. 3 gezeigte erfindungsgemäße dynamische Register wie vorstehend beschrieben aufgebaut ist, kann das Eingangs signal Vin, wenn dieses mit Hochpegel auf den Eingangsanschluß 4, an welchem der Hochpegel durch den Pegel der Source-Spannung VDD dargestellt ist, gelegt wird, das Ausgangsgatter 1 mit dem n-Kanal-Feldeffekttransistor 1 a, welcher, solange das Takt signal Φ auf Hochpegel ist, eine Schwellenspannung Vt 1 hat, passieren, so daß die Eingangskapazität 3 der Invertiereinrich tung 2 auf die Spannung (VDD - Vt 1) aufgeladen wird.

Fig. 9 zeigt die Eingangs-/Ausgangscharakteristik der Inver tiereinrichtung. Gemäß des in Fig. 9 gezeigten Diagramms gibt die Bezugslinie VHI eine untere Grenze der Eingangsspannung an, wenn die Ausgangsspannung der Invertiereinrichtung 2 auf Niedrigpegel sein soll, der Bezugswert VIL gibt eine obere Grenze der Eingangsspannung an, wenn die Ausgangsspannung der Invertiereinrichtung 2 auf Hochpegel sein soll, der Bezugswert VTH ist eine logische Schwelle der Invertiereinrichtung, und die Kennlinie 31 stellt eine Eingangsspannungs-/Strom-Kennlinie der Invertierschaltung 2 dar, der Bezugswert NMH gibt die nachstehend definierte Rauschtoleranz an, und die Bezugswerte NMH 1 und NMH 2 geben Rauschtoleranzen an für den Fall, daß die Schwellenspannung der Transistoren des Übertragungsgatters 1 V _t ₁ bzw. V _t ₂ sind.

Die Rauschtoleranz kann als ein zulässiger Eingangsbereich be trachtet werden, innerhalb dessen der Ausgang nicht beeinflußt wird. Wenn nun die Eingangsspannung auf Hochpegel und eine Ausgangsspannung auf Niedrigpegel liegt, kann die Rauschtole ranz NMH der Invertiereinrichtung wie folgt definiert werden. NMH = VI _max - VIH, wobei VI _max die größte Eingangsspannung ist, welche auf die Invertiereinrichtung gegeben werden kann (vorstehend V _DD).

Die Eingangsspannung der Invertiereinrichtung 2 ist (VDD - Vt 1), und die Rauschtoleranz NMH 1 wird als Differenz zwischen (VDD - Vt 1) und VIH angegeben. Die Rauschtoleranz NMH 1 ist in Fig. 9 dargestellt. Da die Schwellenspannung Vt 1 des n-Kanal- Feldeffekttransistors des Übertragungsgatters 1 kleiner gewählt wird als die Schwellenspannung Vt 2 des die Invertiereinrichtung 2 bildenden n-Kanal-Feldeffektransistors, wird die oben be schriebene Rauschtoleranz größer als in einem Fall, in welchem die Schwellenspannung des Feldeffekttransistors des Übertra gungsgatters 1 gleich groß gewählt wird wie die Schwellenspan nung Vt 2 des die Invertiereinrichtung 2 bildenden Feldeffekt transistors. Für diesen Fall ist die Rauschtoleranz NMH 2 in Fig. 9 dargestellt.

Aus der in Fig. 9 dargestellten Kennlinie 31 kann abgelesen werden, daß eine Verwendung des oben beschriebenen Übertra gungsgatters im dynamischen Register 10 die Leistungsaufnahme senkt, da der Durchgangsstrom der Invertiereinrichtung umso geringer wird, je näher die Eingangsspannung an 0 Volt oder VDD kommt. Es kann auch festgestellt werden, daß die Verwendung des Übertragungsgatters mit einer einzigen Feldeffekteinrich tung des gleichen Leitungstyps wie jenem des mit dem Ausgang des Übertragungsgatters verbundenen Feldeffekttransistors die dafür erforderliche Fläche und die Streukapazitäten, wie z. B. Übergangskapazitäten auf dem Datenpfad reduziert, um so die Betriebsgeschwindigkeit zu erhöhen.

Vorstehend wurde eine Ausführungsform beschrieben, in welcher ein n-Kanal-Feldeffekttransistor das Übertragungsgatter bil dete und bei der die Schwellenspannung des n-Kanal-Feldeffekt transistors des Übertragungsgatters 1 kleiner gewählt wurde als die des die Invertiereinrichtung bildenden n-Kanal-Feld effekttransistors. Wahlweise können für den Zweck desselben Betriebs p-Kanal-Feldeffekttransistoren als Übertragungsgatter und Invertiereinrichtung verwendet werden, wenn der absolute Wert der Schwellenspannung des das Übertragungsgatter bildenden p-Kanal-Feldeffekttransistors kleiner gewählt wird als die des p-Kanal-Feldeffekttransistors der mit dem Gate am Übertragungs gatter liegenden Invertiereinrichtung.

Wie vorstehend beschrieben, ist das dynamische Register erfin dungsgemäß derart aufgebaut, daß der absolute Wert einer Schwellenspannung einer ein Übertragungsgatter bildenden Feld effekteinrichtung kleiner gewählt wird als der absolute Wert einer Schwellenspannung einer eine Invertiereinrichtung bil denden Feldeffekteinrichtung gleichen Leitungstyps wie dem einer das Übertragungsgatter bildenden und mit dem Gate am Ausgang des Übertragungsgatters liegenden Feldeffekteinrich tung. Das Übertragungsgatter weist vorzugsweise eine oben be schriebene Feldeffekteinrichtung auf. Als Ergebnis kann die Zahl der das dynamische Register bildenden Einrichtungen redu ziert werden und entsprechend die dafür erforderliche Fläche verringert werden, und eine Betriebsgeschwindigkeit kann auf grund der Reduzierung der Streukapazitäten, wie z. B. Übergangs kapazitäten auf einem Datenübertragungsweg, erhöht werden, während eine große Rauschtoleranz geboten und die Leistungs aufnahme verringert wird.

Claims

1. Dynamisches Register, gekennzeichnet durch
eine Übertra gungsgattereinrichtung (1) mit einer eine Source, ein Drain und ein isoliertes, operativ mit der Source und dem Drain ver bundenes Gate aufweisenden ersten Feldeffekteinrichtung (1 a) eines bestimmten Leitungstyps, wobei das Gate der Feldeffekt einrichtung (1 a) ein Taktsignal und die eine der beiden übrigen Elektroden (Source oder Drain) der ersten Feldeffekteinrich tung (1 a) Eingangssignale aufnimmt,
eine Invertiereinrichtung (2), deren Eingangsanschluß mit der anderen der beiden Elekroden (Source oder Drain) der ersten Feldeffekteinrichtung verbunden ist und deren Ausgangsanschluß ein Ausgangssignal abgibt, wobei die Invertiereinrichtung eine Reihenschaltung aus einer zweiten und einer dritten Feldeffekt einrichtung (2 a, 2 b) aufweist, von denen jede eine Source, einen Drain und ein isoliertes, operativ mit der Source und dem Drain verbundenes Gate beinhaltet, und wobei die dritte Feldeffekt einrichtung (2 b) mit ihrem Gate am Eingangsanschluß der Inver tiereinrichtung liegt und vom gleichen Leitungstyp ist wie die erste Feldeffekteinrichtung (1 a),
eine kapazitive Einrichtung (3), die zum Speichern elektrischer Ladung mit dem Gate der dritten Feldeffekteinrichtung (2 b) ver bunden ist, und
eine Einrichtung, mit der erreicht wird, daß der absolute Wert einer Schwellenspannung der ersten Feldeffekteinrichtung (1 a) der Übertragungsgattereinrichtung (1) kleiner ist als der ab solute Wert einer Schwellenspannung der dritten Feldeffektein richtung (2 b) der Invertiereinrichtung (2), welche vom gleichen Leitungstyp ist wie die erste Feldeffekteinrichtung (1 a).

2. Dynamisches Register nach Anspruch 1, dadurch gekennzeichnet, daß die Übertragungsgattereinrichtung (1) nur eine einzige erste Feldeffekteinrichtung (1 a) aufweist.

3. Dynamisches Register nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste Feldeffekteinrichtung (1 a) der Übertragungsgattereinrichtung (1) und die dritte Feld effekteinrichtung (2 b) der Invertiereinrichtung (2) jeweils eine n-Kanal-Feldeffekteinrichtung aufweisen.

4. Dynamisches Register nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die zweite Feldeffekteinrichtung (2 a) der Invertiereinrichtung (2) eine p-Kanal-Feldeffekteinrich tung aufweist.

5. Dynamisches Register nach Anspruch 2, dadurch gekennzeichnet, daß die erste Feldeffekteinrichtung (1 a) der Übertragungsgattereinrichtung (1) und die dritte Feldeffekt einrichtung (2 b) der Invertiereinrichtung (2) jeweils eine p-Kanal-Feldeffekteinrichtung aufweisen.

6. Dynamisches Register nach Anspruch 1 oder 5, dadurch gekennzeichnet, daß die zweite Feldeffekteinrichtung (2 a) der Invertiereinrichtung (2) eine n-Kanal-Feldeffektein richtung aufweist.

7. Dynamisches Register nach Anspruch 2, dadurch gekennzeichnet, daß die den absoluten Wert einer Schwellenspannung der ersten Feldeffekteinrichtung (1 a) der Übertragungsgattereinrichtung (1) bewirkende Einrichtung eine Einrichtung aufweist, die die Verunreinigungskonzentration in Kanalzonen der ersten Feldeffekteinrichtung (1 a) der Übertra gungsgattereinrichtung (1) und der dritten Feldeffekteinrichtung (2 b) der Invertiereinrichtung (2) unterschiedlich macht.