DE3743776A1 - Vergrabene halbleiterbauelemente und verfahren zu deren herstellung - Google Patents
Vergrabene halbleiterbauelemente und verfahren zu deren herstellungInfo
- Publication number
- DE3743776A1 DE3743776A1 DE19873743776 DE3743776A DE3743776A1 DE 3743776 A1 DE3743776 A1 DE 3743776A1 DE 19873743776 DE19873743776 DE 19873743776 DE 3743776 A DE3743776 A DE 3743776A DE 3743776 A1 DE3743776 A1 DE 3743776A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor
- trench
- contact
- buried
- zones
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 238000000034 method Methods 0.000 title abstract description 14
- 238000000926 separation method Methods 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000002800 charge carrier Substances 0.000 description 14
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 238000002161 passivation Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- YNPNZTXNASCQKK-UHFFFAOYSA-N Phenanthrene Natural products C1=CC=C2C3=CC=CC=C3C=CC2=C1 YNPNZTXNASCQKK-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- DGEZNRSVGBDHLK-UHFFFAOYSA-N [1,10]phenanthroline Chemical compound C1=CN=C2C3=NC=CC=C3C=CC2=C1 DGEZNRSVGBDHLK-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 210000004072 lung Anatomy 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft vergrabene Halbleiterbauelemente
und ein Verfahren zu deren Herstellung nach dem Oberbe
griff der Patentansprüche 1 und 7.
Die Erfindung eignet sich insbesondere zum Aufbau von
dreidimensionalen Schaltungen und zur Strukturierung tempera
turempfindlicher Bauelemente.
Die Herstellung von isolierten Halbleiterbereichen in
einem Halbleiterkörper ist in der nicht vorveröffentlichten
deutschen Patentanmeldung P 37 27 517 beschrieben. Derar
tig ausgebildete Halbleiterbereiche haben jedoch den
Nachteil, daß keine seitliche Kontaktierung der in einem
isolierten Graben eingebauten Halbleiterbauelemente möglich
ist. Die Kontaktierung dieser Halbleiterbauelemente er
folgt über Kontaktwannen, die nachträglich in der Bauele
mentenschichtenfolge durch Diffusion oder Implantation
geeigneter Ladungsträger erzeugt werden. Die damit ver
bundenen Hochtemperaturschritte nach dem epitaktischen
Wachstum der Bauelementschichten, wirken sich nachteilig
auf das Halbleitermaterial und damit auf die Qualität der
damit hergestellten Bauelemente aus.
Der Erfindung liegt die Aufgabe zugrunde, vergrabene
Halbleiterbauelemente und ein Verfahren zu deren Herstel
lung dahingehend zu verbessern, daß die in einem Halblei
terkörper integrierten Halbleiterbauelemente technisch
einfach und zuverlässig herstellbar sind und eine hohe
Packungsdichte der Halbleiterbauelemente erreicht wird.
Diese Aufgabe wird gelöst durch die im kennzeichnenden
Teil der Patentansprüche 1 und 7 angegebenen Merkmale.
Vorteilhafte Ausgestaltungen und/oder Weiterbildungen sind
den Unteransprüchen zu entnehmen.
Ein Vorteil der Erfindung besteht darin, daß die Halblei
terschichten 2, 3 des Halbleiterkörpers als elektrische
Zuleitungen zu benachbarten Bauelementen benutzt werden
(Fig. 1c). Ein weiterer Vorteil des erfindungsgemäßen
Verfahrens liegt darin, daß die Kontakt- und Separations
zonen vor den Bauelementschichten in den Halbleiterkörper
diffundiert oder implantiert werden. Dadurch werden die
Bauelementschichten nicht den für die Diffusion und Ionen-
Implantation notwendigen Hochtemperaturschritten ausgesetzt.
Eine thermische Nachbehandlung der Bauelementschichten wie
bei bekannten Verfahren ist deshalb nicht erforderlich und
das Herstellungsverfahren wird in vorteilhafterweise
verkürzt.
Die Erfindung wird im folgenden anhand von Ausführungsbei
spielen unter Bezugnahme auf schematische Zeichnungen
näher erläutert. In den
Fig. 1a bis 1c sind die Verfahrensschritte zur
Herstellung vergrabener Halbleiterbauelemente in einem
Halbleiterkörper dargestellt.
Fig. 2 zeigt eine vergrabene PIN-Photodiode.
Fig. 3 zeigt einen vergrabenen HEMT (High Electron
Mobility Transistor).
Fig. 4 zeigt dreidimensional angeordnete Bipolartran
sistoren.
Gemäß Fig. 1a sind auf einem Substrat 1, z. B. aus Si oder
GaAs oder InP, einkristalline oder amorphe Halbleiter
schichten 2, 3 aufgewachsen. In das Substrat 1 und/oder in
die Halbleiterschichten werden Kontakt- 5, 7, 10, 12 und
Separationszonen 4, 5, 8, 9, 11, 13 gemäß einem Verfahren
eingebracht, das in der nicht vorveröffentlichten deutschen
Patentanmeldung P 37 20 305 beschrieben ist. Zur Herstel
lung der Kontakt- und Separationszonen werden Diffusions-
oder Ionen-Implantationsverfahren benutzt. Die Tiefen der
Kontaktzonen 5, 7, 10, 12 im Halbleiterkörper sind so
gewählt, daß die entsprechenden aktiven Halbleiterschich
ten der später einzubringenden Bauelementschichtenfolge
kontaktiert werden. Die Kontaktzonentiefe entspricht der
Lage der einzelnen Bauelementschichten unter der Halblei
teroberfläche. Die Kontaktzonen sind gemäß Fig. 1a örtlich
durch Separationszonen getrennt angeordnet. Kontaktzonen
unterschiedlichen Leitfähigkeitstyps können aber auch
durch Mehrfachdotierung ineinander geschachtelt sein,
wobei die Trennung der jeweiligen p-Kontaktzone von der
n-Kontaktzone durch einen p/n-Übergang erfolgt. Die Do
tierung der jeweiligen Kontaktzonen mit unterschiedlichem
Leitfähigkeitstyp muß entsprechend gering sein, damit Leck
ströme vermieden werden.
Die Separationszonen bestehen aus hochohmigem bzw. durch
Diffusion oder Ionen-Implantation hochohmig gemachten
Halbleitermaterial.
Da vorteilhafterweise die bei hohen Temperaturen (ca. 800°C)
stattfindenden Dotierprozesse zur Herstellung der Kontakt- und
Separationszonen vor dem Einbau der Bauelementschichten statt
finden, ist eine thermische Nachbehandlung der Bauelementschichten nicht
erforderlich.
Die Oberfläche des Halbleiterkörpers wird mit einer amor
phen Passivierungsschicht 15, z. B. SiO2, überzogen (Fig.
1b). Um die Lage der zu vergrabenden Bauelemente festzu
legen, werden in die Passivierungsschicht 15 Oxidfenster
eingebracht. Durch geeignete Ätzverfahren wird in den
Halbleiterkörper ein Graben 16 geätzt, mit einer Tiefe,
die der Schichtdicke der Bauelementschichtenfolge ent
spricht. Die vorher erzeugten Kontaktzonen werden durch
die Grabenwände freigelegt (Fig. 1b).
Gemäß Fig. 1c wird durch selektive bzw. differentielle
Epitaxie im Graben 16 die Bauelementschichtenfolge 17
bestehend aus den Halbleiterschichten 18 bis 22 aufge
wachsen. Außerdem können sich polykristalline Halbleiterschichten
zusätzlich auf der Passivierungsschicht 15 abscheiden.
Die Schichtdicken der Halbleiterschichten, die im Graben
aufgewachsen werden, sind so bemessen, daß die entsprechen
den Kontaktzonen kontaktiert werden.
In dem in Fig. 1c dargestellten Halbleiterkörper wird die
Passivierungsschicht 15 entfernt, z. B. durch naßchemisches
Ätzen. Um eine Zuleitung zu benachbarten Bauelementen zu
ermöglichen, werden die Halbleiterschichten 2, 3 als Kon
taktschichten verwendet. Dazu wird die äußere Separations
wanne 9 im Bereich der Halbleiterschichten 2, 3 durch
eine hochdotierte Zone 14 ersetzt. Die Kontaktzone 10 ist
dadurch z. B. mit einem Kontakt 28 eines benachbarten
Bauelementes verbunden (Fig. 1c). Auf den Kontaktzonen 5,
7, 10, 12 werden je nach Bauelementstruktur elektrische
Kontakte 23 bis 27 planar an der Oberfläche des Halblei
terkörpers angeordnet (Fig. 1c).
Drei der vielfältigen Einsatzmöglichkeiten des beschrie
benen Verfahrens sind in den folgenden Ausführungsbeispie
len beschrieben.
In Ausführungsbeispiel 1 gemäß Fig. 2 ist in ein halbiso
lierender InP-Substrat 1 mit einem Durchmesser von etwa
300 µm ein Graben mit einem Durchmesser von ca. 100 µm und
einer Tiefe von ungefähr 6 µm geätzt. In den Graben ist
eine PIN-Photodiodenstruktur bestehend aus
- - einer n⁺-dotierten InP-Schicht 34 mit einer Ladungs trägerkonzentration von ungefähr 1018 cm-3 und einer Schichtdicke von etwa 2,5 µm,
- - einer n-dotierten InP-Schicht 35 mit einer Ladungs trägerkonzentration von ca. 1015 cm-3 und einer Schichtdicke von 0,5 µm,
- - einer n--dotierten InGaAs-Schicht 36 mit einer Ladungs trägerkonzentration von weniger als 1015 cm-3 und einer Schichtdicke von 2 µm, und
- - einer p⁺-dotierten InGaAs-Schicht 37 mit einer La dungsträgerkonzentration von ungefähr 1018 cm-3 und einer Schichtdicke von 1 µm
eingebracht.
Die n⁺-dotierte InP-Schicht ist durch eine n-leitende
Kontaktzone 29, die eine Dotierkonzentration von etwa
5 · 1018 Sn-Ionen cm-3 besitzt, mit einem ersten metallischen
Ringkontakt 32 verbunden. Ein zweiter Ringkontakt 33 ist auf einer
p-leitenden Kontaktzone 31, die eine In-Ionenkonzentration
von etwa 3 · 1018 cm-3 und eine Tiefe von ca. 1 µm besitzt,
aufgebracht. Die hochohmige Separationszone 30 zwischen
den Kontaktzonen 29, 31 ist z. B. durch Protonen-Implantation
erzeugt.
Die Ringkontakte 32, 33 sind z. B. aus einer AuGeNi-Legie
rung hergestellt.
In einem zweiten Ausführungsbeispiel (Fig. 3) ist in ein
halbisolierendes GaAs-Substrat 1 mit einem Durchmesser von
ca. 300 µm ein etwa 1,2 µm tiefer Graben geätzt, der eine
Grundfläche von ungefähr 5 µm × 50 µm aufweist. Im Graben ist
eine Halbleiterschichtenfolge für eine HEMT-Struktur aus
- - einer p--dotierten GaAs-Schicht 41 mit einer Ladungs trägerkonzentration von etwa 1014 cm-3 und einer Schichtdicke von ca. 1 µm,
- - einer undotierten GaAlAs-Schicht 42 mit einer intrin sischen Ladungsträgerkonzentration von weniger als 1015 cm-3 und einer Schichtdicke von ca. 3 nm,
- - einer n⁺-dotierten GaAlAs-Schicht 43 mit einer La dungsträgerkonzentration von ungefähr 1018 cm-3 und einer Schichtdicke von etwa 50 nm, und
- - einer n⁺-dotierten GaAs-Schicht mit einer Ladungs trägerkonzentration von 5 · 1018 cm-3 und einer Schichtdicke von etwa 150 nm
aufgewachsen.
Zur Steuerung des zweidimensionalen Elektronengases 41 a
das sich an der Grenzfläche zwischen der undotierten
GaAlAs-Schicht 42 und der p--dotierten GaAs-Schicht 41
ausbildet, dienen die n++-leitenden Kontaktzonen 38, die
eine Ladungsträgerkonzentration von ca. 8 · 1018 cm-3
besitzen. Sourcekontakt 39 und Drainkontakt 40 sind auf den
Kontaktzonen 38 aufgebracht.
Die n⁺-dotierte GaAs-Schicht 44 ist so geätzt, daß der
Gatekontakt 45 ein sog. abgesenktes Gate bildet und die
n⁺-dotierte GaAlAs-Schicht 43 kontaktiert.
Die metallischen Kontakte bestehen beispielsweise aus
einer AuGeNi-Dotierung.
In einem dritten Ausführungsbeispiel gemäß Fig. 4 ist eine
dreidimensionale Anordnung von Bipolartransistoren be
beschrieben. In ein hochohmiges Si-Substrat 1 (spezifischer
Widerstand größer als 3000 Ω cm) mit einem Durchmesser von
ca. 300 µm ist ein etwa 1,5 µm tiefer Graben geätzt mit
einer Grundfläche von 2 × 50 µm2. In den Graben ist eine
Halbleiterschichtenfolge aus
- - einer n--dotierten Si-Schicht 66 mit einer Ladungs trägerkonzentration von etwa 5 · 1015 cm-3 und einer Schichtdicke von ca. 0,3 µm,
- - einer p⁺-dotierten Si-Schicht 65 mit einer Ladungs trägerkonzentration von ungefähr 1018 cm-3 und einer Schichtdicke von etwa 0,1 µm,
- - einer n⁺-dotierten Si-Schicht 64 mit einer Ladungs trägerkonzentration von ca. 1018 cm-3 und einer Schichtdicke von etwa 0,2 µm, und
- - einer n++-dotierten Si-Schicht 63 mit einer Ladungs trägerkonzentration von ungefähr 1019 cm-3 und einer Schichtdicke von etwa 0,2 µm
für den ersten Bipolartransistor aufgewachsen. Auf die
n++-dotierte Si-Schicht 63 ist eine zu den Si-Schichten
64, 65, 66 analoge Si-Schichtenfolge 62, 61, 60 für einen
zweiten Bipolartransistor aufgewachsen.
Die n-dotierten Si-Schichten 66, 63 des ersten Transistors
sind über die z. B. mit Phosphor n++-dotierten Kontaktzonen
55, 57, die eine Dotierkonzentration von ca. 1019 cm-3
besitzen, mit den metallischen Kontakten 53, 54 verbunden.
Die p⁺-dotierte Si-Schicht 65 wird durch den metallischen
Kontakt 50 über die durch Diffusion mit z. B. Bor erzeugte,
p++-leitende Kontaktzone 46 kontaktiert.
Der erste elektrische Anschluß 51 des zweiten Bipolar
transistors ist über die mit z. B. Bor p++-implantierte
Kontaktzone 48 mit der p⁺-dotierten Si-Schicht 61 verbun
den. Der zweite elektrische Anschluß 52 kontaktiert über
die z. B. mit Phosphor n++-implantierte Kontaktzone 59 die
n--dotierte Schicht 60.
Für die Herstellung der erfindungsgemäßen Halbleiter
körper werden vorteilhafterweise Molekularstrahl- oder
CVD (Chemical Vapor Deposition) Epitaxieverfahren verwendet.
Die Erfindung ist nicht auf die beschriebenen Ausführungs
beispiele beschränkt, sondern es sind verschiedene Anord
nungen von Bipolar-, Heterobipolar-, Feldeffekttransisto
ren und Dioden verschiedener Ausführung herstellbar.
Wellenleiter und Laserstrukturen sind ebenfalls mit dem
erfindungsgemäßen Verfahren in einen Halbleiterkörper
integrierbar.
Claims (7)
1. Vergrabene Halbleiterbauelemente in einem strukturierten
Halbleiterkörper, der Kontakt- und Separationszonen enthält
und in den mindestens ein Graben geätzt ist, in den Halblei
terschichten epitaktisch aufgewachsen sind, dadurch gekenn
zeichnet, daß mindestens ein Graben (16) im Bereich der
Kontaktzonen (5, 7, 10, 12) geätzt ist, und daß die Tiefe
der Kontaktzonen (5, 7, 10, 12) so gewählt ist, daß die im
Graben (16) aufgewachsene Halbleiterschichtenfolge (17) in
geeigneter Weise durch die Kontaktzonen (5, 7, 10, 12)
seitlich kontaktierbar sind (Fig. 1c).
2. Vergrabene Halbleiterbauelemente nach Anspruch 1, da
durch gekennzeichnet, daß aus der im Graben (16) aufge
wachsenen Halbleiterschichtenfolge (17) aktive und/oder
passive Bauelemente herstellbar sind deren Kontakte (23, 24,
25, 26, 27, 28) planar auf der Oberfläche des Halblei
terkörpers angebracht sind (Fig. 1c).
3. Vergrabene Halbleiterbauelemente nach einem der vor
hergehenden Ansprüche, dadurch gekennzeichnet, daß der
Halbleiterkörper aus einem Substrat (1) oder aus einem
Substrat (1) mit darauf epitaktisch aufgewachsenen Halb
leiterschichten (2, 3) besteht.
4. Vergrabene Halbleiterbauelemente nach einem der vor
hergehenden Ansprüche, dadurch gekennzeichnet, daß benach
barte Kontaktzonen (5, 7) im Halbleiterkörper, die den
gleichen Leitfähigkeitstyp besitzen, durch eine Separa
tionszone (6) getrennt sind (Fig. 1a).
5. Vergrabene Halbleiterbauelemente nach einem der vor
hergehenden Ansprüche, dadurch gekennzeichnet, daß benach
bart angeordnete Halbleiterbauelemente durch Halbleiter
schichten (2, 3) miteinander kontaktierbar sind, derart,
daß in einem äußeren Separationsbereich (9) im Halbleiter
körper eine leitende Zone (14) eingebracht ist (Fig. 1c).
6. Vergrabene Halbleiterbauelemente nach einem der vor
hergehenden Ansprüche, dadurch gekennzeichnet, daß aus den
im Halbleiterkörper ausgebildeten aktiven und/oder passi
ven Bauelementen dreidimensionale Schaltungen herstellbar
sind.
7. Verfahren zur Herstellung vergrabener Halbleiterbau
elemente gemäß einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet,
- - daß in dem Halbleiterkörper zuerst Kontaktzonen (5, 7, 10, 12) und Separationszonen (4, 6, 8, 9, 11, 13) eingebracht werden,
- - daß anschließend ein Graben geätzt wird, und
- - daß in den Graben (16) eine Schichtenfolge (17) eingebracht wird, derart, daß die entsprechenden aktiven Halbleiterschichten (18, 21, 19, 20) durch entsprechende Kontaktzonen (5, 7, 10, 12) seitlich kontaktiert werden.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873743776 DE3743776C2 (de) | 1987-12-23 | 1987-12-23 | Verfahren zur Herstellung vergrabener Halbleiterbauelemente |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19873743776 DE3743776C2 (de) | 1987-12-23 | 1987-12-23 | Verfahren zur Herstellung vergrabener Halbleiterbauelemente |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3743776A1 true DE3743776A1 (de) | 1989-07-13 |
| DE3743776C2 DE3743776C2 (de) | 1995-08-10 |
Family
ID=6343409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19873743776 Expired - Lifetime DE3743776C2 (de) | 1987-12-23 | 1987-12-23 | Verfahren zur Herstellung vergrabener Halbleiterbauelemente |
Country Status (1)
| Country | Link |
|---|---|
| DE (1) | DE3743776C2 (de) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3931381A1 (de) * | 1989-09-20 | 1991-03-28 | Siemens Ag | Halbleiterschichtaufbau mit vergrabener verdrahtungsebene, verfahren fuer dessen herstellung und anwendung der vergrabenen verdrahtungsebene als vergrabene zellplatte fuer drams |
| DE19845787A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845793A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19758339C2 (de) * | 1997-12-22 | 2003-09-25 | X Fab Semiconductor Foundries | Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| DE102005009725A1 (de) * | 2005-03-03 | 2006-09-07 | Atmel Germany Gmbh | Verfahren zur Integration von zwei Bipolartransistoren in einen Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2832012A1 (de) * | 1978-07-20 | 1980-01-31 | Siemens Ag | Verfahren zum herstellen einer dreidimensionalen integrierten schaltung |
| EP0208294A1 (de) * | 1985-07-11 | 1987-01-14 | Nec Corporation | Dreidimensionaler integrierter Schaltkreis |
| DE3720305A1 (de) * | 1987-06-19 | 1988-12-29 | Licentia Gmbh | Halbleiterkontakt |
| DE3727517A1 (de) * | 1987-08-18 | 1989-03-02 | Licentia Gmbh | Verfahren zur herstellung strukturierter halbleiterkoerper und damit hergestellte strukturierte halbleiterkoerper |
-
1987
- 1987-12-23 DE DE19873743776 patent/DE3743776C2/de not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2832012A1 (de) * | 1978-07-20 | 1980-01-31 | Siemens Ag | Verfahren zum herstellen einer dreidimensionalen integrierten schaltung |
| EP0208294A1 (de) * | 1985-07-11 | 1987-01-14 | Nec Corporation | Dreidimensionaler integrierter Schaltkreis |
| DE3720305A1 (de) * | 1987-06-19 | 1988-12-29 | Licentia Gmbh | Halbleiterkontakt |
| DE3727517A1 (de) * | 1987-08-18 | 1989-03-02 | Licentia Gmbh | Verfahren zur herstellung strukturierter halbleiterkoerper und damit hergestellte strukturierte halbleiterkoerper |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3931381A1 (de) * | 1989-09-20 | 1991-03-28 | Siemens Ag | Halbleiterschichtaufbau mit vergrabener verdrahtungsebene, verfahren fuer dessen herstellung und anwendung der vergrabenen verdrahtungsebene als vergrabene zellplatte fuer drams |
| DE19758339C2 (de) * | 1997-12-22 | 2003-09-25 | X Fab Semiconductor Foundries | Integrationsfähiger vertikaler Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845787A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845789A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| DE19845793A1 (de) * | 1998-09-21 | 2000-03-23 | Inst Halbleiterphysik Gmbh | Bipolartransistor und Verfahren zu seiner Herstellung |
| US6465318B1 (en) | 1998-09-21 | 2002-10-15 | Institut Fuer Halbleiterphysik Franfurt (Oder) Gmbh | Bipolar transistor and method for producing same |
| DE102005009725A1 (de) * | 2005-03-03 | 2006-09-07 | Atmel Germany Gmbh | Verfahren zur Integration von zwei Bipolartransistoren in einen Halbleiterkörper, Halbleiteranordnung in einem Halbleiterkörper und Kaskodenschaltung |
| US7605047B2 (en) | 2005-03-03 | 2009-10-20 | Atmel Automotive Gmbh | Method for the integration of two bipolar transistors in a semiconductor body, semiconductor arrangement in a semiconductor body, and cascode circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3743776C2 (de) | 1995-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
| DE2612667A1 (de) | Verfahren zur herstellung dielektrisch isolierter halbleiterbereiche | |
| DE2056220A1 (de) | Verfahren zur Herstellung einer elektn sehen Anordnung, und Anordnung hergestellt nach dem Verfahren | |
| DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| EP0450274A1 (de) | Halbleiteranordnung mit durch Feldeffekt steuerbarer Raumladungszone und Verfahren zu deren Herstellung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE3223230C2 (de) | ||
| DE102021117405A1 (de) | Halbleitervorrichtung | |
| DE2926334C2 (de) | ||
| DE102011055816B4 (de) | Verfahren zur Herstellung eines Bipolartransistors und Halbleitervorrichtung aufweisend einen Bipolartransistor; Verfahren zur Herstellung einer Halbleitervorrichtung und Halbleitervorrichtung | |
| DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
| DE3828809A1 (de) | Verfahren zur herstellung von halbleiterbauelementen | |
| DE2643016A1 (de) | Verfahren zur herstellung eines integrierten halbleiterkreises | |
| DE1961739A1 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE3743776C2 (de) | Verfahren zur Herstellung vergrabener Halbleiterbauelemente | |
| EP0230508B1 (de) | Strukturierter Halbleiterkörper | |
| EP0226739B1 (de) | Strukturierte Halbleiterkörper | |
| DE2044863A1 (de) | Verfahren zur Herstellung von Schottkydioden | |
| DE3709302C2 (de) | Monolithisch integrierte Senderanordnung sowie Verfahren zu ihrer Herstellung | |
| DE2535272A1 (de) | Festkoerperbauelement-herstellungsverfahren | |
| DE2320420A1 (de) | Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen | |
| DE2408402A1 (de) | Verfahren zur herstellung integrierter schaltungen bzw. nach einem solchen verfahren hergestellte integrierte halbleiterschaltungseinheit | |
| EP0340497A1 (de) | Verfahren zur Herstellung monolithisch integrierter, multifunktionaler Schaltungen | |
| EP0381207B1 (de) | Amorphisierungsverfahren zur Strukturierung eines Halbleiterkörpers | |
| DE3716470C2 (de) | Verfahren zur Herstellung eines strukturierten Halbleiterkörpers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8120 | Willingness to grant licenses paragraph 23 | ||
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H01L 27/04 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLER-BENZ AKTIENGESELLSCHAFT, 70567 STUTTGART, |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: DAIMLERCHRYSLER AG, 70567 STUTTGART, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: TEMIC SEMICONDUCTOR GMBH, 74072 HEILBRONN, DE |
|
| 8327 | Change in the person/name/address of the patent owner |
Owner name: ATMEL GERMANY GMBH, 74072 HEILBRONN, DE |