DE3618570C2 - Verfahren und Vorrichtung zur Erfassung und Korrektur von Fehlern bei der Bestückung von Leiterplatten mit elektronischen Bauteilen - Google Patents
Verfahren und Vorrichtung zur Erfassung und Korrektur von Fehlern bei der Bestückung von Leiterplatten mit elektronischen BauteilenInfo
- Publication number
- DE3618570C2 DE3618570C2 DE3618570A DE3618570A DE3618570C2 DE 3618570 C2 DE3618570 C2 DE 3618570C2 DE 3618570 A DE3618570 A DE 3618570A DE 3618570 A DE3618570 A DE 3618570A DE 3618570 C2 DE3618570 C2 DE 3618570C2
- Authority
- DE
- Germany
- Prior art keywords
- circuit boards
- printed circuit
- electronic components
- test data
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67242—Apparatus for monitoring, sorting or marking
- H01L21/67294—Apparatus for monitoring, sorting or marking using identification means, e.g. labels on substrates or labels on containers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/265—Contactless testing
- G01R31/2656—Contactless testing using non-ionising electromagnetic radiation, e.g. optical radiation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
- H05K13/08—Monitoring manufacture of assemblages
- H05K13/081—Integration of optical monitoring devices in assembly lines; Processes using optical monitoring devices specially adapted for controlling devices or machines in assembly lines
- H05K13/0815—Controlling of component placement on the substrate during or after manufacturing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49131—Assembling to base an electrical component, e.g., capacitor, etc. by utilizing optical sighting device
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
- Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/53022—Means to assemble or disassemble with means to test work or product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
- Y10T29/53043—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor including means to divert defective work part
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/53039—Means to assemble or disassemble with control means energized in response to activator stimulated by condition sensor
- Y10T29/53048—Multiple station assembly or disassembly apparatus
- Y10T29/53052—Multiple station assembly or disassembly apparatus including position sensor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/53—Means to assemble or disassemble
- Y10T29/5313—Means to assemble electrical device
- Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
- Y10T29/53178—Chip component
Description
Die Erfindung betrifft ein Verfahren sowie eine Vorrichtung zur Erfassung und
Korrektur von Fehlern bei der Bestückung von Leiterplatten mit elektronischen
Bauteilen, insbesondere ein Verfahren und eine Vorrichtung, die geeignet sind,
Schäden oder Fehler bei der Leiterplattenbestückung zu erfassen, beispielsweise
unterbliebene Montage, falsche Ausrichtung eines montierten elektronischen
Bauteils bezüglich der gedruckten Leiterplatte, falsche Einbaurichtung, Montage
falscher elektronischer Bauelemente auf der Leiterplatte oder ähnliches.
Bei einem herkömmlichen Produktionsband zur Bestückung von gedruckten Leiterplatten
mit elektronischen Schaltungs- bzw. Bauteilen, im folgenden elektronischen
Teilen oder Chips, wird die Untersuchung auf Schäden oder Fehler bei der
Leiterplattenbestückung bei jeder einzelnen Leiterplatte ausgeführt, und wenn ein
Montageschaden oder -fehler festgestellt wird, wird die defekte Leiterplatte durch
eine Bedienungsperson von dem Montageband entfernt und in einer Aufnahmestation
gesammelt. Die gesammelten fehlerhaften Leiterplatten werden dann in
einer getrennten Reparaturvorrichtung einer Reparatur unterzogen.
Aus dem oben Gesagten ergibt sich, daß bei der bekannten Vorrichtung zur
Erfassung und Korrektur von Montagefehlern die Prüfung auf Montageschäden bei
jeder Leiterplatte ausgeführt wird. Dadurch wird der Gesamtwirkungsgrad eines
Montagebandes selbst dann nicht verbessert, wenn die Leiterplattenbestückung
zügig und kontinuierlich von einer Chipmontagevorrichtung ausgeführt wird. Als
Montagefehler werden folgende Fehler angesehen: die unterbliebene Montage, die
falsche Ausrichtung eines montierten elektronischen Teils gegenüber der
Leiterplatte, ein Fehler in der Montagerichtung, die Montage eines falschen
elektronischen Bauteils auf einer Leiterplatte und ähnliches. Es ist schwierig,
Montagefehler so vieler verschiedener Arten präzise und zügig zu prüfen. Um
fehlerhafte
Leiterplatten in einer getrennten Reparaturvorrichtung reparieren
zu können, müssen diese manuell von dem Montageband entfernt werden. Außerdem
muß eine Bedienungsperson eine Markierung in dem fehlerhaften Bereich
einer Leiterplatte mit Montagefehler anbringen, so daß der Reparaturvorgang sehr
mühsam und ineffizient ist.
Der Veröffentlichung von Reuber, Wolfgang: Automatische Bilderkennungssysteme,
ist zu entnehmen, daß Bilder elektronischer Bauteile erfaßt, sukzessiv
geprüft und Prüfdaten über Leiterplatten mit Montagefehlern erzeugt werden.
Die EP 00 66 631 A1, der DE 29 53 596 C2 und der DE 21 38 238 A1 ist zu
entnehmen, mehrere Leiterplatten auf einem Koordinatentisch in einer Reihe
anzuordnen.
Der Erfindung liegt die Aufgabe zugrunde, den Durchsatz bei einer bildverarbeitenden
Prüfstation und nachgeordneten Reparaturstation zu erhöhen und einen hohen
Automatisierungsgrad zu erreichen.
Diese Aufgabe wird durch ein Verfahren gemäß Patentanspruch 1 und durch eine
Vorrichtung gemäß Patentanspruch 4 gelöst.
Das Verfahren und die Vorrichtung gemäß der Erfindung unterscheiden automatisch
gedruckte Leiterplatten mit Montagefehlern von akzeptablen Leiterplatten
und übernehmen den Transport von Leiterplatten mit Montagefehlern zu der
Reparaturstation, welche die Leiterplatten mit Montagefehlern repariert.
In einer Ausführungsform des erfindungsgemäßen Verfahrens wird die Codierung
als Strich-Code ausgeführt, wie aus der DE 25 13 890 A1 an sich bekannt.
In der Ausführungsform des erfindungsgemäßen Verfahrens gemäß Patentanspruch
3 kann die Einbaulage der elektronischen Bauteile auf jeder einzelnen
Leiterplatte einfach und genau geprüft werden.
Nachfolgend werden Ausführungsbeispiele der Erfindung
beschrieben.
Bei den Figuren, sind gleiche Teile mit gleichen
Bezugszeichen versehen. Dabei zeigt
Fig. 1 ein ein Ausführungsbeispiel einer Vorrichtung zur
Erfassung und Korrektur von Fehlern bei der Leiterplattenbestückung
darstel
lendes Flußdiagramm;
Fig. 2 eine Draufsicht auf ein Ausführungsbeispiel einer
Leiterplatte, die für die Verwendung bei der Erfindung
geeignet ist;
Fig. 3 eine perspektivische Ansicht einer Prüfstation,
die in das in Fig. 1 dargestellte Ausführungsbei
spiel integriert ist und zur Erfassung von Fehlern
bei der Leiterplattenbestückung
dient;
Fig. 4 eine schematische Ansicht eines Ausführungsbei
spiels einer Prüfkamera, die in der Prüfvorrichtung
gemäß Fig. 3 verwendet werden kann; und
Fig. 5 bis 7 schematische Ansichten, die zur Erklärung
der Beurteilung der Eigenschaften der Leiterplattenbestückung
dienen.
Im folgenden werden ein Verfahren sowie eine Vorrichtung
zur Erfassung und Korrektur von Fehlern bei der Leiterplattenbestückung
anhand der
Figuren erläutert.
In Fig. 1 sind eine Vorrichtung zur Erfassung von Montage
fehlern und eine Reparaturvorrichtung dargestellt, die so
aufgebaut sind, daß Leiterplatten, auf die elektronische Teile
mittels einer Chip-Montagevorrichtung 10 aufgebracht wur
den, von einem nicht dargestellten Magazin aufgenommen und
anschließend von einer Beschickungseinrichtung 56 einem
nachfolgenden Koordinatentisch 54 zugeführt werden, während
eine Code-Aufbringeinrichtung 58 Codierungen auf die Ober
fläche einer jeden Leiterplatte aufbringt.
Eine Ausführungsform einer Leiterplatte 14, die bei dem genann
ten Ausführungsbeispiel Verwendung finden kann, ist in Fig.
2 dargestellt. Auf die Leiterplatte 14 ist mittels der Co
de-Aufbringeinrichtung 58 eine Codierung 16 aufgebracht.
Die Codierung 16 kann durch Aufkleben eines Etiketts mit
einem Strich-Code aufgebracht werden. Sie kann aber auch
dadurch aufgebracht werden, daß ein Strich-Code auf die
Leiterplatte gedruckt wird. Es kann dabei ein Magnetfarbendruck
verwendet werden. Die so aufgebrachte Codierung 16 wird
zur Handhabung der Leiterplatte 14, wie unten beschrieben,
verwendet.
Auf dem in Fig. 3 dargestellten Koordinatentisch 54 können
mehrere Leiterplatten 14 in einer Reihe oder Seite an Seite
mit vorgegebenen Abständen angeordnet werden. Über den Stel
len, an denen Leiterplatten 14 auf dem Koordinatentisch 54 ange
ordnet sind, sind Prüfkameras 60 angeordnet, deren Anzahl
der der Leiterplatten 14 entspricht. Die Prüfkameras 60 liefern
sukzessive Bilder von elektronischen Teilen auf der Leiterplatte
14 an eine gemeinsame Bildkontrolleinrichtung 62,
die in der Lage ist, Montagefehler zu erfassen, wie z.B.
die unterbliebene Montage, falsche Ausrichtung von montier
ten elektronischen Teilen bzw. Chips bezüglich der Leiterplatte,
eine falsche Montagerichtung, die Montage falscher
elektronischer Teile auf den Leiterplatten u.ä.
Der Koordinatentisch 54 ist darüber hinaus mit einer Co
de-Leseeinrichtung 64 versehen, die dazu dient, die Codie
rung 16 einer jeden Leiterplatte 14 zu lesen und ein die Codie
rung betreffendes Code-Signal an eine Datenaufbereitungs
steuerung 44 so weiterzuleiten, daß das Code-Signal
Montagefehlerdaten der Leiterplatte entspricht, die von der
Bildkontroll-Einrichtung 62 erfaßt und erzeugt werden, wie
unten beschrieben wird.
Das in Fig. 1 dargestellte Ausführungsbeispiel weist außer
dem eine Klassifizierungseinrichtung 26 auf, die vor dem
Koordinatentisch 54 angeordnet und mit der Datenaufberei
tungssteuerung 44 verbunden ist. Die Klassifizierungsein
richtung 26 schließt einen zweiläufigen Trennförderer 27
ein. Der Trennförderer 27 ist so ausgelegt, daß er aufgrund
der von der Bildkontroll-Einrichtung 62 erfaßten Montage
fehlerdaten der Leiterplatten in mit Montagefehlern behaftete
oder fehlerhafte und fehlerfreie klassifiziert. Die Klassi
fizierungseinrichtung 26 weist auch eine erste Entladeein
richtung 66 für fehlerfreie Leiterplatten sowie eine zweite
Entladeeinrichtung 68 für fehlerhafte Leiterplatten auf, die
mit dem zweiläufigen Trennförderer 27 so verbunden sind,
daß sie nebeneinander angeordnet und geeignet sind, jeweils
von dem Trennförderer 27 zugeführte fehlerfreie bzw. fehler
hafte Leiterplatten nach vorne abzugeben. Die zweite Entladeein
richtung 68 für fehlerhafte Leiterplatten ist mit einer Chip-Lo
kalisierungseinrichtung 70 verbunden, die die Reparatur
der fehlerhaften Leiterplatten aufgrund eines Vergleichs der
von einer Code-Leseeinrichtung 72 der Lokalisierungseinrich
tung 70 gelesenen Codierung mit den in der Datenaufberei
tungssteuerung 44 gespeicherten Daten ausführen kann.
Wie oben beschrieben, vergleichen bei dem dargestellten Aus
führungsbeispiel mehrere Prüfkameras 60 gleichzeitig mehre
re auf dem Koordinatentisch 54 angeordnete Leiterplatten 44,
wie in Fig. 3 dargestellt. Dabei werden gleiche Punkte
auf den jeweiligen Leiterplatten bezüglich der zugehörigen
Prüfkameras während der von dem Koordinatentisch 54 ausge
führten Längs- oder seitlichen Bewegung gleichartig bewegt,
weil gleiche elektronische Teile auf den jeweiligen Leiterplatten
an gleichen Stellen angeordnet sind. Auf diese Weise
können Daten über die Montage elektronischer Teile auf den
Leiterplatten, die von den gleichen Punkten erhalten werden,
von der Bildkontroll-Einrichtung 62 der Datenaufbereitungs
steuerung 44 so zugeführt werden, daß sie mit den von der
Code-Leseeinrichtung 64 gelesenen Codierungsdaten der jewei
ligen Leiterplatten korrespondieren. Genauer gesagt empfängt
die Bildkontroll-Einrichtung 62 nacheinander solche ersten
Daten von den Prüfkameras 60, um zu entscheiden, ob die
jeweiligen Leiterplatten akzeptierbar oder fehlerhaft sind,
und um ein Signal oder Daten einer solchen jede Leiterplatte
betreffenden Entscheidung über eine NC-Vorrichtung 74 an
die Datenaufbereitungssteuerung 44 weiterzuleiten, die die
Signale oder Daten speichert. Die Datenaufbereitungssteue
rung 44 ist mit dem zweiläufigen Trennförderer 27 und der
Lokalisierungseinrichtung 70 so verbunden, daß die von der
Datenaufbereitungssteuerung 44 an den Trennförderer 27 und
die Lokalisierungseinrichtung 70 weitergegebenen Daten be
wirken, daß der Trennförderer 27 die Klassifizierung zwi
schen defekten elektronischen Teilen und nicht defekten
elektronischen Teilen vornimmt und die Lokalisierungsein
richtung 70 die jeweiligen defekten Leiterplatten repariert.
Die Lokalisierungseinrichtung 70 kann übrigens mittels
eines Lichtpunktes einen defekten Bereich bezüglich einer
Leiterplatte anzeigen, in der ein Montagefehler bei einem elek
tronischen Bauteil mit Hilfe der Bildkontroll-Einrichtung
62 festgestellt wurde, anzeigen und einen geeigneten Chip
bzw. ein elektronisches Bauteil entsprechend der Anzeige
durch den Lichtpunkt von einer nicht dargestellten Chip-Zu
fuhreinrichtung entnehmen und den defekten Chip austauschen.
Mit dem in Fig. 1 dargestellten Ausführungsbeispiel können
mehrere Leiterplatten gleichzeitig einer Prüfung oder Erfas
sung unterworfen werden und nacheinander den nachfolgenden
Verarbeitungsschritten zugeführt werden, so daß die Erfassung und Reparatur
defekter Leiterplatten in kurzer Zeit effektiv durchgeführt
werden kann.
Mit dem dargestellten Ausführungsbeispiel der Vorrichtung
zur Fehlererfassung und -korrektur können automatisch defek
te und fehlerfreie Leiterplatten unterschieden und die Reparatur
fehlerhafter Leiterplatten aufgrund der Einzelheiten über
den angezeigten Fehler ausgeführt werden, so daß ein Monta
geband geschaffen wird, das die Leiterplattenbestückung
mit hoher Effizienz und Genauig
keit durchführen kann.
Bei dem oben beschriebenen Ausführungsbeispiel kann jede
der Prüfkameras 60, wie in Fig. 4 dargestellt, so verwen
det werden, daß sie ein Bild eines Chips 78 zusammen mit
einem an den Außenkanten des auf einer Leiterplatte 14 aufge
brachten Chips 78 entstehenden Schatten aufnimmt. Der
Schatten entsteht durch die mit Hilfe von über dem Chip
78 angeordneten Stroboskopen 76 erzeugte Lichtstrahlung,
wobei das Bild mit dem Schatten auf einen Rahmen der Bild
kontroll-Einrichtung 62 (Fig. 1 und 3) projiziert wird.
Der Kontrast zwischen Licht und Schatten bei der Abbildung
des Chips mit dem Schatten wird an mehreren Punkten entlang
der Peripherie des Chips begrenzt erfaßt, so daß der Umriß
des Chips 78 aufgrund des Kontrasts zwischen Licht und
Schatten bei der Abbildung mit dem Schatten zum Teil festge
stellt werden kann. Auf diese Weise können die Montageeigen
schaften des Chips auf der Leiterplatte in Abhängigkeit davon
beurteilt werden, ob der zum Teil erfaßte Umriß des Chips
78 an eine vorgegebene Stelle des Rahmens der Bildkontroll-
Einrichtung 62 projiziert wird. Die begrenzte Erfassung des
Kontrasts kann durch die Verwendung von Fenstern bzw. Öff
nungen durchgeführt werden, die in einem Rahmen der Bildkon
troll-Einrichtung 62 angeordnet sind, um die Erfassungsbe
reiche auf mehrere vorbestimmte innerhalb des mit Hilfe der
Prüfkamera 60 aufgenommenen Bildes des Chips mit dem Schat
ten liegende Bereiche zu begrenzen. Die vorbestimmten Be
reiche sind an der Peripherie zwischen Abbildung und Schat
ten angeordnet. Die Anordnung des Chips auf der Leiterplatte
kann mit Hilfe solcher Ausschnitte bzw. Öffnungen aufgrund
des Kontrastunterschiedes festgestellt werden, der zwischen
dem Abbild des Chips und dem Schatten auf einem Bereich der
Leiterplatte um den Chip herum oder zwischen der Abbildung von
Elektrodenanschlüssen des Chips und dem Schatten auf einem
Bereich der Leiterplatte um die Anschlüsse herum besteht.
Unter der Annahme, daß ein rechteckiger Chip 78 auf einer
Leiterplatte, wie in Fig. 5 dargestellt, angebracht ist, er
zeugt die auf den Chip wirkende Einstrahlung des Lichts der
Stroboskope 76 (Fig. 4) einen um den Chip herumlaufenden
Schatten 80. Ein Rahmen der in den Fig. 1 und 3 darge
stellten Bildkontroll-Einrichtung 62, auf den eine Abbil
dung des Chips 78 zusammen mit dem Schatten 80 projiziert
wird, ist mit Öffnungen 82a bis 82f versehen, die jeweils
entlang einer gewünschten Position, an der der Chip auf der
Leiterplatte angebracht ist, die Abbildung mit dem Schatten
sowohl in Längs- als auch in seitlicher Richtung zum Teil
begrenzen, so daß Abbildung und Schatten, die mit Hilfe der
Prüfkamera 60 (Fig. 4) betrachtet werden, und der Rahmen
übereinandergelegt werden können. Der Kontrast zwischen
Licht und Schatten bei der Abbildung mit dem Schatten kann
abgetastet werden, um die Grenze zwischen der Abbildung des
Chips und dem Schatten zu erfassen. Diese Erfassung wird
bei den jeweiligen Öffnungen 82a bis 82f durchgeführt, um
die Kontur des Chips 78 festzustellen. Auf einen Fehler bei
der Montage des Chips 78 auf der Leiterplatte wird geschlossen,
wenn die Kontur über eine innerhalb der Öffnungen 82a bis
82f vorgegebene Lage hinausgeht.
Wenn das auf der Leiterplatte anzubringende Chip ein Transistor
78′ mit vorspringenden Elektroden 84 gemäß Fig. 6 ist, so
wird ein Rahmen der Bildkontroll-Einrichtung 62 mit Fen
stern bzw. Öffnungen 82a′ bis 82c′ verwendet, deren Anord
nung der der Elektroden entspricht. Auf einen Fehler bei
der Montage des Chips 78′ auf der Leiterplatte wird geschlos
sen, indem das Verhältnis zwischen einem Schatten, der um
das Chip herum entsteht und in jedem der Fenster 82a′ bis
82c′ angeordnet ist, und dem Licht, das aufgrund der Be
strahlung mit Licht von den Stroboskopen 76 von jeder Elek
troden 84 reflektiert wird, aus der Anzahl der Bildzellen
berechnet wird.
Bei einem zylindrischen Widerstand 78′′ gemäß Fig. 7 glit
zern die Elektroden 84′ des Chips 78′′ aufgrund der Refle
xion des von den Stroboskopen 76 gemäß Fig. 4 abgestrahl
ten Lichts in dem um das Chip 78′′ entstehenden Schatten
80′′, so daß die Montage des Chips auf der Grundlage der
Korrelation zwischen den Kanten des Fensters 82′′ eines Rah
mens der Bildkontroll-Einrichtung und den glitzernden Kan
tenbereichen des Chips 78′′ beurteilt werden kann. Bei der
Prüfung wird die Richtigkeit der Montage des Chips auf der
Leiterplatte festgestellt, wenn die Kante des Chips 78′′ von
jedem der Fenster 82′′ erfaßt werden kann und nicht mit de
nen der Fenster 82′′ überlagert ist. Dagegen wird eine un
richtige Montage festgestellt, wenn zumindest eine der bei
den Seitenkanten des Chips 78′′ mit den Kanten der Fenster
82′′ überlagert ist oder eine der Kanten des Chips in den
Fenstern 82′′ nicht erfaßt werden kann. Ein Montagefehler
wird auch festgestellt, wenn die Bestrahlung mit Licht kei
nen Schatten auftreten läßt.
Es ist also ersichtlich, daß bei dem obenbeschriebenen Aus
führungsbeispiel die Montageeigenschaften anhand des Kon
trasts einer Abbildung eines Chips mit einem Schatten, der
aufgrund der Bestrahlung des Chips mit Licht entsteht, beur
teilt werden können. Die Beurteilung kann also genau und
sehr schnell bei Chips jeder beliebigen Form erfolgen.
Claims (4)
1. Verfahren zur Erfassung und Korrektur von Fehlern bei der Bestückung von
Leiterplatten mit elektronischen Bauteilen mit folgenden Verarbeitungsschritten:
- a) Anbringung einer Codierung auf der Oberfläche einer bestückten Leiterplatte durch Anbringung eines Etiketts oder Drucken,
- b) Anordnung mehrerer gleicher Leiterplatten in mindestens einer Reihe,
- c) Zuordnung einer Kamera zu jeder der Leiterplatten, wobei
- c1) die Kamera gleiche Bildausschnitte erfassen,
- d) Aufnehmen der Bilder der elektronischen Bauteile durch Kameras,
- d1) sukzessives Prüfen der von den elektronischen Bauteilen mittels der Kameras aufgenommenen Bilder und Erzeugen von Prüfdaten über fehlerhafte Leiterplatten,
- e) Einlesen der Codes zumindest der fehlerhaften Leiterplatten und
- e1) Zuordnung der Codes zu den Prüfdaten und Abspeichern der Prüfdaten samt Codes,
- f) Trennung der fehlerhaften Leiterplatten von den fehlerfreien Leiterplatten und
- g) Identifizierung der Leiterplatten in einer Reparatur durch Einlesen ihrer Codes und
- g1) Durchführung der Reparatur unter Verwendung der den entsprechenden Codes zugeordneten Prüfdaten.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Codierung als
Strich-Code ausgeführt ist.
3. Verfahren nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, daß der
Verarbeitungsschritt (d1) die folgenden Arbeitsschritte umfaßt:
- a) Bestrahlung jeder der Leiterplatten mit Licht von oben, um auf den Leiterplatten einen Schattenbereich um die elektronischen Bauteile zu erzeugen,
- b) teilweise Abgrenzung eines Bildes der elektronischen Bauteile mit dem Schatten an mehreren Stellen entlang der Peripherie der elektronischen Bauteile mit dem Schatten; und
- c) Beobachtung des Kontrasts in dem teilweise abgegrenzten Bild mit dem Schatten mittels der Kamera, um die fehlerhaften Leiterplatten zu erfassen.
4. Vorrichtung zur Erfassung und Korrektur von Fehlern bei der Bestückung von
Leiterplatten mit elektronischen Bauteilen mit
- a) einer Codierungsvorrichtung (58) zum Aufbringen von Codierungen auf die Oberfläche jeder Leiterplatte, wobei
- a1) sich die Codes aufeinander folgender Leiterplatten unterscheiden,
- b) einer Prüfstation bestehend aus
- b1) einem Koordinatentisch (54) zur Anordnung mehrerer Leiterplatten (14) in mindestens einer Reihe,
- b2) mehreren Prüfkameras (60), die oberhalb des Koordinatentisches in einer Weise angeordnet sind, daß sie gleiche Bildausschnitte der Leiterplatten (14) erfassen,
- b3) einem Bildverarbeitungssystem (62) zur sukzessiven Prüfung der von den Prüfkameras (60) aufgenommenen Abbildungen der elektronischen Bauteile und zur Erzeugung von Prüfdaten, die Leiterplatten mit Montagefehlern betreffen,
- b4) einer Code-Leseeinrichtung (64) zum Lesen der Codes der Leiterplatten,
- c) einem Prüfdatenrechner (44) zur Speicherung und Verwaltung der Prüfdaten,
- d) einer Trennvorrichtung (26), mit der die fehlerhaften Leiterplatten von den fehlerfreien Leiterplatten getrennt werden, die mit dem Prüfdatenrechner (44) gekoppelt ist,
- e) einer Reparaturstation zur Beseitigung der Bestückungsfehler auf den fehlerhaften Leiterplatten, die
- e1) über eine Code-Leseeinrichtung (72) zur Identifizierung der Leiterplatten verfügt und
- e2) zur Ermittlung der zu den eingelesenen Codes gehörenden Prüfdaten mit dem Prüfdatenrechner (44) gekoppelt ist.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60273796A JPS62132400A (ja) | 1985-12-04 | 1985-12-04 | 電子部品の実装状況検査方法 |
JP60282366A JPS62140054A (ja) | 1985-12-16 | 1985-12-16 | 電子部品の実装検査処理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3618570A1 DE3618570A1 (de) | 1987-06-11 |
DE3618570C2 true DE3618570C2 (de) | 1995-11-23 |
Family
ID=26550775
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3618570A Expired - Fee Related DE3618570C2 (de) | 1985-12-04 | 1986-06-03 | Verfahren und Vorrichtung zur Erfassung und Korrektur von Fehlern bei der Bestückung von Leiterplatten mit elektronischen Bauteilen |
Country Status (8)
Country | Link |
---|---|
US (1) | US4787143A (de) |
KR (1) | KR950002212B1 (de) |
CN (1) | CN1008504B (de) |
CA (1) | CA1245773A (de) |
DE (1) | DE3618570C2 (de) |
FR (1) | FR2591057A1 (de) |
GB (1) | GB2184877B (de) |
MY (1) | MY101933A (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19641039A1 (de) * | 1996-10-04 | 1998-04-09 | Bosch Gmbh Robert | Verfahren zur Korrektur eines Meßfehlers |
DE102008033903A1 (de) * | 2008-07-18 | 2010-01-21 | Suss Microtec Test Systems Gmbh | Vorrichtung und Verfahren zur Montage mehrerer Halbleiterbauelemente auf einem Zielsubstrat |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2228567A (en) * | 1989-02-28 | 1990-08-29 | David Thomas Walters | Intelligent inspection system |
US5235164A (en) * | 1990-09-19 | 1993-08-10 | Matsushita Electric Industrial Co., Ltd. | Parts supply device, parts supply method, parts managing system, and parts managing apparatus |
DE4115782A1 (de) * | 1991-05-15 | 1992-11-19 | Grundig Emv | Einrichtung zum pruefen des vorhandenseins von setzstiften in einer leiterplatte beim automatischen einsetzen der setzstifte |
US5547537A (en) * | 1992-05-20 | 1996-08-20 | Kulicke & Soffa, Investments, Inc. | Ceramic carrier transport for die attach equipment |
US5493093A (en) * | 1992-07-09 | 1996-02-20 | Cecil; Dimitrios G. | Computer-integrated multi-gun welding system |
US6035243A (en) * | 1993-10-22 | 2000-03-07 | Xerox Corporation | System for handling defects produced during the automated assembly of palletized elements |
US5475797A (en) * | 1993-10-22 | 1995-12-12 | Xerox Corporation | Menu driven system for controlling automated assembly of palletized elements |
GB2284368B (en) * | 1993-12-02 | 1996-01-03 | Calmwaters Limited | A circuit board production process |
US5630270A (en) * | 1994-03-03 | 1997-05-20 | Alcatel Network Systems, Inc. | Circuit board identification method |
US6644184B1 (en) * | 1995-02-09 | 2003-11-11 | Man Roland Druckmaschinen Ag | Offset printing machine |
JP3273401B2 (ja) * | 1995-01-17 | 2002-04-08 | オムロン株式会社 | 修正支援方法および装置 |
US5614109A (en) * | 1995-07-05 | 1997-03-25 | Cecil; Dimitrios G. | Welding line with quality control storage devices |
US6218852B1 (en) * | 1998-10-29 | 2001-04-17 | Paul E. Smith | Automated circuit board testing apparatus |
US6392289B1 (en) | 1999-04-15 | 2002-05-21 | Micron Technology, Inc. | Integrated circuit substrate having through hole markings to indicate defective/non-defective status of same |
US6718629B1 (en) * | 1999-04-30 | 2004-04-13 | Siemens Aktiengesellschaft | Method and apparatus for mounting components onto a substrate of an electrical assembly |
SG106050A1 (en) * | 2000-03-13 | 2004-09-30 | Megic Corp | Method of manufacture and identification of semiconductor chip marked for identification with internal marking indicia and protection thereof by non-black layer and device produced thereby |
US6836960B2 (en) * | 2000-05-15 | 2005-01-04 | Matsushita Electric Industrial Co., Ltd. | Board transfer apparatus, board transfer method, and component mounting apparatus |
US6415977B1 (en) * | 2000-08-30 | 2002-07-09 | Micron Technology, Inc. | Method and apparatus for marking and identifying a defective die site |
DE10119232C1 (de) * | 2001-04-19 | 2002-12-05 | Siemens Production & Logistics | Einrichtung zum Kennzeichnen von mit einer Mehrzahl zu bestückender elektrischer Bauelemente versehenen Bauelemententrägern und Verfahren zur Verwendung der Einrichtung |
US6555400B2 (en) * | 2001-08-22 | 2003-04-29 | Micron Technology, Inc. | Method for substrate mapping |
JP3965288B2 (ja) * | 2001-10-11 | 2007-08-29 | 富士機械製造株式会社 | 対基板作業結果検査装置 |
JP3790175B2 (ja) * | 2002-03-01 | 2006-06-28 | 株式会社アドバンテスト | 基板異常検出回路付き装置 |
CN1662132B (zh) * | 2004-02-26 | 2010-08-18 | 欧姆龙株式会社 | 安装错误检测方法和采用该方法的基板检测装置 |
US7356176B2 (en) * | 2004-02-26 | 2008-04-08 | Omron Corporation | Mounting-error inspecting method and substrate inspecting apparatus using the method |
DE102004011327B3 (de) * | 2004-03-09 | 2005-11-10 | S-Y Systems Technologies Europe Gmbh | Vorrichtung und Verfahren zum Bestimmen, ob ein Bauteil fehlt. |
JP4446845B2 (ja) * | 2004-09-15 | 2010-04-07 | 日本メクトロン株式会社 | プリント回路基板の製造方法および製造装置 |
CN101915770B (zh) * | 2005-02-02 | 2012-05-30 | 雅马哈发动机株式会社 | 检查条件管理系统、部件安装系统及处理装置 |
JP4757083B2 (ja) * | 2006-04-13 | 2011-08-24 | 日東電工株式会社 | 配線回路基板集合体シート |
CN101071156B (zh) * | 2006-05-11 | 2010-04-07 | 鸿骐昶驎科技股份有限公司 | 多联板的次品检测装置及方法 |
WO2014132329A1 (ja) | 2013-02-26 | 2014-09-04 | 学校法人福岡大学 | 製造装置、製造管理システム及び製造制御プログラム |
CN104981143A (zh) * | 2015-06-24 | 2015-10-14 | 李泽华 | 一种按钮自动化组装装置及组装方法 |
WO2019167110A1 (ja) * | 2018-02-27 | 2019-09-06 | ヤマハ発動機株式会社 | 部品搬送装置、部品搬送方法および部品実装装置 |
FR3110746A1 (fr) | 2020-05-25 | 2021-11-26 | Psa Automobiles Sa | Dispositif de contrôle pour vérifier la conformité d’un kit de pièces |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2896314A (en) * | 1955-03-21 | 1959-07-28 | Gen Electric | Component assembly system |
US3559279A (en) * | 1968-10-14 | 1971-02-02 | Sperry Rand Corp | Method for bonding the flip-chip to a carrier substrate |
US3581375A (en) * | 1969-03-07 | 1971-06-01 | Ibm | Method and apparatus for manufacturing integrated circuits |
DE2138238A1 (de) * | 1971-07-30 | 1973-02-08 | Siemens Ag | Verfahren und einrichtung zum pruefen von objekten bestimmter flaechenhafter oder raeumlicher konfiguration bei vorzugsweise gedruckten schaltungstraegern, elektrischen baugruppen oder dergleichen |
US3811182A (en) * | 1972-03-31 | 1974-05-21 | Ibm | Object handling fixture, system, and process |
DE2513890C3 (de) * | 1975-03-27 | 1979-07-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Leiterplatte mit maschinell lesbarer Codierung |
DE2554086A1 (de) * | 1975-12-02 | 1977-06-16 | Ibm Deutschland | Verfahren zur analyse und/oder zur ortsbestimmung von kanten |
FR2379909A1 (fr) * | 1977-02-04 | 1978-09-01 | Cii Honeywell Bull | Procede et appareil de montage de dispositifs sur un substrat |
US4222036A (en) * | 1979-01-17 | 1980-09-09 | Siemens Aktiengesellschaft | Process for assembly of components on printed cards with the use of a position-locating aid |
DE2953597A1 (de) * | 1979-05-08 | 1981-04-09 | Tokyo Shibaura Electric Co | Pulse motor driving apparatus for automatic testing system |
CH636740A5 (fr) * | 1980-05-19 | 1983-06-15 | Far Fab Assortiments Reunies | Dispositif pour l'alignement d'une piece et d'un substrat. |
US4342090A (en) * | 1980-06-27 | 1982-07-27 | International Business Machines Corp. | Batch chip placement system |
JPS57103399A (en) * | 1980-12-18 | 1982-06-26 | Matsushita Electric Ind Co Ltd | Device for mounting and inspecting leadless electronic part |
US4454413A (en) * | 1982-02-19 | 1984-06-12 | Precision Monolithics, Inc. | Apparatus for tracking integrated circuit devices |
JPS59107202A (ja) * | 1982-12-10 | 1984-06-21 | Matsushita Electric Ind Co Ltd | 微小部品装着位置検査装置 |
JPS59161040A (ja) * | 1983-03-03 | 1984-09-11 | Shinkawa Ltd | インナ−リ−ドボンダ− |
JPS6094233A (ja) * | 1983-10-26 | 1985-05-27 | Tdk Corp | 電子部品の実装不良再生システム |
US4626167A (en) * | 1984-03-22 | 1986-12-02 | Thomson Components-Mostek Corporation | Manipulation and handling of integrated circuit dice |
-
1986
- 1986-05-19 US US06/865,067 patent/US4787143A/en not_active Expired - Fee Related
- 1986-05-28 GB GB8612943A patent/GB2184877B/en not_active Expired
- 1986-06-03 DE DE3618570A patent/DE3618570C2/de not_active Expired - Fee Related
- 1986-06-04 FR FR8608060A patent/FR2591057A1/fr active Granted
- 1986-06-04 CA CA000510805A patent/CA1245773A/en not_active Expired
- 1986-06-24 CN CN86104342A patent/CN1008504B/zh not_active Expired
- 1986-09-26 KR KR1019860008068A patent/KR950002212B1/ko not_active IP Right Cessation
-
1987
- 1987-09-30 MY MYPI87002509A patent/MY101933A/en unknown
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19641039A1 (de) * | 1996-10-04 | 1998-04-09 | Bosch Gmbh Robert | Verfahren zur Korrektur eines Meßfehlers |
DE102008033903A1 (de) * | 2008-07-18 | 2010-01-21 | Suss Microtec Test Systems Gmbh | Vorrichtung und Verfahren zur Montage mehrerer Halbleiterbauelemente auf einem Zielsubstrat |
Also Published As
Publication number | Publication date |
---|---|
CN1008504B (zh) | 1990-06-20 |
GB2184877B (en) | 1989-12-28 |
US4787143A (en) | 1988-11-29 |
CA1245773A (en) | 1988-11-29 |
DE3618570A1 (de) | 1987-06-11 |
MY101933A (en) | 1992-02-15 |
FR2591057A1 (fr) | 1987-06-05 |
KR870006827A (ko) | 1987-07-14 |
KR950002212B1 (ko) | 1995-03-14 |
GB8612943D0 (en) | 1986-07-02 |
CN86104342A (zh) | 1987-06-10 |
FR2591057B1 (de) | 1994-08-19 |
GB2184877A (en) | 1987-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3618570C2 (de) | Verfahren und Vorrichtung zur Erfassung und Korrektur von Fehlern bei der Bestückung von Leiterplatten mit elektronischen Bauteilen | |
DE19750949B4 (de) | Testhandhabungsvorrichtung für horizontalen Transport | |
EP0095517B1 (de) | Verfahren und Einrichtung zur automatischen optischen Inspektion | |
DE69926659T2 (de) | Verfahren und vorrichtung für die optische Inspektion von Objekten auf einem Substrat | |
DE3012559C2 (de) | ||
DE2753593C2 (de) | Optische Prüfeinrichtung | |
DE112005002446T5 (de) | Bestückungsmaschine mit verbesserter Bauteilaufnahmeprüfung | |
DE2939396C2 (de) | Lagenabtastvorrichtung | |
EP0233970A1 (de) | Schnittholz-Prüfvorrichtung | |
DE112006002473T5 (de) | Bestückungsmaschine mit verbesserter Bauteil-Aufnahmebild-Identifizierungsverarbeitung | |
DE10043728C2 (de) | Verfahren zum Prüfen von Leiterplatten und Verwendung einer Vorrichtung zum Ausführen des Verfahrens | |
EP0085868A1 (de) | Vorrichtung zur automatischen optischen Beschaffenheitsprüfung | |
DE112004002123T5 (de) | Bestückungsmaschine mit verbesserter Einstellung und Betriebsverfahren | |
DE102007054454A1 (de) | Vorrichtung und Verfahren zum Bestücken von Leiterplatten mit Kontaktstiften | |
DE4139189C2 (de) | Vorrichtung zur optischen Lötstellenprüfung | |
DE4130373A1 (de) | Pruefverfahren und pruefvorrichtung | |
EP0222079B1 (de) | Verfahren zur optischen Prüfung von Leiterplatten | |
EP0980520A1 (de) | Verfahren und schaltungsanordnung zur prüfung von lötstellen | |
DE102020113002B3 (de) | Bestimmen der Genauigkeit einer Bestückmaschine bei mehrfacher Verwendung eines Test-Bauelements | |
WO1997017605A1 (de) | Verfahren und schaltungsanordnung zur prüfung von lötstellen | |
DE19912417B4 (de) | IC-Testgerät | |
DE60217604T2 (de) | Einrichtung zur Montage von elektronischen Bauteilen | |
DE3822305A1 (de) | Vorrichtung zur inspektion von verbindungsstellen | |
DE102021118881A1 (de) | Robotisches Etikettiersystem und Verfahren zur Etikettierung von Packstücken | |
EP0304943A2 (de) | Vorrichtung zum Markieren von Leiterplattenfehlern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |