DE3614793C2 - - Google Patents

Info

Publication number
DE3614793C2
DE3614793C2 DE3614793A DE3614793A DE3614793C2 DE 3614793 C2 DE3614793 C2 DE 3614793C2 DE 3614793 A DE3614793 A DE 3614793A DE 3614793 A DE3614793 A DE 3614793A DE 3614793 C2 DE3614793 C2 DE 3614793C2
Authority
DE
Germany
Prior art keywords
layers
layer
effect transistor
mos field
field effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3614793A
Other languages
English (en)
Other versions
DE3614793A1 (de
Inventor
Tatsuo Okamoto
Masahiro Itami Hyogo Jp Shimizu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3614793A1 publication Critical patent/DE3614793A1/de
Application granted granted Critical
Publication of DE3614793C2 publication Critical patent/DE3614793C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft einen MOS-Feldeffekttransistor (im folgenden als MOSFET bezeichnet), nach dem Oberbegriff des Anspruchs 1 sowie dessen Herstellung. Derartige MOSFETs finden bei Höchstintegra­ tion (VLSI) Verwendung.
Fig. 3 zeigt einen Querschnitt eines herkömmlichen MOSFET. Zunächst wird die Struktur dieses Transistors beschrieben. In der Figur ist eine vergleichsweise dicke Isolierschicht 2 für die gegenseitige Trennung der Bauelemente auf dem Siliziumsubstrat 1 abschnittsweise ausgebildet. Diese Iso­ lierschicht 2 besteht z. B. aus einer Silizumoxidschicht. Die als Source- bzw. Drain-Gebiet dienenden Fremdatom- Diffusionsschichten 15 a und 15 b sind räumlich getrennt von­ einander auf dem Siliziumsubstrat 1 ausgebildet. Weiterhin ist eine Fremdatomschicht 14 zur Schwellenspannungssteuerung mittels Ionenimplantation zwischen den Fremdatom-Diffusions­ schichten 15 a und 15 b auf dem Siliziumsubstrat 1 ausgebildet. Eine verhältnismäßig dünne Isolierschicht 30 ist als Gate- Isolierschicht auf dieser Fremdatomschicht 14 für die Schwellenspannungssteuerung ausgebildet, wobei die Isolier­ schicht z. B. eine Siliziumoxidschicht ist. Eine polykristalli­ ne Siliziumschicht 40 als Gate-Elektrode wird z. B. durch das CVD-Verfahren auf der Isolierschicht 30 gebildet, und diese Poly-Siliziumschicht 40 ist von dem Siliziumsubstrat 1 durch die Isolierschicht 30 isoliert. Schutzisolierschichten 11 a, 11 b und 11 c werden durch das CVD-Verfahren auf der Fremd­ atom-Diffusionsschicht 15 a und der Poly-Siliziumschicht 40 bzw. auf der Fremdatom-Diffusionsschicht 15 b und der Poly- Siliziumschicht 40 bzw. auf der Fremdatom-Diffusionsschicht 15 b und der Isolierschicht 2 gebildet. Kontaktlöcher 12 a und 12 b werden abwechselnd durch Fotolithografie und Ätzung in den Schutzisolierschichten 11 a und 11 b bzw. in den Schutz­ isolierschichten 11 b und 11 c gebildet. Aluminiumlegierungs­ schichten 13 a und 13 b für die Stromführung werden entspre­ chend in den Kontaktlöchern 12 a und 12 b gebildet. Daher besteht jeder MOSFET aus Source, Drain und Gate, und die benachbarten Transistoren sind durch die Isolierschicht 2 elektrisch voneinander getrennt.
Der Ein- oder Aus-Zustand eines oben beschriebenen MOSFET wird gesteuert durch die Bildung oder Nichtbildung eines Kanals auf der Oberfläche des Siliziumsubstrats 1 unter­ halb der Gate-Elektrode, indem die an die Gate-Elektrode angelegte Spannung an die zwischen dem Source-Gebiet und dem Drain-Gebiet angelegte Spannung angepaßt wird.
Nun kommt es etwa bei einem dynamischen MOS-RAM-Speicher­ bauelement vor, daß, wenn die LSI-Schaltung eine höhere Dichte und einen höheren Integrationsgrad bekommt, die Größe der Bauelementstruktur nicht nur in horizontaler Richtung, sondern auch in vertikaler Richtung reduziert wird. Solche Reduzierungen bringen die folgenden Nach­ teile und Probleme mit sich.
  • 1. Entsprechend der abnehmenden Dicke und Breite der Leiterschichten und der zunehmenden Länge der Leitungen wird der Leitungswiderstand größer und verursacht eine Verschlechterung der elektrischen Signalübertragungseigenschaft eines Bauelementes.
  • 2. Wie sich gezeigt hat, müssen zur Vermeidung des Kurz­ kanaleffektes die pn-Übergangszonentiefen von Fremdatom- Diffusionsschichten eines Bauelementes flacher werden, wenn aber die pn-Übergangszonentiefen flacher gemacht werden, so nimmt der Flächenwiderstand in einem herkömmlichen MOSFET zu, was die Verschlechterung der elektrischen Signal­ übertragungseigenschaften der Fremdatom-Diffusionsschich­ ten zur Folge hat. Daher bestand in einem herkömmlichen FET ein technisches Problem, weil bei der Lösung des einen Problemes das andere Problem entstand.
Der Stand der Technik, der das oben beschriebene techni­ sche Dilemma vermeidet, wird dargestellt in "TITANIUM DISILICIDE SELF-ALGINED SOURCE/DRAIN + GATE TECHNOLOGY" IDEM 1982 von C. K. LAU et al. T. I. Dieser Artikel offen­ bart ein Verfahren zur Bildung einer Titansilizidschicht auf eine selbstregulierende Weise auf den Source- und Draingebieten und auf der Gate-Elektrode eines MOSFETs, wobei der Flächenwiderstand von Source und Drain er­ niedrigt wird, ohne die pn-Übergangszonentiefe zu ver­ größern. Bei diesem Stand der Technik wird jedoch die zur Bildung der Titansilizidschicht benutzte Titan­ schicht später beseitigt. Daher stehen nach der Bildung der Siliziumoxidschichten (11 a-11 c in Fig. 3) als Schutzisolierschichten die Titansilizidschicht direkt mit den Siliziumoxidschichten in Verbindung.
Aus einer Veröffentlichung in der US-Zeitschrift IEEE Transactions on Electron Devices, Vol. ED-32, Februar 1985, Seiten 141-149 ist ein Verfahren zur Herstellung eines MOS-Feldeffekttransistors bekannt, der ein Halblei­ tersiliziumsubstrat aufweist, in dem die Source- bzw. Drain-Gebiete darstellende Fremdatomdiffusionsschichten vorgesehen sind. Auf dem Halbleitersubstrat ist eine Gate-Isolierschicht aufgebracht, auf der eine Gate-Elek­ trode aus polykristallinem Silizium angebracht ist. Zur Isolation der Gate-Elektrode von den Fremdatomdiffusions­ schichten sind Seitenwände vorgesehen, die an den Seiten der Gate-Elektrode gebildet sind und in Kontakt mit der Gate-Elektrode und den Fremdatomdiffusionsschichten ste­ hen. Auf den Fremdatomdiffusionsschichten und der Gate- Elektrode sind Metallsilizidschichten aufgebracht, und weiterhin sind Schutzisolierschichten vorgesehen.
Wenn ein derartiger MOS-Feldeffekttransistor einer Hitzebehandlung ausgesetzt wird, so besteht die Gefahr, daß die Metallsilizidschicht mit den Isolierschichten reagiert und die Metallsilizid­ schicht verschlechtert wird.
Der Erfindung liegt daher die Aufgabe zugrunde, einen MOS-Feldeffekttransistor zu schaffen, bei dem eine Reak­ tion der beiden Schichten miteinander verhindert wird und eine Verschlechterung der Eigenschaften der Metallsilizidschicht vermieden wird.
Erfindungsgemäß wird die Aufgabe bei dem MOS-Feldeffekt­ transistor der eingangs genannten Art durch die im kenn­ zeichnenden Teil des Patentanspruchs 1 angegebenen Merk­ male gelöst. Bei einem Verfahren zur Herstellung des MOS- Feldeffekttransistors wird die Aufgabe durch die im kenn­ zeichnenden Teil des Patentanspruchs 11 angegebenen Merk­ male gelöst.
In der oben beschriebenen Struktur verhindern die Metall­ oxidschichten die Reaktion der Metallsizilidschichten und der Schutzisolationsschichten während der Hitzebehandlung.
Daher hat der MOS-Feldeffekttransistor gemäß der Erfindung einen überlegenen elektrischen Isolations­ eigenschaft zwischen der Gate-Elektrode und den Source/ Drain-Fremdatom-Diffusionsschichten, niedrigem Flächen­ widerstand sowohl in der Gate-Elektrode als auch in den Source/Drain-Fremdatom-Diffusionsschichten, gute Be­ ständigkeit gegen Hitzebehandlung und Fremdatom- Diffusionsschichten mit flacher pn-Übergangszonentiefe.
Ein Ausführungsbeispiel wird anhand der Figuren beschrieben. Von den Figuren zeigt
Fig. 1 einen Querschnitt eines MOS-Feldeffekttransistors gemäß einer Ausführungsform dieser Erfindung;
Fig. 2A-2H Querschnitte eines Chips in entsprechen­ den Hauptverfahrensschritten, in denen das Verfahren zur Herstellung eines MOS-Feldeffekttransistors gemäß einer Ausführung der Erfindung beschrieben wird; und
Fig. 3 einen Querschnitt eines herkömmlichen MOSFETs.
In der Ausführungsform der Fig. 1 sind an den Seiten einer die Gate-Elektrode darstellenden Polysiliziumschicht 40 Seitenwände 5 a und 5 b gebildet zur Isolation der Polysili­ ziumschicht von den die Source- und Drain-Gebiete darstellen­ den Fremdatom-Diffusionsschichten 9 a und 9 b. Auf der Fremd­ atom-Diffusionsschicht 9 a ist eine Titansilizidschicht 7 a gebildet, auf der Polysiliziumschicht 40 ist eine Titan­ silizidschicht 7 c gebildet und auf der Fremdatom-Diffusions­ schicht 9 b ist eine Titansilizidschicht 7 b gebildet. Weiter­ hin sind auf der Titansilizidschicht 7 a, der Seitenwand 5 a und der Titansilizidschicht 7 c, auf der Titansilizidschicht 7 b, der Seitenwand 5 b, der Titansilizidschicht 7 c, der Titansilizidschicht 7 b und einer verhältnismäßig dicken Isolierschicht zwei Titanoxidschichten 10 a, 10 b und 10 c gebildet. Im übrigen ist die Struktur dieser Ausführung die gleich wie die von Fig. 3 und die entsprechenden Teile sind mit den gleichen Bezugsziffern bezeichnet.
Wie in den Fig. 2A-2H gezeigt, wird zuerst auf der nach oben gerichteten Oberfläche des Siliziumsubstrates 1 teilweise eine verhältnismäßig dicke Isolierschicht 2, z. B. eine Siliziumoxidschicht, zur gegenseitigen Trennung der Bauelemente gebildet (Fig. 2A).
Dann wird durch das Einbringen von Fremdatomen in das Siliziumsubstrat 1, z. B. durch Ionenimplantation, eine Fremdatomschicht 14 zur Schwellenspannungssteuerung ge­ bildet, dann wird auf dem Siliziumsubstrat 1 eine ver­ hältnismäßig dünne Isolierschicht 3, die später eine Gate-Isolierschicht darstellen wird, gebildet und wei­ terhin wird auf der dicken Isolierschicht 2 und der dünnen Isolierschicht 3 z. B. mit dem CVD-Verfahren eine Polysiliziumschicht 4 gebildet. Die Polysiliziumschicht 4 enthält Fremdatome wie etwa Phosphor vermittelt z. B. durch das thermische Diffusionsverfahren während oder nach der Bildung der Schicht (Fig. 2B).
Dann wird die die Gate-Isolierschicht darstellende dünne Isolierschicht 30 und die die Gate-Elektrode darstellen­ de Polysiliziumschicht 40 gebildet durch Bemusterung der Polysiliziumschicht 4 und der dünnen Isolierschicht 3 mit einem gewünschten Muster mittels Photolithographie und Ätzung, und danach wird auf der dicken Isolierschicht 2, dem Siliziumsubstrat 1 und der Polysiliziumschicht 40 durch das CVD-Verfahren, durch Kathodenzerstäubung usw. eine Isolierschicht 5, z. B. eine Siliziumoxidschicht, ge­ bildet (Fig. 2C).
Als nächstes werden die sogenannten Seitenwände 5 a und 5 b gebildet durch anisotropes Ätzen der Isolierschicht 5, wobei Teile von ihr an dem durch die Polysiliziumschicht 40 und das Siliziumsubstrat 1 gebildeten hervorstehenden Teil be­ lassen werden (Fig. 2D).
Dann wird durch Kathodenzerstäubung usw. auf der dicken Isolierschicht 2, auf der nach oben zeigenden Oberfläche des Siliziumsubstrates 1, den Seitenwänden 5 a und 5 b und auf der Polysiliziumschicht 40 eine Titanschicht 6 gebildet (Fig. 2E).
Dann werden auf dem Siliziumsubstrat 1 und auf dem Poly­ siliziumfilm 40 Titansilizidfilme 7 a, 7 b und 7 c gebildet, und auf diesen Titansilizidschichten 7 a, 7 b und 7 c wird durch eine Hitzebehandlung der Titanschicht 6 in einer N2-Atmosphäre eine verhältnismäßig dünne Titannitrid­ schicht 8 gebildet. Auf diese Weise werden nach der Um­ wandlung der Titanschicht 6 auf der dicken Isolierschicht 2 und den Seitenwänden 5 a und 5 b in eine Titannitrid­ schicht 8 durch Eingabe von Fremdatomen in das Silizium­ substrat 1 beispielsweise durch Ionenimplantation und die nachfolgende Hitzebehandlung die Source- und Drain- Gebiete darstellenden Fremdatom-Diffusionsschichten 9 a und 9 b gebildet (Fig. 2F). Inzwischen können die Fremd­ atom-Diffusionsschichten 9 a und 9 b gebildet werden vor der Bildung der Titanschicht 6. Sie können beispielswei­ se zusammen mit der Fremdatomschicht 14 im Schritt der Fig. 2B oder im Schritt der Fig. 2D gebildet werden.
Durch die Hitzebehandlung in einer O2-Atmosphäre wird dann die Titannitridschicht 8 umgewandelt in eine Titan­ oxidschicht 10, dann wird auf der Titanoxidschicht 10 beispielsweise durch das CVD-Verfahren eine Schutziso­ lierschicht 11 gebildet (Fig. 2G).
Als nächstes werden durch Photolithographie und Ätzung in den gewünschten Teilen der Schutzisolierschicht 11 und der Titanoxidschicht 10 Kontaktlöcher 12 a und 12 b gebildet, dann werden in den Kontaktlöchern 12 a und 12 b mittels dem Kathodenzerstäuberverfahren usw. Leiter­ schichten, beispielsweise Aluminiumlegierungsschichten 13 a und 13 b, gebildet (Fig. 2H).
In dem in Fig. 2F gezeigten Schritt erfolgt die Umwand­ lung der Titanschicht 6 in die Titansilizidschichten auf der nach oben gerichteten Oberfläche des Siliziumsubstrates 1 und der Polysiliziumschicht 40 auf selbstregulierende Weise, d. h. die Titansilizidschichten 7 a, 7 b und 7 c werden nur auf den beschichteten Teilen des Siliziumsubstrates 1 (den direkt mit der Titanschicht 6 in Verbindung stehen­ den Teilen) und der die Gate-Elektrode darstellenden Poly­ siliziumschicht 40 gebildet.
Bei diesem Schritt ist wichtig, daß wegen der gegenseiti­ gen Trennung der Bauelemente auf der dicken Isolierschicht 2 und wegen der Trennung zwischen dem Gate und Source/Drain auf den Seitenwänden kein Silizid gebildet wird und daß genügend Silizid auf die beschichteten Teile des Silizium­ substrates 1 und der Polysiliziumschicht 40 gegeben wird. Da die Silizide der Metalle mit hohem Schmelzpunkt, außer den Edelmetallen, gebildet werden durch die das Maß fest­ legende Diffusionsreaktion der Si-Atome, so diffundieren die Si-Atome aus dem Siliziumsubstrat 1 und der Poly­ siliziumschicht 40 in die sich auf der dicken Isolier­ schicht 2 und den Seitenwänden 5 a und 5 b befindende und noch nicht reagiert habende Titanschicht 6, wenn eine thermische Reaktion zur Silizidherstellung in einer Atmosphäre eines inaktiven Gases (wie etwa Ar) für einen langen Zeitraum bei einer hohen Temperatur erfolgt. Um die oben beschriebene Situation zu vermeiden, ist eine strenge Überwachung der Zeit und der Temperatur der thermischen Reaktion gefordert, aber dies ist sehr schwierig. Wie gezeigt, ändert sich bei dieser Ausführung bei der Hitzebehandlung in einer N2-Atmosphäre die Ti­ tanschicht 6 auf der dicken Isolierschicht 2 und auf den Seitenwänden 5 a und 5 b schnell in Titannitrid.
Das heißt, daß bei dieser Ausführung die Titan­ schicht 6 auf der dicken Isolierschicht 2 und auf den Sei­ tenwänden 5 a und 5 b bereits Titannitrid geworden ist zu dem Zeitpunkt, wenn die Si-Atome hineindiffundieren, um Titansilizid zu bilden. Da das Titannitrid keine Silizium­ verbindungen eingehen kann, weist die Titanschicht 6 auf der Isolierschicht 2 und auf den Seitenwänden 5 a und 5 b keine Siliziumverbindungen auf.
Wenn die 100 nm dicke Titanschicht 6 auf dem Silizium­ substrat 1 und auf der Polysiliziumschicht 40 in einer N2-Atmosphäre bei 700°C behandelt wird, dann wird die Bildung einer dünnen Titannitridschicht 8 von ungefähr 20 nm auf deren Oberfläche und die Bildung von Titan­ silizidschichten 7 a, 7 b und 7 c (zusammengesetzt aus TiSi2) von ungefähr 200 nm unterhalb der Titannitrid­ schicht 8 durch die RBS-Analyse erkannt. Da jedoch die Titannitridschicht 8 ein Leiter ist, entstehen zwischen dem Gate und Source ein Drain und zwischen benachbarten Transistoren Kurzschlüsse, so daß die Titannitridschicht 8 in eine Titanoxidschicht 10, welche ein Isolator ist, durch Hitzebehandlung in einer O2 enthaltenden Atmosphäre umgewandelt wird. Daher werden schließlich Titansilizidschichten 7 a, 7 b und 7 c von ungefähr 200 nm Dicke auf dem Silizium­ substrat 1 und der Polysiliziumschicht 40 gebildet, darauf wird eine Titanoxidschicht 10 von ungefähr 20 nm gebildet, während eine Titanoxidschicht 10 von ungefähr 100 nm auf der dicken Isolierschicht 2 und auf den Seitenwänden 5 a und 5 b gebildet wird. Bei dieser Ausbildung weisen die aus einer Siliziumverbindung bestehende Gate-Elektrode und die Source- und Drain-Gebiete einen Flächenwiderstand von ungefähr 1 Ω pro Quadrat auf.
Bei dieser Ausführung sind die Titanoxidschichten 10 a, 10 b und 10 c auf den Titansilizidschichten 7 a, 7 b und 7 c ge­ bildet, die Schutzisolierschichten 11 a, 11 b und 11 c sind auf den Titanoxidschichten gebildet, wobei im allgemeinen das Material der Schutzisolierschichten in den meisten Fällen eine Siliziumoxidschicht ist. Wenn die Hitzebehandlung mit Titansilizidschichten erfolgt, die in Kontakt mit der Siliziumoxidschicht ist, so kann eine gegenseitige Reaktion auftreten, welche die Verschlechterung der Eigenschaften der Titan­ silizidschicht bewirkt. Bei dieser Ausführung jedoch sind die Titansilizidschichten 7 a, 7 b und 7 c sehr stabil, wenn die Titanoxidschichten 10 a, 10 b und 10 c zwischen den Titansilizidschichten 7 a, 7 b und 7 c und den Schutzisolierschichten 11 a, 11 b und 11 c ge­ bildet werden. Wenn aber die Oxidationszeit für die Umwandlung der Titannitridschicht 8 in die Titanoxid­ schicht 10 zu lange ist, dann werden auch die unter­ halb angeordneten Titansilizidschichten 7 a, 7 b und 7 c mit oxidiert. Wenn dabei die Oxidation bei einer Temperatur unterhalb von 800°C erfolgt, dann wird das Titansilizid umgewandelt in Titanoxid, was nicht gewünscht ist, weil es den Flächenwiderstand der Titansilizidschichten 7 a, 7 b und 7 c erhöht. Des­ halb sollte die Oxidation bei einer höheren Tempera­ tur als 800°C erfolgen und dann wird nicht Titan, sondern nur Silizium in den Titansiliziumschichten 7 a, 7 b und 7 c oxidiert, um Siliziumschichten auf diesen Titansilizidschichten zu bilden. Dabei ist der Widerstand des Titansilizids bestimmt durch Titan; die Oxidation des Siliziums stellt daher kein Problem dar und der Flächenwiderstand der Titansili­ zidschichten 7 a, 7 b und 7 c wird nicht höher.
Der Flächenwiderstand der Source- und Drain-Gebiete kann durch die Titansilizidschichten 7 a, 7 b und 7 c erniedrigt werden, so daß die pn-Übergangszonentiefe der Fremdatom-Diffusionsschichten 9 a und 9 b kleiner ge­ macht werden kann und dadurch die Reduzierung der Größe der Bauelementstruktur in vertikaler Richtung ermöglicht wird, wenn der Integrationsgrad zunimmt.
Obwohl in der obigen Ausführung als Metallsilizidschicht eine Titansilizidschicht Verwendung findet, so kann die Metallsilizidschicht auch eine Silizidschicht eines aus einer aus V, Zr, Nb, Hf und Ta bestehenden Gruppe be­ liebig ausgewählten Elementes sein, um den gleichen wie den oben beschriebenen Effekt zu erhalten.
Obwohl in dieser Ausführung als Leiterschicht des Kon­ taktloches eine Aluminiumlegierungsschicht Verwendung findet, so kann die Leiterschicht auch eine Mo-Schicht, eine W-Schicht oder eine Siliziumschicht eines Elementes oder Schichten zweier Elemente sein, die beliebig aus der Gruppe, die aus Mo, W, Ta, Ti, V, Zr, Nb, Hf und Cr besteht, ausgewählt werden, oder es kann ein aus der aus TiW, TiN und TaN bestehenden Gruppe beliebig ausgewählten Elementes sein, oder es kann eine Vielfachschicht einer beliebigen Kombination von Aluminiumlegierungsschichten und diesen Schichten sein. In jedem dieser Fälle kann der gleiche wie der oben be­ schriebene Effekt erhalten werden.

Claims (15)

1. MOS-Feldeffekttransistor, mit
  • - einem Halbleitersiliziumsubstrat (1),
  • - in dem Halbleitersiliziumsubstrat gebildeten, die Source- bzw. Draingebiete darstellenden Fremdatom-Diffusionsschich­ ten (9 a, 9 b),
  • - einer auf dem Halbleitersubstrat gebildeten Gate-Isolier­ schicht (30),
  • - einer auf der Gate-Isolierschicht aus polykristallinem Silizium gebildeten Gate-Elektrode (40),
  • - Seitenwänden (5 a, 5 b), welche zur Isolation der Gate-Elek­ trode von den Fremdatom-Diffusionsschichten dienen und wel­ che an den Seiten der Gate-Elektrode gebildet sind und in Kontakt mit der Gate-Elektrode und den Fremdatom-Diffusions­ schichten stehen,
  • - Metallsilizidschichten (7 a, 7 b, 7 c), welche auf den Fremd­ atom-Diffusionsschichten und der Gate-Elektrode gebildet sind, und
  • - Schutzisolierschichten (11 a, 11 b, 11 c),
gekennzeichnet durch Metalloxidschichten (10 a, 10 b, 10 c), wel­ che auf den Metallsilizidschichten und den Seitenwänden ange­ ordnet sind und aus dem Oxid des Metalls, das in den Metall­ silizidschichten enthalten ist, bestehen.
2. MOS-Feldeffekttransistor gemäß Anspruch 1, gekennzeichnet durch Kontaktlöcher (12 a, 12 b), welche durch die Schutzisolierschichten und die Metalloxidschichten hindurch gebildet sind, und durch Leiterschichten (13 a, 13 b), welche in den Kontaktlöchern gebildet sind und mit den Metallsilizid­ schichten elektrisch verbunden sind.
3. MOS-Feldeffekttransistor gemäß Anspruch 1, dadurch gekennzeichnet, daß die Metallsilizidschichten Sili­ zidschichten eines aus der aus Ti,V, Zr, Nb, Hf und Ta beste­ henden Gruppe ausgewählten Elementes sind.
4. MOS-Feldeffekttransistor gemäß Anspruch 1, dadurch gekennzeichnet, daß die Metalloxidschichten Oxidschich­ ten eines aus der aus Ti, V, Zr, Nb, Hf und Ta bestehenden Gruppe ausgewählten Elementes sind.
5. MOS-Feldeffekttransistor gemäß Anspruch 2, dadurch gekennzeichnet, daß die Leiterschichten Mo-Schichten sind.
6. MOS-Feldeffekttransistor gemäß Anspruch 2, dadurch gekennzeichnet, daß die Leiterschichten W-Schichten sind.
7. MOS-Feldeffekttransistor gemäß Anspruch 2, dadurch gekennzeichnet, daß die Leiterschichten Silizidschich­ ten eines aus der aus Mo, W, Ta, Ti, V, Zr, Nb, Hf und Cr be­ stehenden Gruppe ausgewählten Elementes sind.
8. MOS-Feldeffekttransistor gemäß Anspruch 2, dadurch gekennzeichnet, daß die Leiterschichten Silizidschich­ ten von zwei aus der aus MO, W, Ta, Ti, V, Zr, Nb, Hf und Cr bestehenden Gruppe ausgewählten Elementen sind.
9. MOS-Feldeffekttransistor gemäß Anspruch 2, dadurch gekennzeichnet, daß die Leiterschichten Schichten eines aus der aus TiW, TiN, TaN und Al-Legierung bestehenden Gruppe ausgewählten Elementes sind.
10. MOS-Feldeffekttransistor gemäß Anspruch 2, dadurch gekennzeichnet, daß die Leiterschichten Vielfachschich­ ten einer Kombination von Mo-Schichten, W-Schichten und Sili­ zidschichten eines aus der aus Mo, W, Ta, Ti, V, Zr, Nb, Hf und Cr bestehenden Gruppe ausgewählten Elementes, Silizid­ schichten von zwei aus der aus Mo, W, Ta, Ti, V, Zr, Nb, Hf und Cr bestehenden Gruppe ausgewählten Elementen und Schichten eines aus der aus TiW, TiN, TaN und Al-Legierung bestehenden Gruppe ausgewählten Elementes sind.
11. Verfahren zur Herstellung eines MOS-Feldeffekttransistors gemäß Anspruch 1 mit folgenden Verfahrensschritten:
  • - einen ersten Schritt zur Ausbildung von wenigstens der Gate- Isolierschicht (30), der Gate-Elektrode (40) und den Sei­ tenwänden auf dem Halbleitersiliziumsubstrat;
  • - einen zweiten Schritt zur Ausbildung einer Metallschicht (6) auf dem Halbleitersiliziumsubstrat, der Gate-Elektrode und den Seitenwänden;
  • - einen dritten Schritt zur Umwandlung der Metallschicht in eine Metallnitridschicht (8) mittels einer Hitzebehandlung der Metallschicht in einer Stickstoffatmosphäre, während der die Metallsilizidschichten auf selbstregulierende Weise gebildet werden;
gekennzeichnet durch
  • - einen vierten Schritt der Umwandlung der Metallnitridschicht in die Metalloxidschicht mittels einer Hitzebehandlung der Metallnitridschicht in einer Sauerstoffatmosphäre; und durch
  • - einen fünften Schritt der Bildung der Schutzisolierschichten auf der Metalloxidschicht;
wobei die Fremdatom-Diffusionsschichten während des ersten Schrittes oder nach der Beendigung des dritten Schrittes ge­ bildet werden.
12. Verfahren zur Herstellung eines MOS-Feldeffekttransistors gemäß Anspruch 11, gekennzeichnet durch einen sechsten Schritt der Bildung von Kontaktlöchern (12 a, 12 b) durch die Schutzisolierschichten und die Metalloxidschichten hindurch und Herstellen von Leiter­ schichten, die mit den Metallsilizidschichten elektrisch ver­ bunden sind.
DE19863614793 1985-05-25 1986-05-02 Halbleiterbauelement und dessen herstellung Granted DE3614793A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60112606A JPS61270870A (ja) 1985-05-25 1985-05-25 半導体装置

Publications (2)

Publication Number Publication Date
DE3614793A1 DE3614793A1 (de) 1986-11-27
DE3614793C2 true DE3614793C2 (de) 1989-01-26

Family

ID=14590935

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19863614793 Granted DE3614793A1 (de) 1985-05-25 1986-05-02 Halbleiterbauelement und dessen herstellung

Country Status (3)

Country Link
JP (1) JPS61270870A (de)
KR (1) KR890004464B1 (de)
DE (1) DE3614793A1 (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63221647A (ja) * 1987-03-10 1988-09-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5034348A (en) * 1990-08-16 1991-07-23 International Business Machines Corp. Process for forming refractory metal silicide layers of different thicknesses in an integrated circuit
JP2940880B2 (ja) * 1990-10-09 1999-08-25 三菱電機株式会社 半導体装置およびその製造方法
US5229325A (en) * 1991-01-31 1993-07-20 Samsung Electronics Co., Ltd. Method for forming metal wirings of semiconductor device
KR930006128B1 (ko) * 1991-01-31 1993-07-07 삼성전자 주식회사 반도체장치의 금속 배선 형성방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228212A (en) * 1979-06-11 1980-10-14 General Electric Company Composite conductive structures in integrated circuits
US4521952A (en) * 1982-12-02 1985-06-11 International Business Machines Corporation Method of making integrated circuits using metal silicide contacts
US4629635A (en) * 1984-03-16 1986-12-16 Genus, Inc. Process for depositing a low resistivity tungsten silicon composite film on a substrate

Also Published As

Publication number Publication date
KR890004464B1 (ko) 1989-11-04
DE3614793A1 (de) 1986-11-27
KR860009497A (ko) 1986-12-23
JPS61270870A (ja) 1986-12-01

Similar Documents

Publication Publication Date Title
DE3851163T2 (de) Kontakt in einer Bohrung in einem Halbleiter und Verfahren zu seiner Herstellung.
DE3311635C2 (de)
DE69030229T2 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2817430C2 (de) Verfahren zum Herstellen von Feldeffekt-Transistoren mit isolierter Gate- Elektrode
DE69215926T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, wobei ein selbstregistrierendes Kobalt- oder Nickelsilizid gebildet wird
EP0123309B1 (de) Verfahren zum Herstellen von stabilen, niederohmigen Kontakten in integrierten Halbleiterschaltungen
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
EP1166350B1 (de) Verfahren zur herstellung einer dram-struktur mit vergrabenen bitleitungen oder grabenkondensatoren
EP0118709A2 (de) Verfahren zum Herstellen von MOS-Transistoren mit flachen Source/Drain-Gebieten, kurzen Kanallängen und einer selbstjustierten, aus einem Metallsilizid bestehenden Kontaktierungsebene
DE4342047A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3834241A1 (de) Halbleitereinrichtung
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE19542411A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung derselben
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE4022398A1 (de) Thermisch stabiles titan-silicid und verfahren zu dessen herstellung
DE3122437A1 (de) Verfahren zum herstellen eines mos-bauelements
DE3931127C2 (de) Verfahren zum Herstellen einer Halbleitereinrichtung
DE19615692A1 (de) Halbleitervorrichtung, die einen Elementtrennfilm mit einer flachen oberen Oberfläche enthält, und Herstellungsverfahren derselben
DE10056866C2 (de) Verfahren zur Bildung einer Ätzstoppschicht während der Herstellung eines Halbleiterbauteils
DE3614793C2 (de)
DE3133548C2 (de)
DE19629774A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE19812212A1 (de) MOS-Transistor in einer Ein-Transistor-Speicherzelle mit einem lokal verdickten Gateoxid und Herstellverfahren
DE3650170T2 (de) Halbleiteranordnung mit Verbindungselektroden.

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8328 Change in the person/name/address of the agent

Representative=s name: PRUFER & PARTNER GBR, 81545 MUENCHEN