DE3587754T2 - Regelschaltung mit einem Speicher welche Treppenfunktionen liefert. - Google Patents

Regelschaltung mit einem Speicher welche Treppenfunktionen liefert.

Info

Publication number
DE3587754T2
DE3587754T2 DE3587754T DE3587754T DE3587754T2 DE 3587754 T2 DE3587754 T2 DE 3587754T2 DE 3587754 T DE3587754 T DE 3587754T DE 3587754 T DE3587754 T DE 3587754T DE 3587754 T2 DE3587754 T2 DE 3587754T2
Authority
DE
Germany
Prior art keywords
digital
signal
output
prom
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3587754T
Other languages
English (en)
Other versions
DE3587754D1 (de
Inventor
Brian Cordwell
Paul Malcom Hayes
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GPT Ltd
Original Assignee
GPT Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GPT Ltd filed Critical GPT Ltd
Publication of DE3587754D1 publication Critical patent/DE3587754D1/de
Application granted granted Critical
Publication of DE3587754T2 publication Critical patent/DE3587754T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06J—HYBRID COMPUTING ARRANGEMENTS
    • G06J1/00—Hybrid computing arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/02—Digital function generators
    • G06F1/03—Digital function generators working, at least partly, by table look-up
    • G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
    • G06F1/0342—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers for generating simultaneously two or more related waveforms, e.g. with different phase angles only
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/02—Comparing digital values
    • G06F7/026—Magnitude comparison, i.e. determining the relative order of operands based on their numerical value, e.g. window comparator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Fuzzy Systems (AREA)
  • Evolutionary Computation (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • Die Erfindung betrifft Steuer- oder Regelschaltungen und befaßt sich insbesondere mit Steuer- oder Regelschaltungen, die eine Vielzahl digital codierter elektrischer Signalausgänge liefern.
  • Es wird auf die EP-A-0471387 Bezug genommen, die durch Teilung dieser Anmeldung entstanden ist.
  • Bei vielen Steuer- oder Regelanwendungen werden von einem Teil einer elektrischen oder elektronischen Schaltung digitale Signale empfangen, die eine Wirkung auf einen anderen Teil dieser Schaltung ausüben, um den endgültigen Ausgang der Schaltung zu ändern. In einigen Fällen sind die empfangenen digitalen Signale von der als "Rückführ"-Signale bekannten Art, die von einer Vergleichsvorrichtung her zurückgeführt werden, welche den Ausgang der Schaltung mit einer festen Referenz vergleicht.
  • In der US- A-4 367 456 ist eine Umsetzschaltung offenbart, die PAM-Signale in PCM-Signale umsetzt und umgekehrt und die im Digitalabschnitt der Umsetzschaltung digitale Puffer verwendet. Die Schaltung wird gesteuert von einem Speicherregister, um in die Signalpegel Veränderungen einzuführen.
  • In der JP-A-59153334 ist eine Phasensynchronisierte oder phasenverriegelte Schleifenschaltung offenbart. Die Schaltung enthält einen Phasenvergleicher mit einem ersten und einem zweiten Ausgang sowie einem Eingang, einen spannungsgesteuerten Oszillator mit einem Eingang und einem Ausgang sowie eine Steuerschaltung mit einer Eingangseinrichtung und einer Ausgangseinrichtung, wobei der erste Eingang des Phasenvergleichers mit einer Referenzquelle, der zweite Eingang des Phasenvergleichers mit dem Ausgang des spannungsgesteuerten Oszillators, der Ausgang des Phasenvergleichers mit der Eingangseinrichtung der Steuerschaltung und die Ausgangseinrichtung der Steuerschaltung mit dem Eingang des spannungsgesteuerten Oszillators verbunden ist.
  • Eine allgemein bekannte Art von Schaltung, die Rückführsignale verwendet, ist eine phasensynchronisierte oder phasenverriegelte Schleife, bei der ein von einem Oszillator erzeugtes Ausgangssignal bezüglich der Phase und/oder Frequenz mit einem Eingangssignal verglichen wird. Ein digitales Signal von der Vergleichseinrichtung wird dann verwendet, um die Frequenz des Oszillators zu steuern. Man kann beispielsweise einen Digital/Analog-Umsetzer benutzen, um das Signal von der Vergleichseinrichtung in eine analoge Spannung umzusetzen, die zur Steuerung einer spannungsgesteuerten Schwingung verwendet wird.
  • Wenn aber eine beachtliche Phasendifferenz besteht, kann die zum Einstellen der Ausgangsphase des Oszillators erforderliche Zeit verhältnismäßig lang sein. Es wäre von Vorteil, für das Steuersignal eine schnelle Änderung vorzusehen, um eine schnelle Zunahme oder Abnahme in der Ausgangsschwingung zu bewirken und um dadurch den Ausgang in Phasenausrichtung zu bringen. Wird ein Digital/Analog-Umsetzer zum Erzeugen des steuernden Analogsystems verwendet, hat eine derartige Änderung eine Zunahme in der digitalen Informationsrate mit sich gebracht, was nicht immer leicht zu bewerkstelligen ist.
  • Es ist ein Ziel der Erfindung, eine einfache Steuerschaltung vorzusehen, die einen digitalen Steuersignalausgang bereitstellen kann, dessen Digitalwert schneller geändert werden kann, als es in den früheren oben beschriebenen Systemen praktisch möglich war.
  • Ein Signalgenerator mit einem spannungsgesteuerten Oszillator und einem Phasendetektor, der auf den Vergleich zwischen dem Ausgangssignal des Oszillators und einem Referenzsignal anspricht, um ein digitales Ausgangssignal zu erzeugen, das irgendeine Phasendifferenz dazwischen darstellt, ist nach der Erfindung dadurch gekennzeichnet, daß der Signalgenerator ferner enthält:
  • a) eine Steuerschaltung mit einer adressierbaren Speichereinrichtung, deren Speicherkapazität in zwei Bereichen gleicher Adreßlänge programmiert ist, welche Steuerschaltung so ausgelegt ist, daß sie den Ausgang eines digitalen Wortes aus der Speichereinrichtung in Abhängigkeit von ihren Adreßeingängen zugeführten digitalen Signalen veranlaßt, wobei einer der programmierten Bereiche eine erste Vielzahl digitaler Wörter speichert, die in einer Adreßfolge angeordnet sind, und der andere der programmierten Bereiche eine zweite Vielzahl digitaler Wörter speichert, die in einer entsprechenden Adreßfolge angeordnet sind, jedes der Wörter in dem ersten Speicherbereich einen jeweiligen vorbestimmten Wert darstellt und jedes der Wörter in dem zweiten Speicherbereich einem entsprechenden der jeweiligen vorbestimmten Werte, die in dem ersten Speicherbereich gespeichert sind, inkrementiert um einen festen Wert gleicht, und die Speichereinrichtung so ausgebildet ist, daß sie ein adressiertes Wort aus einem der Bereiche ausgibt, wenn an einem zusätzlichen Adreßeingang ein Signal vorhanden ist, und ein adressiertes Wort aus dem anderen der Bereiche ausgibt, wenn dieses Signal an dem zusätzlichen Adreßeingang nicht vorhanden ist, so daß das Anlegen dieses Signals an oder das Entfernen dieses Signals von dem zusätzlichen Adreßeingang eine vorbestimmte Schrittänderung in dem digitalen Wert des Ausgangs der Steuerschaltung hervorruft, und
  • b) einen Digital/Analog-Umsetzer, dessen digitale Eingänge von den Ausgängen der Speichereinrichtung geliefert werden, so daß das Anlegen eines Signals an oder das Entfernen eines Signals von dem zusätzlichen Adreßeingang der Speichereinrichtung eine vorbestimmte Schrittänderung in einem analogen Spannungsausgang des Digital/Analog-Umsetzers hervorruft,
  • welche Steuerschaltung auf den digitalen Ausgang des Phasendetektors anspricht, um ein jeweiliges digitales Ausgangssignal an den Digital/Analog-Umsetzer zu liefern, wobei das Ausgangssignal des Digital/Analog-Umsetzers ein Steuersignal bereitstellt, um die Ausgangsfrequenz des spannungsgesteuerten Oszillators so zu steuern, daß irgendeine beachtliche Phasendifferenz zwischen dem Ausgang des spannungsgesteuerten Oszillators und dem Referenzsignal korrigiert werden kann, und zwar durch Anlegen dieses Signals an dem zusätzlichen Adreßeingang an die Steuerschaltung, um eine Schrittänderung in dem Spannungsausgang des Digital/Analog-Umsetzers hervorzurufen und damit eine Schrittänderung in der Ausgangsfrequenz des Oszillators hervorzurufen, so daß der Ausgang des spannungsgesteuerten Oszillators in Phasenausrichtung mit dem Referenzsignal gebracht wird.
  • Vorzugsweise ist einer der Bereiche so programmiert, daß jedes der digitalen Wörter mit seiner Adresse identisch ist, so daß, wenn das Signal an dem zusätzlichen der Adreßeingänge nicht vorhanden ist, die Speichereinrichtung gegenüber den angelegten digitalen Eingangssignalen als transparent erscheint.
  • Ferner können auch weitere Bereiche gleicher Adreßlänge vorgesehen sein, wobei die in entsprechenden Plätzen in jedem solchen Bereich gespeicherten Wörter eine andere vorbestimmte Differenz gegenüber den in dem ersten programmierten Bereich gespeicherten Wörtern haben,so daß eine Vielzahl auswählbarer vorbestimmter Schrittänderungen in dem digitalen Ausgang der Steuerschaltung erreicht werden kann.
  • Ein Signalgenerator nach der Erfindung wird unter Bezugnahme auf die beigefügten Zeichnungen nachstehend beispielshalber beschrieben. Es zeigt:
  • Fig. 1 ein schematisches Schaltbild eines Digital/ Analog-Umsetzers,
  • Fig. 2 ein schematisches Schaltbild einer Steuerschaltung, die entsprechend der Darstellung in Verbindung mit dem Digital/Analog-Umsetzers nach Fig. 1 verwendet wird, und
  • Fig. 3 einen Signalgenerator nach der Erfindung mit einer phasenverriegelten Schleife, die von der Steuerschaltung nach Fig. 2 Gebrauch macht.
  • In Fig. 1 ist ein Digital/Analog-Umsetzer 1 dargestellt, der in an sich bekannter Weise arbeitet. Der Digital/Analog- Umsetzer 1, dem an seinem Eingang D0 bis Dn ein digitales Signal (im allgemeinen in binärer Form) zugeführt wird, liefert an einer einzigen Ausgangsleitung 2 ein Spannungsausgangssignal. Das Spannungsausgangssignal ändert sich in Abhängigkeit von dem digitalen Wert des Signals an seinem Eingang, wobei ein am Eingang D0 bis Dn mit nur Werten von Null (0) auftretendes binäres Signal beispielsweise am Ausgang 2 durch eine Nullspannung dargestellt wird und ein am Eingang D0 bis Dn auftretendes binäres Signal mit Werten von lediglich Eins (1) beispielsweise durch 5 V am Ausgang 2 dargestellt wird. Zwischenwerte des Eingangssignals liefern entsprechend skalierte Ausgangsspannungen.
  • Um eine "Schritt"-Änderung in der Ausgangsspannung zu erzeugen, ist es notwendig, eine beachtliche Änderung in dem digitalen Wert des Eingangssignals vorzusehen, das den Eingangsleitungen D0 bis Dn zugeführt wird. Ist beispielsweise am Ausgang 2 ein Ein-Volt-Schritt erforderlich, muß der den Eingangsleitungen D0 bis Dn zugeführte digitale Wert sehr schnell auf einen neuen Wert geändert werden, und die erforderliche Wertänderung kann sich in Abhängigkeit von der Position des Wertes zwischen dem Minimum und Maximum ändern.
  • Die in Fig. 2 dargestellte Steuerschaltung kann in einfacher und effektiver Weise Schrittänderungen in der Spannung am Ausgang 2 dadurch vornehmen, daß der digitale Eingang an den Leitungen D0 bis Dn geändert wird.
  • Adreßeingänge A0 bis An eines programmierbaren Festwertspeichers (PROM) 3 erhalten dieselben Schaltungssignale, die auch dem Eingang D0 bis Dn des Digital/Analog-Umsetzers 1 zugeführt werden. Zusätzlich zu diesen Adreßeingängen A0 bis An werden weitere Adreßeingänge A(n+1) und A(n+2) des PROM 3 verwendet.
  • Der Speicher des PROM 3 ist so programmiert, daß Wörter, die von Signalen an den Eingängen A0 bis An adressiert sind, ihren Adressenwert an die Ausgangsleitungen B0 bis Bn ausgeben, wenn die Eingänge A(n+1) und A(n+2) die binäre Darstellung "Q" tragen, so daß dieser digitale Wert zu den Eingängen D0 bis Dn des Digital/Analog-Umsetzers 2 gelangt. Der PROM 3 erscheint somit als "transparent" gegenüber den Signalen, und eine Schaltung einschließlich des PROM 3 zusammen mit dem Digital/Analog-Umsetzer 1 funktioniert genau so, als ob lediglich der Digital/Analog-Umsetzer 1 vorhanden wäre.
  • Sollte es allerdings erforderlich sein, eine Einstellung des dem Digital/Analog-Umsetzer zugeführten Wertes vorzunehmen, kann man eine solche Einstellung dadurch bewirken, daß die durch A0 bis An adressierten Wörter mit A(n+1) und A(n+2) programmiert werden, um diese Einstellung vorzunehmen.
  • Für den Fall, daß der PROM 3 zwei zusätzliche Adreßleitungen A(n+1) und A(n+2) hat, und unter der Annahme, daß eine binäre Adressierung verwendet wird, sei bemerkt, daß lediglich ein Viertel des verfügbaren Speicherplatzes besetzt worden ist.
  • Folglich sind die adressierten Wörter, wenn A(n+1) den binären Wert "1" und A(n+2) den binären Wert "0" hat, wenn A(n+1) den binären Wert "0" und A(n+2) den binären Wert "1" hat und wenn sowohl A(n+1) als auch A(n+2) den binären Wert "1" haben, als drei "Speicher" verfügbar, die jeweils gleich der Größe des bereits besetzten Speicherraumes sind.
  • Jeder dieser zusätzlichen Speicher ist so programmiert, daß er im Wert des digitalen Ausgangs an den Leitungen B0 bis Bn eine Schrittänderung reflektiert, wodurch eine Schrittänderung in der Ausgangsspannung beim Ausgang 2 bewirkt wird.
  • Als Beispiel sei ein PROM mit sechs Adreßeingängen A0 bis A6 und mit drei Ausgängen D0 bis D3 betrachtet, wobei dann der PROM so programmiert werden kann, daß er gemäß der folgenden Tabelle eine feste Differenz im digitalen Ausgangswert liefert: Dateneingang Operanden Datenausgang DATEN DATEN - Eins (dezimal) DATEN + Eins (dezimal) DATEN - Zehn (dezimal) DATEN + Zehn (dezimal)
  • Bei diesem Beispiel sind lediglich fünf der möglichen acht Kombinationen der Operanden A4 bis A6 benutzt worden, so daß drei weitere Ausgangsvariationen vorgesehen werden können. Wenn jedoch nur fünf Varianten erforderlich sind, können die für die "Überschuß"-Adressen vorgesehenen gespeicherten Wörter so programmiert werden, daß A0 bis A3 in der gleichen Weise ausgegeben werden, als ob A4, A5 und A6 gleich Null wäre.
  • Ist der PROM 3 in der oben gezeigten Weise programmiert, kann man ihn heranziehen, um feine und grobe Einstellungen am Ausgang vorzunehmen. So kann A5 auf "1" gesetzt werden, um anzugeben, daß ein "Schritt" am Ausgang erforderlich ist, wobei A4 gleich "0" bedeutet, daß es sich um einen negativen "Schritt" handelt, und gleich "1" bedeutet, daß es sich um einen positiven Schritt handelt, und A6 angibt, daß der Schritt fein sein soll (plus oder minus eins in Dezimal- Schreibweise) oder grob sein soll (plus oder minus zehn in Dezimalschreibweise) für "0" bzw. "T".
  • Bei einer alternativen Betriebsart kann man Prozentschritte in ähnlicher Weise verwenden. Wird somit Speicherraum des PROM 3 durch "000A3A2A1A0" adressiert, erfolgt die Ausgabe wie oben angegeben, wohingegen bei "010A2MA0" die
  • Ausgabe gleich A00A1A2A3 abzüglich fünf Prozent ist, und bei "011A3A2MA0" die Ausgabe A0A1A2A3 plus fünf Prozent ist.
  • Eine "grobe" Einstellung von beispielsweise fünfzehn Prozent kann man dadurch vorsehen, daß A6 auf 1 gesetzt wird.
  • Es sei bemerkt, daß andere Skalierungseinstellungen verwendet werden können, möglicherweise mit einer Variation der Einstellung über den Adreßbereich oder mit einer Einstellung, die nur für bestimmte Bereiche des Adreßbereiches wirksam ist.
  • Obgleich entsprechend der oben beschriebenen Weise die Einstellung durch die Verwendung der höchstwertigen Bits des Adreßeingangs A0 bis An A(n+1) A(n+2) bewirkt wird, sei bemerkt, daß irgendeines oder irgendwelche der Adreßbits benutzt werden können, um eine solche Einstellung vorzunehmen, da beispielsweise Gruppen von Wörtern im PROM 3 sich alle auf einen besonderen Grundadreßwert beziehen können, wobei die höchstwertigen Bits der Adresse für die Grundadressierung und die niedrigstwertigen Bits für die Dateneinstellung herangezogen werden.
  • Unter Bezugnahme auf Fig. 3 sei erläutert, daß eine spezielle Anwendung der Steuerschaltung nach Fig. 2 in einer phasensynchronisierten oder phasenverriegelten Schleife gesehen wird. Ein Oszillator 4 von der Art, gemäß der die Frequenz des Oszillators von einer an einem Eingang des Oszillators anliegenden Spannung abhängt, versorgt einen Ausgang 5 mit einem Schwingungssignal. Ein Teil des Ausgangssignals des spannungsgesteuerten Oszillators (VCO) 4 wird zu einem Phasendetektor 6 zurückgeführt, der die Phase des Ausgangssignals mit der Phase eines einem Eingang 7 zugeführten Referenzsignals vergleicht.
  • Der Phasendetektor 6 erzeugt ein digitales Ausgangssignal, das die Phasendifferenz zwischen dem Ausgang und der Referenz darstellt. Das digitale Ausgangssignal gelangt zu den Adreßeingängen A0 bis An des PROM 3, der in der Art und Weise der Steuerschaltung nach Fig. 2 anspricht, um ein geeignetes digitales Signal an den Digital/Analog-Umsetzer 1 zu liefern, dessen Ausgang den VCO4 steuert.
  • Sollte der Phasendetektor 6 eine übermäßige Phasendifferenz zwischen dem Ausgangssignal und dem Referenzsignal feststellen, veranlaßt er aufgrund seiner Ausgestaltung, daß an den Adreßeingang A(n+1) kurzzeitig ein Signal gelegt wird, das, wie zuvor beschrieben, veranlaßt, daß im Spannungssignal eine Schrittänderung auftritt, die eine Zunahme oder Abnahme in der Frequenz des Ausgangssignals an der Leitung 5 hervorruft.
  • Das Signal am Adreßeingang A(n+1) wird nur kurz angelegt, so daß der VCO4 einen Frequenz-"Kick" erzeugt, nach welchem das Signal am Eingang A(n+1) entfernt wird, so daß die Steuer- Spannung auf ihren vorangegangenen Wert zurückkehrt. Die Frequenz des VCO4 kehrt daher mit einer anderen Phase auf ihren vorangegangenen Wert zurück. Das herkömmlichere Phasenkorrekturverfahren kann jetzt eingesetzt werden, um die Phasensynchronisation zwischen dem Ausgangssignal und dem Referenzsignal aufrecht zu erhalten.
  • Obgleich gemäß der obigen Beschreibung der PROM 3 eingesetzt wird, kann irgendeine andere geeignete Speichereinrichtung benutzt werden, beispielsweise eine andere Art eines Festwertspeichers (ROM), wie ein EPROM.

Claims (3)

1. Signalgenerator enthaltend einen spannungsgesteuerten Oszillator (4) und einen Phasendetektor (6), der auf einen Vergleich zwischen dem Ausgangssignal des spannungsgesteuerten Oszillators (4) und einem Referenzsignal (REF) anspricht, um ein eine mögliche Phasendifferenz dazwischen darstellendes digitales Ausgangssignal zu erzeugen, dadurch gekennzeichnet, daß der Signalgenerator ferner enthält:
a) eine Steuerschaltung (3) mit einer adressierbaren Speichereinrichtung (PROM), deren Speicherkapazität in zwei Bereiche gleicher Adreßlänge programmiert ist, welche Steuerschaltung so ausgelegt ist, daß sie die Ausgabe eines digitalen Wortes aus der Speichereinrichtung (PROM) in Abhängigkeit von ihren Adreßeingängen (A0 bis An) zugeführten digitalen Signalen veranlaßt, wobei einer der programmierten Bereiche eine erste Vielzahl digitaler Wörter speichert, die in einer Adreßfolge angeordnet sind, und der andere der programmierten Bereiche eine zweite Vielzahl digitaler Wörter speichert, die in einer entsprechenden Adreßfolge angeordnet sind, jedes der Wörter in dem ersten Speicherbereich einen jeweiligen vorbestimmten Wert darstellt und jedes der Wörter in dem zweiten Speicherbereich einem entsprechenden der jeweiligen vorbestimmten Werte, die im ersten Speicherbereich gespeichert sind, inkrementiert um einen festen Wert gleicht, und die Speichereinrichtung (PROM) so ausgelegt ist, daß sie ein adressiertes Wort aus einem der Bereiche ausgibt. Wenn an einem zusätzlichen Adreßeingang (An+i) ein Signal vorhanden ist, und ein adressiertes Wort aus dem anderen der Bereiche ausgibt, wenn das Signal an dem zusätzlichen Adreßeingang (An+1) nicht vorhanden ist, so daß das Anlegen dieses Signals an den zusätzlichen Adreßeingang (An+1) oder das Entfernen dieses Signals davon eine vorbestimmte Schrittänderung in dem digitalen Wert des Ausgangs der Steuerschaltung bewirkt, und
b) einen Digital/Analog-Umsetzer (i), an dessen digitalen Eingängen (D0 bis Dn) die Ausgänge (B0 bis Bn) der Speichereinrichtung (PROM) anliegen, so daß das Anlegen dieses Signals an den zusätzlichen Adreßeingang (An+1) der Speichereinrichtung (PROM) oder das Entfernen dieses Signals davon eine vorbestimmte Schrittänderung in einem analogen Spannungsausgang (2) des Digital/Analog-Umsetzers (1) hervorruft, welche Steuerschaltung (3) auf den digitalen Ausgang des Phasendetektors (6) anspricht, um ein jeweiliges digitales Ausgangssignal an den Digital/Analog-Umsetzer (1) zu liefern, wobei das Ausgangssignal (2) des Digital/Analog-Umsetzers (1) ein Steuersignal bereitstellt, um die Ausgangsfrequenz des spannungsgesteuerten Oszillators (4) so zu steuern, daß irgendeine beachtliche Phasendifferenz zwischen dem Ausgang (5) des spannungsgesteuerten Oszillators (4) und dem Referenzsignal (REF) dadurch korrigiert werden kann, daß dieses Signal an dem zusätzlichen Adreßeingang (An+1) an die Steuerschaltung (3) gelegt wird, um eine Schrittänderung in der Ausgangsspannung des Digital/Analog-Umsetzers (1) zu veranlassen und dadurch eine Schrittänderung in der Ausgangsfrequenz des Oszillators (4) zu veranlassen, um den Ausgang des spannungsgesteuerten Oszillators (4) in Phasenausrichtung mit dem Referenzsignal (REF) zu bringen.
2. Signalgenerator nach Anspruch 1, bei dem einer der Bereiche der Speichereinrichtung (PROM) so programmiert ist, daß jedes der digitalen Wörter mit seiner Adresse identisch ist, so daß, wenn dieses Signal an dem zusätzlichen Adreßeingang (An+1) nicht vorhanden ist, die Speichereinrichtung (PROM) gegenüber den angelegten digitalen Eingangssignalen (A0 bis An) transparent erscheint.
3. Signalgenerator nach Anspruch 1 oder 2, bei dem die Speichereinrichtung wenigstens einen weiteren Bereich gleicher Adreßlänge neben den beiden Bereichen enthält, wobei die Speichereinrichtung (PROM) mit in entsprechenden Plätzen in jedem solchen Speicherbereich gespeicherten Wörtern programmiert ist, die eine unterschiedliche vorbestimmte Differenz gegenüber den in dem ersten programmierten Bereich gespeicherten Wörtern haben, so daß eine Vielzahl auswählbarer vorbestimmter Schrittänderungen in dem digitalen Ausgang der Steuerschaltung (3) erzielt werden kann.
DE3587754T 1984-12-21 1985-12-20 Regelschaltung mit einem Speicher welche Treppenfunktionen liefert. Expired - Fee Related DE3587754T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB848432552A GB8432552D0 (en) 1984-12-21 1984-12-21 Control circuits

Publications (2)

Publication Number Publication Date
DE3587754D1 DE3587754D1 (de) 1994-03-31
DE3587754T2 true DE3587754T2 (de) 1994-06-01

Family

ID=10571678

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3587754T Expired - Fee Related DE3587754T2 (de) 1984-12-21 1985-12-20 Regelschaltung mit einem Speicher welche Treppenfunktionen liefert.

Country Status (4)

Country Link
US (2) US4692713A (de)
EP (2) EP0191991B1 (de)
DE (1) DE3587754T2 (de)
GB (3) GB8432552D0 (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8432552D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Control circuits
GB2191879A (en) * 1986-05-12 1987-12-23 Computer Concepts Integrated circuit device arrangement
US4810974A (en) * 1987-06-26 1989-03-07 Texas Instruments Incorporated Drift compensated digitally tuned voltage controlled oscillator
JPH0683067B2 (ja) * 1987-10-13 1994-10-19 松下電器産業株式会社 分周装置
EP0387685A3 (de) * 1989-03-17 1993-03-17 Siemens Aktiengesellschaft Verfahren zur Spannungs-Frequenz-Wandlung und Einrichtung zur Durchführung des Verfahrens
EP0387686A3 (de) * 1989-03-17 1993-03-17 Siemens Aktiengesellschaft Verfahren zur Spannungs-Frequenz-Wandlung und Einrichtung zur Durchführung des Verfahrens
US5075575A (en) * 1989-12-11 1991-12-24 Fuji Photo Film Co., Ltd. Externally synchronized programmable device
US5207491A (en) * 1991-01-31 1993-05-04 Motorola Inc. Fast-switching frequency synthesizer
US5442698A (en) * 1991-06-21 1995-08-15 Adc Telecommunications, Inc. Ringing generator for telephones
JP3232351B2 (ja) * 1993-10-06 2001-11-26 三菱電機株式会社 デジタル回路装置
US5488627A (en) * 1993-11-29 1996-01-30 Lexmark International, Inc. Spread spectrum clock generator and associated method
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
SE508164C2 (sv) * 1995-08-03 1998-09-07 Moelnlycke Ab Adhesiv fastsättningsanordning samt alster försett med en sådan fastsättningsanordning
JPH09138244A (ja) * 1995-10-25 1997-05-27 Hewlett Packard Co <Hp> 捕捉クロックの位相変調装置
SE514995C2 (sv) 1997-10-20 2001-05-28 Sca Hygiene Prod Ab Fastsättningsanordning till absorberande alster
US6323739B1 (en) * 2000-01-18 2001-11-27 Denso Corporation Adjusting untrimmed VCO during operation of the oscillator
FR2934391B1 (fr) * 2008-07-23 2010-08-27 Ecole Nale Sup Artes Metiers Circuit de traitement de donnees a processeur elementaire, ensemble de tels circuits, et capteur matriciel associe

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772681A (en) * 1970-10-14 1973-11-13 Post Office Frequency synthesiser
DE2360212A1 (de) * 1972-12-06 1974-06-12 Sopromi Soc Proc Modern Inject Verfahren zur steuerung einer brennkraftmaschine
DE2826870A1 (de) * 1978-06-19 1980-01-03 Siemens Ag Halbleitergeraet zur reproduktion akustischer signale
US4450538A (en) * 1978-12-23 1984-05-22 Tokyo Shibaura Denki Kabushiki Kaisha Address accessed memory device having parallel to serial conversion
US4367456A (en) * 1979-03-09 1983-01-04 Northern Telecom Limited PCM and PAM Conversion circuit including signal level variation on the PCM portion of the circuit
FR2468917A1 (fr) * 1979-08-30 1981-05-08 Thomson Csf Mat Tel Dispositif variateur de niveau pour signaux numeriques
CA1124338A (en) * 1980-03-21 1982-05-25 James K. Reichert Variable phase lock control
US4368514A (en) * 1980-04-25 1983-01-11 Timeplex, Inc. Multi-processor system
US4317173A (en) * 1980-05-07 1982-02-23 Crane Co. Multiple wheel memory selection device for brake control system
GB2086159A (en) * 1980-10-22 1982-05-06 Philips Electronic Associated Automatic frequency control system
NL8006353A (nl) * 1980-11-21 1982-06-16 Philips Nv Signaalvergelijkingsschakeling.
US4396938A (en) * 1981-07-23 1983-08-02 Rca Corporation Controlled ram signal processor
GB2103603B (en) * 1981-08-11 1985-04-11 Erba Farmitalia Ergoline derivatives
US4470125A (en) * 1981-11-09 1984-09-04 Rca Corporation Multiplier for digital video signals using a cascade of signal-selectable memories
JPS5915334A (ja) * 1982-07-16 1984-01-26 Matsushita Electric Ind Co Ltd プログラマブル周波数発生器
EP0106904B1 (de) * 1982-10-22 1985-06-26 Deutsche ITT Industries GmbH IC-Satz aus zwei integrierten Schaltungen mit einer PLL-Schleife für Farbfernsehempfänger
GB2130409B (en) * 1982-11-20 1986-10-22 Int Computers Ltd Generating binary number sequences
JPS59189940A (ja) * 1983-04-12 1984-10-27 白麦米株式会社 大麦類の調質方法
GB2138227B (en) * 1983-04-12 1987-02-04 Sony Corp Digital video tape recorder apparatus
CA1213068A (en) * 1983-04-26 1986-10-21 Tandy Corporation Expandable mapped memory control
EP0134822B1 (de) * 1983-07-27 1988-07-20 Ibm Deutschland Gmbh Digitalspeicher
JPS60117286A (ja) * 1983-11-29 1985-06-24 三菱電機株式会社 映像表示制御装置
GB8432552D0 (en) * 1984-12-21 1985-02-06 Plessey Co Plc Control circuits

Also Published As

Publication number Publication date
EP0191991A3 (en) 1989-08-16
GB2219878A (en) 1989-12-20
GB2219878B (en) 1990-03-28
GB2170334B (en) 1990-03-21
US4943786A (en) 1990-07-24
DE3587754D1 (de) 1994-03-31
EP0471387A3 (en) 1992-05-27
GB8432552D0 (en) 1985-02-06
GB8530169D0 (en) 1986-02-12
EP0471387A2 (de) 1992-02-19
EP0191991A2 (de) 1986-08-27
EP0191991B1 (de) 1994-02-23
US4692713A (en) 1987-09-08
GB8920369D0 (en) 1989-10-25
GB2170334A (en) 1986-07-30

Similar Documents

Publication Publication Date Title
DE3587754T2 (de) Regelschaltung mit einem Speicher welche Treppenfunktionen liefert.
DE3003099C2 (de) Digital-Analog-Wandler mit Kompensationsschaltung
DE68913405T2 (de) Stromquellenschaltung.
DE3784617T2 (de) Digital-analog-wandler.
DE3226179C2 (de) Schaltungsanordnung zur Überwachung des Ausgangsstroms und der Ausgangsspannung mindestens eines geregelten Netzgerätes
DE3613895C2 (de)
DE69017129T2 (de) Frequenzsynthesizer mit gebrochenem teilverhältnis.
AT392560B (de) Schaltungsanordnung zum steuern der phase eines abtastsignals
EP0406469B1 (de) Digitale Steuerschaltung für Abstimmsysteme
DE69333686T2 (de) Rauscharmer Frequenzsynthetisierer unter Anwendung von halbzahligen Teilern und Analoggewinnkompensation
DE3227473A1 (de) Gesteuerte ram-signalverarbeitungsschaltung
DE2549626B2 (de) Analog-Digital-Wandler
DE2401452A1 (de) Zweikanal-a/d-umsetzer
DE2530380A1 (de) Sprachsynthetisatorsystem
EP0162315A1 (de) Analog-Digital-Wandler
EP0472555B1 (de) D/a-wandler mit hoher linearität
EP1004972B1 (de) Kurvenformgenerator
DE1959162C3 (de) Stufenweise nach einem Frequenzraster einstellbarer Frequenzgenerator
DE3810664A1 (de) Digital-analog-wandler
EP0954903B1 (de) Verfahren zur regelung der leistungsverstärkung
DE2618633C3 (de) PCM-Decodierer
DE3689333T2 (de) Linearitätskorrekturschaltung für variable Verzögerungsleitung.
EP1010236A1 (de) Oszillatorschaltung mit einem schwingquarz
DE2926011A1 (de) Digital geregelte pegeleinstellvorrichtung
DE2619314A1 (de) Analog-digital-umsetzer

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee