DE3587232T2

DE3587232T2 - Automatische pegelsteuerungsschaltung fuer einen ad-wandler.

Info

Publication number: DE3587232T2
Application number: DE8585114088T
Authority: DE
Inventors: Yasuharu Yoshida
Original assignee: NEC Corp; Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1984-11-06
Filing date: 1985-11-05
Publication date: 1993-07-08
Anticipated expiration: 2005-11-06
Also published as: EP0180969A2; EP0180969A3; CA1263189A; JPS61112414A; DE3587232D1; AU580808B2; US4875049A; EP0180969B1; AU4939885A; JPH0420523B2

Description

Die Erfindung betrifft eine automatische Pegelsteuerungsschaltung für einen AD-Wandler und insbesondere eine automatische Pegelsteuerungsschaltung, die für einen Demodulator eines mehrpegeligen Quadraturmodulationssystems (QAM-Systems) und weitere Anwendungen einsetzbar ist.
Gegenwärtig verläuft die Entwicklung auf dem Gebiet der digitalen Mikrowellen-Kommunikationstechnik hin zur Verwendung eines mehrpegeligen QAM-Systems, durch das die effektive Ausnutzung des begrenzten Frequenzbands verbessert wird. In einem solchen Kommunikationssystem vergleicht ein Analog-Digital- Wandler (AD-Wandler) ein demoduliertes Basisband-Signal an einem Empfangsanschluß mit mehreren vorbestimmten Bezugspegeln, um dadurch das Basisband-Signal in parallele Digitalsignale mit zwei Pegeln umzuwandeln. Dabei gilt als Voraussetzung, daß der Eingangspegel des Basisband-Signals zum AD-Wandler trotz möglicher Änderungen des Empfangspegels und der Verstärkung eines Empfangsverstärkers gegenüber den Bezugspegeln konstant gehalten wird.
Diese Voraussetzung wurde bisher durch Einbau von Regelverstärkern, d. h. ein Verstärker vor einem QAM-Detektor und der andere nach dem QAM-Detektor, und durch Regelung ihrer Verstärkung mit Hilfe der Ausgangssignale von AD-Wandlern erfüllt.
Wie nachfolgend näher dargelegt wird besteht das Problem bei der bekannten Ausführung darin, daß die Verwendung von Regelverstärkern zur Stabilisierung des Signalpegels den Schaltungsaufbau kompliziert und damit zusätzliche Stufen und Zeiten für die Einregelung von Regelverstärkern in der Herstellung erforderlich macht.
Die US-A-3,935,569 beschreibt einen nach einem Verdichtungsgrundsatz arbeitenden digitalen Codierer mit mehreren Linearsegmenten, deren Flanken in geometrischer Reihe mit einem Verhältnis von 1:2 absteigen, und in dem eine Kette von Schwellwertgleichrichtern in linearer Reihe verwendet wird, um zunächst die Segmentnummer und dann die Pegelposition auf dem Segment zu bestimmen. Ein Spannungsteiler zwischen einem Anschlußpunkt auf High und einem Anschlußpunkt auf Low mit mehreren gleich großen Widerständen liefert mehrere Bezugspegel. Jeder Schwellwertgleichrichter empfängt einen entsprechenden Bezugspegel und ein Eingangssignal und stellt ein entsprechendes Ausgangssignal bereit.
Eine Aufgabe der Erfindung besteht folglich darin, eine automatische Pegelsteuerungsschaltung zu schaffen, die bei einfachem Aufbau praktisch einsetzbar ist.
Diese Aufgabe wird durch eine automatische Pegelsteuerungsschaltung mit den Merkmalen von Anspruch 1 gelöst. Die Erfindung hat den Vorteil, daß die dem AD-Wandler zugewiesenen Bezugspegel als Reaktion auf eine Schwankung des Eingangssignalpegels optimal geregelt werden. Die Unteransprüche richten sich auf bevorzugte Ausführungsformen der Erfindung.
Die genannten und weitere Aufgaben, Merkmale und Vorteile der Erfindung ergeben sich aus der nachfolgenden eingehenden Beschreibung und den beigefügten Zeichnungen; es zeigen:
Fig. 1 ein Blockschaltbild eines bekannten 16-pegeligen QAM-Demodulators mit einer automatischen Pegelsteuerungsschaltung;
Fig. 2 ein zu einem 4-pegeligen Basisband-Signal gehörendes Diskriminierungs-Diagramm;
Fig. 3 ein Blockschaltbild einer erfindungsgemäßen automatischen Pegelsteuerungsschaltung für einen AD-Wandler;
Fig. 4 ein Blockschaltbild einer weiteren Ausführungsform der Erfindung sowie
Fig. 5 und 6 Blockschaltbilder, die für zwei unterschiedliche Anwendungen der erfindungsgemäßen automatischen Pegelsteuerungsschaltung für einen 64-pegeligen QAM-Demodulator typisch sind.
Fig. 1 der Zeichnungen zeigt einen bekannten 16-pegeligen QAM- Demodulator (16-QAM-Demodulator). Aus ihr geht hervor, daß ein empfangenes Zwischenfrequenz-Signal (ZF-Signal) zu einem QAM- Detektor 2 über einen Regelverstärker 1a geführt wird. Der QAM-Detektor 2 detektiert das ZF-Signal unter Verwendung von zueinander um 90º phasenverschobenen Bezugssignalen durch und erzeugt dadurch zwei parallele Ströme demodulierter Signale. Einer der demodulierten Signalströme wird über einen Verstärker 3 zu einem AD-Wandler 4a, der andere über einen Regelverstärker 1b zu einem AD-Wandler 4b geführt. Gemäß Fig. 2 gaben die AD-Wandler 4a und 4b jeweils 4 verschiedene Fehlerdiskriminierungspegel (gestrichelte Linien) und vier verschiedene Codediskriminierungspegel (durchgehende Linien), um die Eingangssignal in 3-Bit-Ausgangssignale (X&sub1;, X&sub2; und X&sub3;) umzuwandeln. Von den Ausgangssignalen X&sub1; bis X&sub3; stellen die Ausgangssignale X&sub1; und X&sub1; reproduzierte decodierte Ausgangssignale (DATA 11 und 12) dar, die zum gleichgerichteten Basisband- Signal gehören, während X&sub3; ein Fehlerausgangssignal zum Bestimmen einer Abweichung des Eingangssignals von einem Bezugspegel ist. Die Ausgangssignale mit dem ersten und dem dritten Bit X&sub1; und X&sub3; werden zu einem Exklusiv-ODER-Gatter (Ex-OR-Gatter) 5a geführt, das einen Wert X&sub4;' gemäß Fig. 2 als Reaktion auf den Eingangssignalpegel erzeugt. Im einzelnen wird dabei der Wert X&sub4;' NULL, wenn der Eingangssignalpegel größer als der Bezugspegel, und EINS, wenn er kleiner als dieser ist.
Auf ähnliche Weise erzeugt der AD-Wandler 4b die 3-Bit-Ausgangssignale Y&sub1;, Y&sub2; und Y&sub3;. Die Ausgangssignale Y&sub1; und Y&sub3; werden zu einem Ex-OR-Gatter 5b geführt, das einen Wert Y&sub4;' als Reaktion auf den Eingangssignalpegel erzeugt.
Durch Regeln der Regelverstärker 1a und 1b mit Hilfe der Ausgangssignale der Ex-OR-Gatter 5a und 5b über Tiefpaßfilter (LPF) 20a bzw. 20b ist es möglich, bei Quadraturbauelementen gängige Verstärkungsschwankungen sowie den einzelnen Quadraturbauelementen eigene Verstärkungsschwankungen infolge von Änderungen der Schaltungsmerkmale zu stabilisieren.
Die Bezugszahl 21 bezeichnet eine Trägersynchronisierungs- Schaltung zur Erzeugung eines Bezugssignals für den QAM-Detektor 2 als Reaktion auf die Ausgangssignale X&sub1; und X&sub3; des AD- Wandlers 4a und die Ausgangssignale Y&sub1; und Y&sub3; des AD-Wandlers 4b.
Das vorstehend beschriebene, bekannte System hat den Nachteil, daß es aufgrund der verwendeten Regelverstärker einen relativ komplizierten Schaltungsaufbau unumgänglich macht, und daher zusätzliche Stufen und Zeiten für die Einregelung der Regelverstärker in der Herstellung erforderlich sind.
Zu Einzelheiten eines solchen bekannten Systems kann auf die Europäische Patentanmeldung EP-A-0120416 Bezug genommen werden.
Fig. 3 zeigt eine erfindungsgemäße automatische Pegelsteuerungsschaltung für einen AD-Wandler. Aus ihr ist ersichtlich daß die Schaltung einen AD-Wandler 4 zur Umwandlung eines Eingangssignals in 3-Bit-Digitalsignale durch mehrpegelige Diskriminierung sowie einen Bezugsspannungs-Generator 6 zur logischen Verarbeitung der Ausgangssignale des AD-Wandlers 4 aufweist. Die Ausgangssignale des Bezugssignal-Generators 6 werden zum AD-Wandler 4 zur Regelung von Bezugspegeln geführt, die dem AD-Wandler 4 zugewiesen werden.
Im einzelnen weist der AD-Wandler 4 sieben Vergleicher 13 auf, denen die in Fig. 2 gezeigten Bezugspegel zugewiesen werden. Ein Eingangssignal 100 (Basisband-Signal aus der QAM-Detektion einer 16-pegeligen QAM-Welle) wird zu einem Eingang IN des AD- Wandlers 4 geführt und von den Vergleichern 13 mit den jeweiligen Bezugspegeln verglichen. Die Ausgangssignale der Vergleicher 13 werden zu einer logischen Schaltung 12 geführt, die dann 3-Bit-Ausgangssignale X&sub1;, X&sub2; und X&sub3; erzeugt. Die zu den jeweiligen Vergleichern 13 gehörenden Bezugspegel oder -spannungen werden durch Teilen von Gleichspannungen erzeugt die an den Bezugsspannungs-Anschlüssen REF1 und REF2 des AD- Wandlers 4 mittels Reihenschaltung mehrerer Spannungsteiler- Widerstände 14 und 14a anliegen.
Von den Ausgangssignalen X&sub1; bis X&sub3; des AD-Wandlers 4 werden X&sub1; und X&sub3; zu einem Ex-OR-Gatter 5 als Bestandteil des Bezugsspannungs-Generators 6 geführt. Der Ausgang des Ex-OR-Gatters 5 wird an einem Inverter 7 gelegt, dessen Ausgang mit einem LPF 8 gekoppelt ist. Das LPF 8 sondert aus dem Eingangssignal eine Gleichspannungskomponente aus und führt diese einem Polaritätswandler 9 mit dem Ergebnis zu, daß die Gleichspannungskomponente in zwei Bezugsspannungen 101 und 102 umgewandelt wird, die denselben Pegel, aber entgegengesetzte Polarität haben. Die Bezugsspannungen 101 und 102 werden an die Bezugsspannungs-Anschlüsse REF1 bzw. REF2 des AD-Wandlers gelegt.
Im vorstehend beschriebenen Aufbau wird der Ausgang des Inverters 7 EINS, wenn der Pegel des Eingangssignais 100 auf einen Wert über dem Bezugspegel gestiegen ist, und er wird NULL wenn der Pegel des Eingangssignals 100 auf einen Wert unter dem Bezugspegel gefallen ist. Wenn das Signal EINS wird, erhöhen sich die am AD-Wandler 4 angelegten positiven und negativen Bezugsspannungen so, daß der Abstand zwischen benachbarten Bezugspegeln vergrößert wird (wobei jedoch der mittlere Bezugspegel unverändert bleibt), während der Abstand beim Wechsel des Signals auf NULL verringert wird. Damit kann der Abstand zwischen dem Eingangspegel und jedem Bezugspegel optimal geregelt werden.
Fig. 4 zeigt eine weitere Ausführungsform der Erfindung. In dieser besonderen Ausführungsform weist die automatische Pegelsteuerungsschaltung den AD-Wandler 4, einen Bezugsspannungs-Generator 6a, einen Subtrahierer 11 zum Anwenden einer Subtraktionsoperation auf das Eingangssignal 100, ein LPF 10 sowie einen Verstärker 15 auf.
In Fig. 4 verwendet der Bezugsspannungs-Generator 6a anstelle des Polaritätswandlers 9 von Fig. 3 einen invertierenden Verstärker 9a, so daß eine negative Bezugsspannung 103 am Bezugsspannungs-Anschluß REF2 des AD-Wandlers 4 anliegt. Der andere Bezugsspannungs-Anschluß REF1 des AD-Wandlers 4 ist über einen Schutzwiderstand an Masse gelegt. In einer solchen Schaltungsanordnung verursacht eine Ausgangsänderung des Bezugsspannungs-Generators 6a nicht nur eine Abstandsänderung zwischen benachbarten Bezugspegeln, sondern auch eine Änderung des mittleren Bezugspegels. Um dies auszugleichen, wird das vom AD-Wandler 4 ausgegebene Fehlersignal X&sub3; über das LPF 10 und den Verstärker 15 zum Subtrahierer 11 geführt.
Die Schaltung gemäß dieser besonderen Ausführungsform kann als Reaktion auf alle Schwankungen des Eingangspegels den Abstand zwischen benachbarten Bezugspegeln optimal einstellen und überdies ein Driften einer dem Eingangssignal über lagerten Gleichspannungs-Komponente sowie ein der Schaltung eigenes Gleichspannungs-Driften bewältigen.
Es sollte beachtet werden, daß die Ausgleichlogik für die Gleichspannungs-Komponente einschließlich des Subtrahierers 11 gemäß Fig. 4 auf gleiche Weise bei der in Fig. 3 gezeigten Anordnung eingesetzt werden kann. Außerdem sollte beachtet werden, daß sich die gleiche Schaltungsanordnung auf andere Signale als solche mit vier Pegeln anwenden läßt. In einem tatsächlichen 16-QAM-Demodulator wird die Schaltung von Fig. 3 oder 4 direkt mit den jeweiligen Ausgängen des QAM-Detektors 2 von Fig. 1 verbunden.
Fig. 5 zeigt einen 64-QAM-Demodulator, der aus einem QAM- Detektor 40, 4-Bit-AD-Wandlern 41 und 42, Bezugssignal- Generatoren 43 und 44 und einer Trägersynchronisierungs-Schaltung 45 besteht. Der QAM-Detektor 40 und die Trägersynchronisierungs-Schaltung 45 sind jeweils wie die Schaltungen 2 und 21 von Fig. 1 aufgebaut, während der Bezugssignal-Generator 43 oder 44 wie die Schaltung 6 von Fig. 3 oder die Schaltung 6a von Fig. 4 aufgebaut ist. Der QAM-Detektor 40 kann eine 64-pegelige QAM-Signalausgabe der Trägersynchronisierungs- Schaltung 45 detektieren und dadurch Quadratursignale P und Q erzeugen. Der AD-Wandler 41 wandelt das Ausgangssignal P des QAM-Gleichrichters 40 in 4-Bit-Digitalsignale X&sub1; bis X&sub4; als Reaktion auf Bezugsspannungen um, die ihm vom Bezugssignal- Generator 43 zugeführt werden. Von den Signalen X&sub1; bis X&sub4; werden die Signale X&sub1; bis X&sub3; als reproduzierte Daten DATA 11 bis DATA 13 ausgegeben, während das Signal X&sub4; zusammen mit dem Signal X&sub1; zum Bezugssignal-Generator 43 geführt wird, um auf die gleiche Weise wie in Fig. 3 verarbeitet zu werden. Ebenso wandelt der AD-Wandler 42 das Ausgangssignal Q des QAM- Gleichrichters 40 in 4-Bit-Digitalsignale Y&sub1; bis Y&sub4; als Reaktion auf Bezugsspannungen um, die ihm vom Bezugssignal-Generator 44 zugeführt werden. Die Signale Y&sub1; bis Y&sub3; werden als reproduzierte Daten DATA 21 bis DATA 23 ausgegeben, während das Signal Y&sub4; zusammen mit dem Signal Y&sub1; zum Rezugssignal-Generator 44 geführt wird.
Fig. 6 zeigt eine weitere Anwendung der Erfindung auf einen 64-QAM-Demodulator. In Fig. 6 sind die Blöcke 40, 42, 44 und 45 mit den gleiche Bezugszahlen aufweisenden Blöcken von Mol-%5 und die Blöcke 1a, 5a und 20a mit denen von Fig. 1 identisch. In Fig. 6 werden Festspannungen an den Anschlüssen REF1 und REF2 des AD-Wandlers 46 angelegt, während die Ausgänge des Bezugssignal-Generators 44 mit denen des AD-Wandlers 42 wie zuvor in der Schaltungsanordnung von Fig. 5 verbunden werden. Die mit einem Eingang des QAM-Detektors 40 verbundene automatische Verstärkungsregelungs-Schaltung 1a (AGC) gleicht nur die Pegeldifferenz zwischen den Ausgängen P und Q des Gleichrichters 40 aus. Vorteilhafte Merkmale einer solchen Schaltungsanordnung dürften aus dem Vergleich mit der zuvor genannten Veröffentlichung leicht ersichtlich sein.
Zusammenfassend dürfte ersichtlich sein, daß die Erfindung eine automatische Pegelsteuerungsschaltung schafft, die optimal die Bezugspegel von AD-Wandlern bei Eingangspegelschwankungen ohne Verwendung von Regelverstärkern regeln kann und somit einen einfachen Aufbau ermöglicht und die Einregelung erleichtert.

Claims

1. Automatische Pegelsteuerungsschaltung mit einem Analog- Digital-Wandler (AD-Wandler) (4) zur Diskriminierung eines Eingangssignals (IN) bezüglich mehrerer Bezugspegel, um ein digitales decodiertes Signal (X1, X2) und ein die Abweichung des Eingangssignals von einem Bezugspegel repräsentierendes digitales Fehlersignal (X3) zu erzeugen, wobei die Bezugspegel durch Teilen einer Bezugsspannung (REF1, REF2) erzeugt werden, sowie mit einem Bezugsspannungs-Generator (6; 6a) zum Bereitstellen der Bezugsspannungen für den AD-Wandler, dadurch gekennzeichnet, daß die Bezugsspannung auf ein Steuersignal (X4) reagiert, das aus der Korrelation zwischen dem decodierten Signal und dem digitalen Fehlersignal so abgeleitet wird, daß die mehreren Rezugspegel jeweils mit einem entsprechenden Eingangssignalpegel übereinstimmen.

2. Automatische Pegelsteuerungsschaltung nach Anspruch 1, wobei der Bezugsspannungs-Generator (6; 6a) zwei Bezugsspannungen für den AD-Wandler (4) bereitstellt und die Bezugspegel durch Teilen einer Differenz zwischen den beiden Bezugsspannungen (REF1, REF2) erzeugt werden.

3. Automatische Pegelsteuerungsschaltung nach Anspruch 1 oder 2, wobei der Bezugsspannungs-Generator (6) ein auf das digitale decodierte Signal und das digitale Fehlersignal reagierendes Exklusiv-ODER-Gatter (5), ein Tiefpaßfilter (8) zum Glätten des Ausgangssignals des Exklusiv-ODER-Gatters und einen auf das Ausgangssignal des Tiefpaßfilters zum Bereitstellen der Bezugsspannung reagierenden Polaritätswandler (9) aufweist.

4. Automatische Pegelsteuerungsschaltung nach Anspruch 1 oder 2, wobei der Bezugsspannungs-Generator (6) ein auf das digitale decodierte Signal und das digitale Fehlersignal reagierendes Exklusiv-ODER-Gatter (5), ein Tiefpaßfilter (8) zum Glätten des Ausgangssignals des Exklusiv-ODER-Gatters und einen auf das Ausgangssignal des Tiefpaßfilters zum Bereitstellen der Bezugsspannung reagierenden Verstärker (9a) aufweist.

5. Automatische Pegelsteuerungsschaltung nach einem der Ansprüche 1 bis 4 mit einem Detektor (40) zum Detektieren einer quadraturmodulierten Trägerwelle und zum Bereitstellen des Eingangssignals.

6. Automatische Pegelsteuerungsschaltung nach einem der Ansprüche 1 bis 5 mit Einrichtungen (10, 11, 15) zum Ändern des Eingangssignalpegels als Reaktion auf das digitale Fehlersignal.