DE3586450T2 - Kapazitive vorrichtung. - Google Patents

Kapazitive vorrichtung.

Info

Publication number
DE3586450T2
DE3586450T2 DE8585901669T DE3586450T DE3586450T2 DE 3586450 T2 DE3586450 T2 DE 3586450T2 DE 8585901669 T DE8585901669 T DE 8585901669T DE 3586450 T DE3586450 T DE 3586450T DE 3586450 T2 DE3586450 T2 DE 3586450T2
Authority
DE
Germany
Prior art keywords
layer
substrate
bonding
pad
chips
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE8585901669T
Other languages
English (en)
Other versions
DE3586450D1 (de
Inventor
Churchill Perkins
Herbert Stopper
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ENVIRONMENTAL RES INST
Original Assignee
ENVIRONMENTAL RES INST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ENVIRONMENTAL RES INST filed Critical ENVIRONMENTAL RES INST
Publication of DE3586450D1 publication Critical patent/DE3586450D1/de
Application granted granted Critical
Publication of DE3586450T2 publication Critical patent/DE3586450T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382Adaptable interconnections, e.g. for engineering changes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1517Multilayer substrate
    • H01L2924/15182Fan-in arrangement of the internal vias
    • H01L2924/15184Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

  • Die Erfindung und die hierin offenbarten Entdeckungen beziehen sich auf die Integration von Schaltungen auf Schichtträger-Ebene. Bei der kommerziellen Realisierung von Schichtträger-Bauelementen und darauf gefertigten kompletten Systemen, haben wir Wege entdeckt, durch die erhebliche Verbesserungen erzielt werden.
  • Heute dienen sogenannte "Chips" als Grundlage für viele fortschrittliche Computer und elektronische Geräte. Während jedoch die Größe des Chips von der ursprünglichen integrierten Schaltung zur hochintegrierten Schaltung und zur sehr hoch integrierten Schaltung gewachsen ist, sind diese Chips als Zwischenstufe bei der Herstellung von jeher schon auf Schichtträgern aufgebracht worden. Bei der Herstellung des Schichtträgers werden meistens viele Identische Schaltungen gefertigt, die in Matrizen angeordnet über die gesamte Oberfläche des Schichtträgers verteilt sind. Danach werden diese Schaltungen gestanzt, und die einzelnen Matrizen bilden dann das, was man als Chip bezeichnet. Der Grund für diese Stanz-Vorgehensweise liegt teilweise in der Erfahrung, daß nur einige wenige Schaltungen, die auf einem Schichtträger aufgebaut wurden, sich schließlich als gut erweisen. Wir sind der Meinung, daß bisher Nadellöcher und Staubpartikel eines der Hauptprobleme sind durch die fehlerhafte Schaltungen entstehen. Nadellöcher zerstören das feine Schaltungsmuster der Maske. Um die guten Schaltungen ausfindig machen zu können, werden die auf dem Schichtträger befindlichen Schaltungen geprüft, dann gestanzt, die einzelnen guten Chips aussortiert und dann verpackt. Oft werden die abschließenden Hochgeschwindigkeitstests erst durchgeführt, wenn sich das Chip in seiner Verpackung befindet.
  • Im Gegensatz zu diesem jetzigen neuesten Stand der Technik haben Anwender und andere an einer neuen Technologie gearbeitet, die als "wafer scale integration" (Integration von Schaltungen auf Schichtträger-Ebene) bezeichnet wird. Bei dieser Technologie wird der gesamte Schichtträger zu einem Systempaket gemacht, im Gegensatz zu einem Chippaket. Um diese Technologie verstehen zu können, bilden Gatter, Dioden, Widerstände und andere gut bekannte elektrische Elemente die Grundeinheiten einer Schaltung, und eine Schaltung wiederum ist ein Unterelement einer Matrize, und eine Matrize oder ein Chip bildet ein Unterelement eines Schichtträgers. In unserer Version eines monolithischen Schichtträgers besteht der Schichtträger aus einer Vielzahl von Schaltungen, die ein ganzes System oder eine Hauptkomponente eines solchen Systems bilden können. Dieses System ist sehr viel höher integriert als solche Systeme, die erstmals vor etwa einem Jahrzehnt auf einzelnen Chips hergestellt wurden. Im Laufe des letzten Jahrzehntes sind Chips mit integriertem Speicher, Befehlsprozessoren und einem Verbindungsbus zur Außenwelt hin hergestellt worden.
  • Durch den Einsatz vorhandener Integrationstechniken der sehr hohen Schaltungsintegration sowie bestimmter Integrationsverfahren auf Schichtträger-Ebene kann auf Stanzmethoden verzichtet werden. In der Vergangenheit haben wir auf Schichtträger-Ebene integrierte Komponenten gefertigt, wie dies geoffenbart wird in der am 16. Januar 1982 eingereichten und wieder aufgegebenen Anmeldung mit der U.S. Seriennummer 225581 und der unter dem Namen "Universal Interconnection Substrate", erfunden von Stopper et al, geführten Fortsetzung 445,156 vom 29. November 1982, die unter USA 4458297 genehmigt wurde. Bei diesem Stand der Technik liegt ein Vorteil darin, daß die elektrische Programmierung der Chip-Zwischenverbindungen möglich ist. Kurz zusammengefaßt bedeutet dies, daß keine speziellen Arbeiten oder Verdrahtungsschemen erforderlich sind um die auf einem bestimmten Schichtträger befindlichen zufälligen guten Chips zu verbinden. Es handelt sich hierbei um eine Hybridtechnik.
  • Im Gegensatz dazu hatte das bei Trilogy arbeitende Personal, in Verfolgung des Endzielkonzeptes einen vollständigen Rechner auf einem einzigen Chip oder auf einem Schichtträger zu bauen, ECL-Schaltungen gefertigt. Seitens dieser Firma wurde erwartet, daß bereits 1984 das Stadium erreicht werden würde, wo diese Komponenten in Gehäuse verpackt werden könnten; die Vorgehensweise bei der Firma Trilogy unterscheidet sich von unserer. Trilogy hat bekannt gegeben, daß sie erhebliche technische Probleme erfahren haben und nicht in der Lage gewesen sind, ihre Technologie unter Beweis zu stellen.
  • Trilogy hat die Absicht, ihre Schichtträger so zu stanzen, daß Chips mit der Größe 1 bis 2 Zoll im Quadrat (1 Zoll entspricht etwa 2,5 cm) entstehen; diese sollen dann in hermetisch versiegelte, wassergekühlte Module verpackt werden. Wir sind informiert worden, daß Trilogy sich für Schichtträger mit Kontaktwarze und Flächenverbundfolie entschieden hat. Die Flächenverbundfolie kontaktiert das Schichtträgerbindungsfeld in eine Nadelrastermatrix, wobei nur die Signalleitungen an der Folie anliegen. Die Stromversorgung und die Erdleitung liegen auf einem separaten Verteilungsnetz, das über einen Bus das Schichtträgermodul verläßt. Die Firma Trilogy hat dabei ECL-Schaltungen verwendet, die in Wärme umsetzen. Um dieses Problem zu überwinden, sollen die Trilogy-Schichtträger plangemäß über Matrizen auf ein Molybdänsubstrat, mit einer dicken Lötschicht zur Spannungsaufnahme, befestigt werden. Von diesem Molybdänsubstrat war bekannt, daß es einen günstigen Ausdehnungskoeffizienten aufweist. Die hintere Seite des Substrates sollte dann wassergekühlt werden. Der Grund weshalb Trilogy nicht in der Lage war, dieses Produkt auf den Markt zu bringen, ist unbekannt.
  • Von IBM gibt es heute ein als Wärmeleitungsmodul bekanntes handelsübliches Produkt, welches als Verpackung für Speicher und andere elektronische Vorrichtungen eingesetzt wird. Nach unseren Informationen wird das handelsübliche Modul unter dem Namen TCM XX-33 geführt. Das Modul wird für handelsübliche Anwendungen eingesetzt und ist erheblich komplizierter als Vorrichtungen gemäß dem Stand der Technik, wird aber in der Electronics Ausgabe vom 16. Juni 1982 beschrieben. Bei Systemen in denen diese Vorrichtung zum Einsatz gebracht wird, wird ein im Vergleich zu konkurrierenden Systemen besseres Kostenleistungsverhältnis erreicht.
  • ZUSAMMENFASSENDE BESCHREIBUNG DER ERFINDUNG
  • Die Erfindung bezieht sich auf eine kapazitive Vorrichtung gemäß Anspruch 1 und ist für unsere Technologie, bei der vorzugsweise Chip- oder IC-Verbindungen elektrisch programmiert werden, anwendbar. In der Anwendung gemäß dem Stand der Technik haben wir die Verwendung von amorphen Calcoginiden geoffenbart, die zwei-wege programmierbare Verschmelzung. In der Electronics Ausgabe vom 22. September 1983 wird berichtet, daß bei unseren weiteren experimentellen Arbeiten eine amorphe "Antiverschmelzung" eingesetzt wird, wobei mit dieser Technologie amorphes Silizium verwendet wird. Dabei dient in unserem Schichtträger das amorphe bzw. nichtkristalline Silizium als isolierende Sandwichschicht zwischen zwei Metallschichten. Wie in der Anwendung gemäß dem Stand der Technik, werden eine oder mehrere Schichten metallener Leitungen in einer netzförmigen Matrix rechtwinkelig zueinander oder orthogonal zu den Leitungen einer anderen Schicht niedergelegt, damit wir einen programmierbaren Durchgang bilden können um sich kreuzende Leitungen zu binden.
  • Durch diese Bindung wird eine verschmelzende Zwischenbindung zwischen den beiden Leitern bewirkt um zwei Leitungen einer netzförmigen Matrix zu binden und um uns die Möglichkeit zu geben, Chips miteinander zu binden.
  • Die Anwendung "Universal Interconnection Substrate", gemäß dem Stand der Technik, hat Eigenschaften, durch die ihre Anwendungsmöglichkeiten einschränkt wurden; die vorliegende Anwendung zielt dagegen darauf hinaus, ein elektrisch programmierbares Silizium-Bindungssubstrat zur Verfügung zu stellen, welches nicht nur für ECL- sondern auch für TTL- und/oder C-MOS- oder andere Logik-Anwendungen konfiguriert werden kann, so daß, wenn eine Hybridtechnologie eingesetzt werden soll, die endgültige Chip-Matrix auch dann ein gesamtes System bilden kann, wenn auf der jeweiligen Trägerschicht verschiedene Chip-Technologien eingesetzt werden. Ferner haben wir viele Probleme überwunden und stellen die Schichtträger aus 100 mm Schichtträgern her. Bei einem Hybridsystem wird jedes Chip mit Epoxid und Aluminiumkeil- oder -drahtbindemittel befestigt. Das ganze Substratsystem wird in eine Kernbaugruppe oder ein Modul eingesetzt, durch das nicht nur eine Luftkühlung der Einheiten gewährleistet wird sondern auch eine Flüssigfreon- oder Flüssigstickstoffkühlung eingesetzt werden kann.
  • Die Entdeckungen, die wir gemacht haben um ein vielseitig anwendbares auf Schichtträger-Ebene integriertes System zu erzielen, können im Zusammenhang mit der Anwendung gemäß dem Stand der Technik, U.S. Seriennummer 445,156, auf die vorher Bezug genommen wurde und die hierin durch Bezugnahme vollständig eingegliedert ist, eingesetzt werden. Durch die Entdeckungen, die wir gemacht haben, ergibt sich u. a., daß wir jetzt elektronische Komponenten herstellen können, die im Vergleich zur früheren Technologie schneller, kleiner, energetisch wirtschaftlicher und zuverlässiger sind. Durch diese Vorteile der Vorrichtung ist es möglich, TTL- Schaltungen sowie ECL- und/oder C-MOS-Logik einzusetzen, ohne daß dabei die integrierten Schaltungen selbst signifikanten Einschränkungen in Bezug auf Stiftanschließbarkeit unterliegen. Das geoffenbarte Schichtträgersystem kann 100 mm betragen und kann bei niedrigen Temperaturen eingesetzt werden, wodurch C-MOS schneller arbeitet. C-MOS- Hochleistungsvorrichtungen können bipolare Geschwindigkeiten erreichen. Für die Zukunft wird erwartet, daß C-MOS-Vorrichtungen bipolare Geschwindigkeiten übersteigen werden, und unsere Vorrichtung ermöglicht den Einsatz von C-MOS, so daß maximale Gatterzählungen möglich sind. Durch den Einsatz feldprogrammierbarer Bindungssubstrate ist keine Verweilzeit erforderlich; viele bei der gegenwärtigen Technologie notwendigen Maskierungsschritte sind überflüssig, und ein Großteil des hohen beim Trilogy-Verfahren erforderlichen Kapitaleinsatzes für die Integration auf Schichtträger-Ebene wird nicht benötigt. Durch unsere Verbesserungen sind beliebige Wärmesümpfe, wie Kühlflüssigkeit, als Umgebung einsetzbar, so daß mit dem Schichtträgersystem sowohl Luft als auch direkte Flüssigkeitseintauchverfahren zur Kühlung eingesetzt werden können. Viele technische Verbesserungen, für die es keine vorhergehenden Techniken gab, sind gemacht worden. Die technischen Verbesserungen werden in der ausführlichen Beschreibung der Erfindung erläutert.
  • Fig. 1 stellt eine auf Schichtträger-Ebene integrierte Vorrichtung dar, deren Schichten in den folgenden Figuren dargestellt werden.
  • Fig. 2 ist eine Draufsicht auf den Schichtbereich des Schichtträgers in Fig. 1, mit Lötaugenleiterzügen.
  • Fig. 3 ist eine Draufsicht auf den Schichtbereich des Schichtträgers in Fig. 1, mit Netzleiterzügen.
  • Fig. 4 zeigt den Schichtbereich des Schichtträgers in Fig. 1 für die Stromversorgung, in einer alternativen Ausführungsform.
  • Fig. 5 ist eine ausführlichere Darstellung einer Zelle (2 in Fig. 1)
  • Fig. 6 zeigt eine Schicht der Zelle in Fig. 5 mit einer ausführlichen Darstellung des Bindungsfeldes.
  • Fig. 7 zeigt weitere Einzelheiten aus Fig. 5.
  • Fig. 8 zeigt einen Querschnitt der Fig. 5 durch eine Überkreuzung zwischen einem Lötaugenleiterzug und einem Netzleiterzug.
  • Fig. 9 ist ein Schemabild einer Zwischenbindung zwischen Lötaugen.
  • Fig. 10 ist eine Detailwiedergabe des Signalleitungs- Kopplungsbereiches.
  • Fig. 11 zeigt eine mikroskopische Ansicht wie Fig. 10, mit Gehäusekante und Alternativverbund.
  • Fig. 12 zeigt eine Ansicht wie Fig. 11 mit Primärverbund.
  • Fig. 13 zeigt eine Ecke des Gehäuses und des Schichtträgers.
  • Fig. 14 zeigt eine vergrößerte Ansicht des oberen Bereiches der Fig. 13.
  • Fig. 15 zeigt eine schematische Querschnittsdarstellung eines Schichtträgers mit einzelnen Matrizen, die mit einer Hybrid-Matrize verbunden sind und somit ein System bilden.
  • Fig. 16 zeigt den bevorzugten Schichtträger im Querschnitt mit hybridverbundener Schichtung.
  • Fig. 17 zeigt den alternativen und bevorzugten Schichtträger im Querschnitt mit hybridverbundener Schichtung, mit einer Umkehr von SiO2 und AF, was der bevorzugten Anordnung entspricht.
  • Fig. 18 zeigt einen Querschnitt der hybridverbundenen Schichtträger-Schichtung bevor M5 aufgetragen wurde, und mit dem Querschnitt einer Antiverschmelzungspore.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUS FÜHRUNGSFORMEN UND HERSTELLUNGSVERFAHREN DES SCHICHTTRÄGERSYSTEMS
  • Bei der Fig. 1 - wie auch bei der Anwendung nach dem Stand der Technik, U.S. Patentanmeldung 445156, nun U.S.- Patent 4,458,297 vom 3. Juli 1984, wobei es um eine Fortführung von 225,581 geht - handelt es sich um eine Draufsicht auf einen Schichtträger 1, aus der hervorgeht, wie die vorhandene Fläche in Innenzellen 3, Außenzellen 13, Kopplungsbereiche 74 für Logikleitungen und Kopplungsbereiche 71 für Stromversorgungsleitungen aufgeteilt werden kann.
  • Fig. 2 zeigt waagerechte Lötaugenleiterzüge 6 und senkrechte Lötaugenleiterzüge 7, die eine Anzahl von Zellen so kreuzen, daß jedes Lötauge mit seinen eigenen Lötaugenleiterzügen verbunden werden kann. Außenzellen werden entweder durch waagerechte oder senkrechte Lötaugenleiterzüge gekreuzt. Innenzellen werden sowohl durch waagerechte als auch senkrechte Lötaugenleiterzüge gekreuzt. Diese Leiterzüge können unter (oder über) den Zellen und/oder zwischen einzelnen Matrizen verlaufen.
  • Fig. 3 zeigt waagerechte Netzleiterzüge 9 und senkrechte Netzleiterzüge 10, die sämtliche Zellen so kreuzen, daß jeder waagerechte Lötaugenleiterzug 6 von jedem senkrechten Netzleiterzug 10, und jeder senkrechte Lötaugenleiterzug 7 von jedem waagerechten Netzleiterzug 9 gekreuzt wird. Jeder waagerechte Netzleiterzug 9 ist dauerhaft mit genau einem senkrechten Netzleiterzug 10 und mit genau einem Kontaktlötauge 27 in einem der Kopplungsbereiche 74 verbunden. Somit kreuzen alle Lötaugenleiterzüge sämtliche Netze, und auf alle Netze kann extern zugegriffen werden.
  • Fig. 4 zeigt ein Stromversorgungsrastersystem 11, welches im Zusammenhang mit den Lötaugen- und Netzleiterzügen verwendet werden kann. Im Nachfolgenden werden wir die von uns eingeführten Verbesserungen des dem Stand der Technik entsprechenden Systems, welches ein Zweischienen-Stromverteilungssystem vorsieht, beschreiben. Bei einem Schienensystem wird jede Zelle von beiden Schienen dreimal gekreuzt, sowohl in waagerechter als auch in senkrechter Richtung. Die Stromversorgungsschienen sind in jedem Stromversorgungskopplungsbereich 5 mit einem Paar Kontaktanschlußflächen 12 verbunden. Fig. 5 zeigt eine Innenzelle mit einigen zusätzlichen Einzelheiten. Das Stromraster 11, die Lötaugenleiterzüge 8, die Lötaugenleiterzüge 6 und 7 sowie die Netzleiterzüge 9 und 10 teilen sich die vorhandene Fläche, so daß eine Bindung und Stromversorgung und Metallebenen bereitgestellt sind.
  • Fig. 6 zeigt, daß eine Zelle Haupt- 14 und Hilfsbindungsfelder 15 beinhaltet. Nur die Hauptbindungsfelder steuern ihre eigenen Lötaugenleiterzüge, wie dies in Fig. 2 gezeigt wird. Ein Hilfsbindungsfeld ist mit dem nächsten benachbarten Hauptbindungsfeld verbunden.
  • Fig. 7 zeigt eine Einzelheit, wie sie in Fig. 5 vorgefunden werden könnte. Bei den schmalen Leiterzügen handelt es sich um Lötaugenleiterzüge 6 und 7, während es sich bei den breiten Leiterzügen um Netzleiterzüge 9 und 10 handelt. Überkreuzungen zwischen Lötaugenleiterzügen sind isoliert. Überkreuzungen zwischen Netzleiterzügen sind im Allgemeinen auch isoliert, außer daß jeder waagerechte Netzleiterzug an einer Stelle durch ein Durchgangsloch 16 an einen senkrechten Netzleiterzug geht. Jede Überkreuzung zwischen einem Lötaugen- und einem Netzleiterzug hat ein Durchgangsloch 17, welches durch den zwischen den Metallschichten befindlichen Isolator geschnitten ist; ferner ist zwischen jede dieser Überkreuzungen ein Lötauge oder eine Schicht aus amorphem Halbleitermaterial 18 angeordnet.
  • Fig. 8 zeigt einen Querschnitt durch eine Überkreuzung zwischen einem Lötaugen- und einem Netzleiterzug. Metall der unteren Ebene 19 ist meistens von dem Metall der oberen Ebene 20 durch Isoliermaterial 21 getrennt, außer im Bereich des Durchgangsloches innerhalb der Isolierung; dort sind die Metalle durch das amorphe Halbleitermaterial 22 voneinander getrennt.
  • Fig. 9 zeigt wie die gewünschte Bindung zwischen drei Lötaugen dadurch erreicht wird, daß zwei orthogonale Netzleiterzüge 9 und 10, die dauerhaft miteinander über das Durchgangsloch 23 verbunden sind, gewählt werden, und die steuerbaren Koppelpunkte 28 zwischen den jeweiligen Lötaugenleiterzügen 6 und 7 und dem gewählten Netz gezündet werden.
  • Aus dem Obigen ist ersichtlich, daß die Zeichnungen 1-9 die teilweise der Anwendung gemäß dem Stand der Technik, U.S. Seriennummer 225581, eingereicht am 16. Januar 1981, entnommen wurden - ein Substrat 1 offenbaren, das für sich selbst entweder aus leitendem oder nicht-leitendem Material gefertigt sein kann. Dieses Substrat trägt zwei Ebenen oder Schichten aus gemustertem Metall 19, 20, wodurch zwei prinzipielle Bindungsebenen zur Verfügung gestellt werden. Zwischen die Metallschichten wird eine Isolierschicht 21 eingefügt, und auch zwischen der unteren Metallschicht und dem Substrat, wenn letzteres leitend ist. Bindungen zwischen den Metallschichten oder zwischen der Metallschicht und dem Substrat können über die Durchgangslöcher in der Isolierschicht bzw. der Isolierschichten hergestellt werden. Die Lötaugen- und Netzleiterzüge dieser Anwendung gemäß dem Stand der Technik werden auch in unserem verbesserten System verwendet, und es sind erhebliche Verbesserungen vorgenommen worden, die im Nachfolgenden beschrieben werden.
  • Die für ein Hybridsystem durch das Substrat zur Verfügung gestellte Nutzfläche wird in spezielle Bereiche aufgeteilt, die für die Innenzellen, Außenzellen, Kopplungsbereiche für Signalleitungen und Kopplungsbereiche für die Stromversorgung verwendet werden. In einer bevorzugten Ausführungsform kann es sich bei dem Substrat um eine Scheibe mit Durchmesser 100 mm handeln, die Zellen können aus quadratischen Flächen bestehen, die Signalleitungskopplungsbereiche können entlang der Schichtträgerränder angeordnet sein, und die Stromversorgungskopplungsbereiche können sich in den "Ecken" befinden.
  • Die Zellen sind dafür da, die integrierten Schaltungschips auf zunehmen und um die Bindungsfelder für die Signalbindungen zwischen den Chips und dem Substrat bereitzustellen.
  • Fig. 1 zeigt den Schichtträger mit seiner Frontseite nach oben. Ausgehend von unseren Beschreibungen zur Anwendung gemäß dem Stand der Technik, die auch in Bindung mit unseren neuen Entdeckungen und Verbesserungen herangezogen werden können, wird es nun möglich sein, eine ausführliche Beschreibung unserer neuen Entdeckungen zu geben.
  • Wie aus der Fig. 1 ersichtlich, hat jeder Schichtträger einen Anschlußrand 1. Dieser Randstrukturbereich 74 wird teilweise in der Fig. 10 vergrößert dargestellt und auch in ausführlicher Form in den Fig. 11 und 14. Fig. 10 zeigt den konstruktiven Aufbau des in Fig. 1 dargestellten Randes, wobei es sich bei 61 um ein primäres Bindungsfeld und bei 62 um ein sekundäres Bindungsfeld handelt, welches als alternatives Bindungsfeld verwendet wird, falls mit der vorgesehenen Netzleiterzug-Bindung 7 oder 8 am primären Bindungsfeld etwas schief geht und ein externes Signal an dem bestimmten Punkt des Gehäuses erforderlich ist. Wir haben ferner zwei Testpunkte 63 und 64 im Schichtträger-Anschlußrand vorgesehen, durch die bestimmt werden kann, wie eine Antiverschmelzung programmiert wird. Die Randfläche dient als Testpunkte, durch die die Qualität des Schichtträgers geprüft wird, bevor nach der Fertigung fortgefahren wird. Die Prüf- oder Bindungspunkte 65 und 66 dienen als weitere Prüfpunkte, durch die die Kontinuität der Netzleiterzug-Segmente 7 oder 8 geprüft werden kann; durch diese Punkte erhält man Zugriff auf ein bestimmtes Ende, zum Beispiel auf das primäre Bindungsfeld 61, und man kann prüfen, ob der jeweilige Punkt mit einem anderen Testpunkt 65 auf der anderen Seite des Schichtträgers verbunden werden kann. Durch die Überprüfung dieser beiden Punkte können wir feststellen, ob das Leiterzug-Segment 7 oder 8, welches sich von Lötauge 61 auf der einen Seite zum Prüflötauge 65 auf der anderen Seite erstreckt, tatsächlich fehlerlos verbunden ist. Die Fig. 11 und 14 zeigen Bindungen zwischen verschiedenen Punkten am Rande des Schichtträgers und dem Gehäuse. In Fig. 13 ist eine Ecke zu sehen, die ein Masse-Bindungsfeld 49 zur Masse-Ebene und ein Spannungs-Verbindungsfeld 34 aufweist, die beide eine Vielzahl von Spannungs- und Masse-Bindungsleitungen 130 und 131 verwenden. Fig. 12 zeigt eine Anzahl von Signal- Verbindungsleitungen die von den primären Lötaugen aus direkt zur Kreuz-Verbindungsstelle 36 am Gehäuse hinübergehen. Fig. 11 zeigt auch einen alternativen Verbindungsdraht 134, der ein sekundäres Lötauge 67 mit der entsprechenden Position 36 am Gehäuse verbindet. Diese Verbindung wird dann verwendet, wenn mit dem Netzleiterzug 7 des jeweiligen primären Verbindungslötauges Probleme entstehen. Wir können dann zu einer alternativen Leitung übergehen und einen benachbarten überschüssigen Netzleiterzug 37 verwenden.
  • Fig. 14 zeigt wie Mehrfachverbindungen vom Massepunkt (wie der Spannungsverbindungspunkt) am Rand 74 aus hergestellt werden müssen: vom Stromversorgungspunkt 99 am Rand an den Spannungsbereich 34 des Gehäuses. In ähnlicher Weise würden die Mehrfachverbindungen von einer ähnlichen Massepunktverbindung am Rand zum Massepunkt 49 der gemusterten Oberfläche des Schichtträgers hergestellt werden, welcher dann mit der Masse der externen Bindungen verbunden wird.
  • Fig. 15 ist eine einzelne Zeichnung, in der die bevorzugte Schichtträger-Ausführung dargestellt wird.
  • Die Einzelheiten der Fig. 15 sind für jene Personen verständlich, die mit dieser Technik vertraut sind und die wissen, daß es sich bei einem Schichtträger meistens um einen sehr dünnen Zylinder aus Silizium handelt auf dem Matrizen aufgetragen werden. Fig. 15 stellt einen Querschnitt jenes Silizium-Schichtträgers und anderer von uns verwendeter Teile dar, die wir beschreiben werden.
  • Im Antrag U.S. Seriennummer 225581, fortgesetzt als U.S. Seriennummer 445156, die hierin durch Bezugnahme beinhaltet ist, wurde ein Schichtträger-Substrat für integrierte Schaltungen geoffenbart, wobei dieses Substrat selbst entweder aus leitendem oder nicht-leitendem Material gefertigt sein kann. Dieses Substrat steht in Bezug mit dem grundsätzlichen monolithischen Schichtträger. Dieses Substrat trägt zwei Ebenen oder Schichten aus gemustertem Metall, wodurch zwei Bindungsebenen bereitgestellt sind. Dieses gemusterte Metall wird im Sinne dieser Anwendung als Bindungssystem betrachtet. In der Anwendung gemäß dem Stand der Technik, wie dies nun von jener Anwendung her bekannt geworden ist, können die Metallschichten Bindungen aufweisen, die aus amorphem Halbleitermaterial bestehen. Wie dort beschrieben wird, geschieht dies über einen amorphen Durchgang. Bindungen zwischen den Metallschichten unter sich oder zwischen den Metallschichten und dem Substrat können über Durchgangslöcher in der Isolierschicht zwischen den Metallen bzw. den Schichten hergestellt werden. In dieser Anwendung gemäß dem Stand der Technik und auch in der hier beschriebenen Ausführungsform wird die Fläche des Schichtträgers in spezielle Bereiche unterteilt, die als Zellen bezeichnet werden, und es werden Signalkopplungsbereiche und Stromversorgungs-Kopplungsbereiche bereitgestellt. In der Anwendung nach dem Stand der Technik wurde geoffenbart, daß die Zellen dafür vorgesehen sind, integrierte Schaltungschips aufzunehmen in einem Hybridsystem aus Chips und Metallschichten, wobei durch die Zwischenverbindungen Signalverbindungen zwischen den auf der Oberfläche befindlichen Chips bereitgestellt werden.
  • Im Gegensatz zu der Anwendung nach dem Stand der Technik wird bei dieser Ausführungsform ein anderes Substrat eingesetzt. Das bevorzugte Substrat ist durch einen Silizium- Schichtträger 201 ersetzt worden (entsprechend 10) mit darauf integrierten aktiven Matrizen, die voneinander isoliert sind und die jeder für sich Bindungspunkte 202 aufweisen, die normalerweise, bei Prüfvorgängen und zu Bindungszwecken beim Verpacken verwendet werden. Am Schichtträger 201 und auf der oberen matrizen-tragenden Fläche ist eine dünne Klebeschicht aus Polyamidharz-Isolierung 204. Während des Fertigungsvorganges des monolithischen Schichtträgers wird dieses Harz ausgehärtet und dann geätzt, so daß Löcher durch die Oberfläche des Schichtträgers hindurch an die Matrizen-Kontaktflächen 202 hergestellt werden, so daß diese vorübergehend bedeckt sind. Die Hauptfunktion des Harzes liegt darin, die Oberfläche des Schichtträgers zu glätten, was für die weitere Verarbeitung wichtig ist und die Stufenabdeckung begünstigt.
  • Danach wird bei der Fertigung des monolithischen Schichtträgers ein dünnes Filmbindungssystem 203 auf die Isolierschicht 204 aufgetragen, wobei dieses unter Bezugnahme auf das Zwischenbindungssystem gemäß dem Stand der Technik als ein bevorzugtes Beispiel miteinbezogen wird.
  • Das Zwischenbindungssystem 203 hat seine eigenen Kontaktflächen als Bestandteil darin. An den oberen Flächen befinden sich Bindungs-Kontaktbereiche 205, die sich für Drahtbindungen eignen. Es stehen Prüfbereiche 206 zur Verfügung, die sich für den Einsatz von Prüfmessungen mit einem Prüfgerät 215 eignen, und es stehen Kopplungs-Bindungsbereiche 207 zur Verfügung, die sich dafür eignen das Zwischenbindungssystem mit den darunterliegenden Matrizen an der Matrizenkontaktfläche 202 zu binden. Während allgemein gesagt werden kann, daß jede Kontaktfläche mit jeder anderen Kontaktfläche verbunden werden kann, besteht eine spezielle direkte Bindung 208 zwischen den Sondenkontaktflächen 206 und den Kopplungs-Kontaktflächen 207, wobei das Ziel darin liegt einen direkten Prüfzugriff auf den vergrabenen Kontaktbereich 207 und die gekoppelte Matrizenkontaktfläche 202 zur Verfügung zu stellen.
  • Es sollte an dieser Stelle zur Kenntnis genommen werden, daß es sich bei Schichtträgern mit darauf gebildeten isolierten Matrizen um gewöhnliche Verfahren im Zwischenprozeß bei der Herstellung von Schaltungen handelt. Der Schichtträger der bevorzugten Ausführungsform ist wie diese Schichtträger gefertigt. Das Zwischenbindungssystem welches hier beschrieben wurde, ist in der Art und Weise programmierbar, wie dies durch die Lehre der vorhergenannten Anwendung gemäß dem Stand der Technik allgemein beschrieben wird, so daß eine Zwischenbindung zu Signalzwecken für beliebige oder alle Matrizen auf dem Schichtträger, die vorher isoliert waren, erreicht werden kann. Die darunterliegende Matrize kann aus einer Mehrzahl von 64K- oder 256KRAM Matrizen bestehen, und diese können zu einem Massenspeicher vereinigt werden.
  • Diese können zu einem vollständigen System vereinigt werden, welches Befehlsprozessoren, I/O-Schnittstellen und viele andere Chips, die für den Aufbau eines vollständigen Systems erforderlich sind, beinhaltet. Die Matrizen können durch Austauschmatrizen ersetzt werden, falls sie fehlerhaft oder unerwünscht sind. Die zusätzlichen Chips können eingesetzt werden um das System zu vervollständigen, oder die Klebematrizen-Hybridchips 207 mit den gewünschten Schaltungen können durch Klebebindungen über die auf dem Schichtträger befindlichen Matrizen aufgebracht werden, wo sie auf die Oberfläche des Zwischenbindungssystems 203 plaziert werden. Danach wird eine Drahtbindung zu ausgewählten Bindungsstellen hergestellt, wie zum Beispiel von einer Stelle auf dem Chip 209 zu einem oberen Bindungs-Kontaktpunkt 205. Auf ähnliche Weise kann ein oberer Bindungs-Kontaktpunkt 205 dazu dienen, eine externe Drahtbindung 212 an eine Leiterkarte 210, aber vorzugsweise an ein Gehäuse 20, zu binden. Schichtbindungen 213 können zwischen den oberen Bindungsfeldern 205 des Schichtträgers hergestellt werden. Alle Zwischenbindungen des Systems machen aus dem Schichtträger einen wirklichen monolithischen Schichtträger, und wenn zusätzliche Chips oder Ersatz-Chips auf die Oberfläche des Schichtträgers gebunden werden, betrachten wir dies als ein Hybrid-Monolith-Schichtträgersystem.
  • Als Übersicht über das System wird auf Fig. 1 hingewiesen, in der ein komplett gepacktes System schematisch dargestellt wird. Darin wird eine Leiterkarte verwendet um einen Schichtträger zu stützen und mit der Außenwelt zu verbinden. Wir bevorzugen den Einsatz eines Gehäuses zwischen der Trägerschicht und einer Leiterkarte 30. Die Funktionen und Einzelheiten davon werden in einem parallel am gleichen Datum angemeldeten Patent geoffenbart, und es wird hiermit auf die entsprechende Anwendung unter dem Namen "Wafer Scale Package System and Header and Method of manufacture thereof", von Herbert Stopper und Cornelius C. Perkins Bezug genommen. Jene Anwendung ist somit in ihrer Ganzheit hierin aufgenommen.
  • Die Leiterkarte 30 bildet den größten Teil des Systems. Als Zwischenverbindung zwischen der Leiterkarte 30 und dem monolithischen Schichtträger 10 dient ein Gehäuse. Das Gehäuse verbindet die externen Leiterkartenleitungen 120 mit den Schichtträgerleitungen 61. Die Trägerschicht beinhaltet eine Mehrzahl Matrizen mit sehr hochintegrierten Schaltungen, die gemäß dem Stand der Technik gefertigt werden. Diese Matrizen werden als 256 KRAM Chips dargestellt und können mittels Standardverfahren auf einem einzelnen Schichtträger gefertigt werden. Die netzartige Verbindungsmatrix von der Art, die bereits in der vorhergehenden Anwendung U.S. Seriennummer 445156 allgemein beschrieben wurde, wird eingesetzt um alle guten Matrizen 6 untereinander zu verbinden, und auch um sie mit den separaten Prozessor-Chips 11 zu verbinden, die auf dem verbundenen Schichtträger senkrecht gestapelt sind, wodurch ein vollständiges System zur Verfügung gestellt wird. In einer alternativen bevorzugten Ausführungsform kann die Zwischenverbindungs-Matrix einzeln gefertigt werden, und alle erforderlichen Schaltungen wie etwa Chips 11 können danach auf dem Schichtträger zu einem kompletten System aufgebracht werden.
  • Die senkrecht gestapelten Chips dieses Systems sind als Chips 11 dargestellt, wobei es sich um Prozessor-Chips, Eingabe-/Ausgabe-Chips, Speicher-Chips und verschiedene Variationen davon handeln kann, je nach den jeweiligen Erfordernissen des Systems. Die Variationen dieses Themas sollen hier nicht weiter im Einzelnen erläutert werden, sie liegen alle jedoch im breiteren Rahmen unserer Entdeckungen, weil unsere Entdeckungen es dem Konstrukteur möglich machen, die einzelnen Merkmale des von ihm gewünschten Systems zu wählen und dieses System dann leicht zu realisieren, indem er den Schichtträger wählt, der nach dem hierin beschriebenen Verfahren gefertigt worden ist. Unabhängig davon ob es sich um eine integrierte Matrize 6 oder eine Hybridmatrize 11 handelt, ist der monolithische Schichtträger durch eine netzartige Matrix von Lötaugenleiterzügen 7 und Netzleiterzügen 8, die sich in der Größenordnung von 10 Mikrometer Breite und 10 Mikrometer Dicke bewegen, integriert. Diese Leiterzüge kreuzen den Schichtträger zwischen Matrize 6 und/oder unter der Matrize, wie etwa 11, und ermöglichen über den größten Teil der Gesamtbreite des Schichtträgers an den programmierbaren Kreuzungspunkten Zwischenverbindungen zu einem Lötaugenleiterzug innerhalb jenem Leiterzug. Diese sollen hier ausführlicher beschrieben werden insbesondere in Bezug auf den programmierbaren Kreuzpunkt. Als Bindungspunkte der Chips haben wir Sockel vorgesehen; wichtige Eigenschaften dieser Sockel werden hier erstmalig geoffenbart. Die Matrizen selbst sind mit der netzartigen Matrix verbunden, und die Bindungssockel ermöglichen die zuverlässige Zwischenbindung zusätzlicher Chips in der Hybridtechnik, und zwar dadurch, daß die Zuleitungsleitungen an geeigneten Stellen an den Sockeln des monolithischen Schichtträgers und an geeigneten Stellen am Gehäuse 20 verbunden werden. Der monolithische Schichtträger muß keine Hybrid-Chips aufweisen. Dieser Sachverhalt bringt bei der Zusammenstellung des Systems eine zusätzliche Leistungsfähigkeit und Flexibilität mit sich. Zum Beispiel kann der Einsatz eines 60 Chip, 256 KRAM auf dem Schichtträger dazu verwendet werden, einen schnellen Speicher im Megabyte Bereich zu schaffen. Um eine Verbindung zwischen allen Netzleiterzügen und Lötaugenleiterzügen mit dem Gehäuse zu schaffen, wird außen um den ganzen Schichtträger herum ein Rahmen 74 bereitgestellt. Auf diesem Rahmen befinden sich Primärbindungspunkte 61, Sekundärbindungspunkte 62, Testpunkte 63 und 64 und Abtastpunkte 64, 65. Es stehen auch ein Paar Prüflötaugen 63 und 64 und ein Satz externe Leitungsverbindungs-Prüflötaugen zur Verfügung. Letztere haben die Aufgabe eine Oberflächenverbindung zum Gehäuse herzustellen. Zusätzlich dazu befinden sich am Umfang des Schichtträgers Erdungspunkte 98 und Spannungsebenenpunkte 99, die in den "Ecken" des Schichtträgers angeordnet sind.
  • Als erhebliche Verbesserung des Schichtträgers gemäß dem Stand der Technik, haben wir einzelne Entdeckungen angewandt und miteinander kombiniert. Wir haben einen schichtträgerbreiten dielektrischen Kondensator verwendet, der mit einer Verfahrensweise hergestellt wurde, die eine kontinuierliche Reproduzierbarkeit auf einem 100 mm Schichtträger ermöglicht ohne daß Kurzschlüsse entstehen. Die Fertigungsstruktur wird in Bezug auf den Schichtträger in dieser Anwendung beschrieben. In unserer bevorzugten Ausführungsform wird ein 100 mm Silizium-Kondensator eingesetzt. Die gleichmäßige und reproduzierbare Herstellung einer solchen kurzschlußfreien Vorrichtung bedurfte der Entdeckung einer Vorgehensweise zur Herstellung von kurzschlußfreien Schichtträgern dieser Größe. Bei der Herstellung von Schichtträgern ist das Problem der Nadellöcher schon immer ein verwirrendes Problem gewesen. In einem Kondensator werden zwei Leiter durch ein Dielektrikum voneinander getrennt. Befindet sich im Dielektrikum ein Loch, entsteht ein Kurzschluß und der Kondensator wird zerstört. Manchmal sind die Kurzschlüsse nicht ohne weiteres erkennbar, jedoch im Laufe der Zeit bricht der Kurzschluß durch. Bei der Herstellung eines monolithischen Schichtträgers stellen wir einen Kondensator bereit, der zwischen der Blecherdung und den Stromzufuhrebenen eingesetzt wird. Schon allein hierbei handelt es sich um eine wichtige Entwicklung, durch die es uns ermöglicht wurde, eine vielseitige Zwischenverbindungsmatrix herzustellen, die die Anwendung von ECL-, TTL- C-MOS- und ähnlicher Schaltungstechnologien ermöglicht. Durch den Einsatz des schichtträger-breiten Kondensators zwischen Erde und der Stromzufuhrebene können Erdungs- und Stromzufuhrebenen verwendet werden, bei denen es sich um Blechebenen handelt. Dadurch werden Leistungsstöße über den Schichtträger auf ein Minimum beschränkt. Um jedoch die Möglichkeit zu schaffen, daß Drahtbindungen irgendwo über dem oberen Leiter des Kondensators angebracht werden können, muß die gesamte Fläche des Bindungsbereiches so ausgelegt sein, daß eine Bindung tragen kann ohne daß dabei die kapazitive Schicht zwischen Erde und Stromversorgung durchbrochen wird. Wir haben dies durch den Einsatz des hier beschriebenen Kondensators erreicht. Wir haben die Möglichkeit geschaffen, daß Sockel erfolgreich durch die Durchgangslöcher im oberen Leiter aufgebaut werden können und durch das Dielektrikum wie hier beschrieben werden soll, und zwar in ausgewählten Bereichen, so daß das Problem der nach unten gerichteten Bindung durch tiefe Durchgangslöcher vermieden wird. Ein 100%-bindungsfähiger Schichtträger wurde erst erreicht, nachdem wir gelernt haben, wie nadelloch-freie Trägerschichten hergestellt werden können. Gemäß unseren Kenntnissen hat noch kein anderer eine konsistente Fertigung mit sehr hohem Ergebnis bzw. 100%ig nadelloch-freien Vorrichtungen erreichen können. Keine verfügbare handelsübliche Vorrichtung ist bekannt. Im Gegenteil, wir sind informiert worden, daß bei der zur Zeit besten industriellen Vorgehensweise bestenfalls ein Fehler pro Quadratzentimeter erreicht wird, wobei wahrscheinlicher 6 Fehler pro Quadratzentimeter gezählt werden. In der kapazitiven Vorrichtung mit Metallschichten, die durch ein Dielektrikum getrennt sind, einer Vorrichtung wie sieh für unsere monolithische Matrixzwischenverbindung für Schaltungs-Integrationen in Schichtträger-Ebene erforderlich ist, führt schon ein einziges Nadelloch zu einem Kurzschluß, wodurch die Trägerschicht unbrauchbar wird.
  • Um ein nadelloch-freies Dielektrikum für einen Kondensator herzustellen, setzen wir eine Mehrzahl von Siliziumbeschichtungen wie etwa Siliziumdioxid ein. Der Schichtträger mit einer Grundschicht aus Silizium wird, wie durch Zerstäubung, mit einer Metallschicht, wie etwa Aluminium, überzogen. Danach wird die erste Schicht aus Siliziumdioxid aufgetragen, wie durch chemisches Aufdampfen. Die erste Schicht wird mit einer Dicke von etwa 0,5 Mikrometer aufgetragen. In einer alternativen Ausführungsform die weiter unten beschrieben wird, wird das Siliziumfilm- Dielektrikum (welches aus Nitrid oder amorphem Silizium bestehen könnte) dann in einem schnellen Reinigungsgang mit Kompress-Stickstoff aus einer Düse scharf bespritzt. Der erste Schritt zur Auftragung der ersten Schicht wird dann wiederholt und auch die scharfe Spritzreinigung mit Stickstoff wird nochmals durchgeführt. Danach wird der Auftragungsvorgang noch einmal für die dritte Schicht wiederholt. Vorzugsweise sollte bei jeder Stickstoffreinigung der Schichtträger um 120 Grad gedreht werden. Als Ergebnis konnten durch diese Vorgehensweise immer wieder nadellochfreie Vorrichtungen zwischen zwei metallischen Schichten erzielt werden und somit kurzschluß-freie Kondensatoren hergestellt werden.
  • Die Fähigkeit kurzschluß-freie, trägerschicht-breite, nadelloch-freie kapazitive Schichten herzustellen wurde erreicht nachdem das vorher beschriebene metallische Dielektrikum mit einer metallischen Schicht beschichtet wurde. Jedoch war die Fähigkeit eine kurzschluß-freie, trägerschicht-breite Vorrichtung herzustellen, die an irgendeiner Stelle mit einer integrierten Zwischenverbindungsmatrix- Trägerschicht verbunden werden konnte, ein noch zu erreichendes Ziel. Das Stromschienenverteilungssystem aus PCT/US81/01725, herausgegeben am 5. August 1982 unter WO82/02640, welches zwar eine alternative aber jetzt nicht mehr bevorzugte Ausführungsform darstellt, mußte verändert werden. Dieses Stromschienenverteilungssystem konnte für eine Anzahl Schaltungstypen wie etwa TTL und ECL und andere Vorrichtungen mit hohem Verbrauch nicht eingesetzt werden. Statt dieser Stromschiene haben wir gelernt, daß wir den schichtträger-breiten Kondensator, den wir entwickelt hatten, einsetzen konnten. Wir beabsichtigten eine Blech- Stromzufuhrebene zu verwenden, die durch das dünne Dielektrikum von der Erdebene getrennt wurde. Dadurch ergab sich für uns ein weiterer Vorteil gegenüber dem Stromschienensystem, und wir konnten nicht nur MOS- und C- MOS-Schaltungen sondern auch ECL- und TTL-Schaltungen sowie andere Schaltungsarten in ein und demselben System verwenden. Dieses Blech-System führt ausreichend Strom und liefert verteilte Kapazitäten, die ausreichend groß sind, damit die verschiedenen Schaltungsarten verwendet werden können.
  • Ein weiteres wichtiges Problem für das wir eine Lösung gefunden haben, ist eine Möglichkeit durch die Kurzschlüsse, die durch Drahtbindungsdrücke in der oberen Leiterschicht unserer schichtträger-breiten Labor-Kondensatoren, gemäß dem Stand der Technik entstehen, vermieden werden können. Wir stellten fest, daß obwohl Drahtbindungswerkzeuge beim Bindevorgang Ultraschall verwenden, sie genügend Druck erzeugen um in dem vorher beschriebenen Dielektrikum oder der kapazitiven Schicht des schichtträger-breiten Kondensators Kurzschlüsse zu verursachen. Obwohl wir uns über die genauen Ursachen nicht sicher sind, wurde immer wieder beobachtet, daß solche Kurzschlüsse eintraten.
  • Wir sind der Meinung, daß sich dies darauf zurückführen läßt, daß der Werkzeugdruck das relativ weiche Aluminium verformt, das in der oberen und unteren Schicht als Leiter verwendet wird, und daß dieser Druck das Siliziumdioxid verbiegt, ähnlich wie bei "dünnem Eis" und zwar so sehr, daß es bricht und Aluminium durch die Risse preßt und einen Kurzschluß bewirkt. Was auch immer der Grund sein mag, die Fehler entstehen unter Druck und es entstehen dann Kurzschlüsse.
  • Eine Entdeckung die wir machten führte zu einer Lösung mit erheblichen Verbesserungen. Die Lösung, die wir bevorzugen und die wir entdeckt haben, ist die Verwendung einer Metallegierung mit der Bezeichnung Molybdän-Tantal (Ta 2,5%, Mo 97.5%), die oben auf die untere Ebene des Aluminiumleiters und auch manchmal über das Dielektrikum neben der nächsten Metallschicht und zwar mit einer Schichtdicke von 3 Mikrometern aufgetragen wird
  • Es ist wichtig zu begreifen, daß "Molytantal", (MoTa), wie oben beschrieben, unsere bevorzugte Lösung ist. Andere alternative Legierungen, die sich als geeignet erweisen mögen, sind Molybdän oder Chrom oder Wolfram oder Legierungen davon mit Tantal, die ähnliche Eigenschaften aufweisen, wie ein hohes Molekulargewicht und die in der Lage sind in der jeweiligen Konfiguration Druck- und Zugspannungen zu absorbieren, ohne daß dabei erhebliche Verformungen auftreten. Interessanterweise geben metallurgische Handbücher keine geeigneten Angaben über die Härte oder die Leitfähigkeit von Metallen, die durch Zerstäuben beschichtet worden sind. Darum erweisen sich Spekulationen auf der Grundlage von normalen oder globalen metallurgischen Eigenschaften als unzureichend. Experimente oder die Entdeckung unerwarteter Eigenschaften ist erforderlich.
  • Im Allgemeinen ermittelten wir zwei bevorzugte Lösungsmöglichkeiten. Die erste Lösung besteht darin, daß ein Grundleiter mit einer separaten metallischen Beschichtung beschichtet wird, die den Zug- und Druckspannungen, die beim Binden entstehen, widerstehen und sie absorbieren kann ohne dabei eine erhebliche Verformung zu erfahren, vorzugsweise Molytantal; danach wird diese Schicht mit der vorher beschriebenen dielektrischen Schicht beschichtet und letztere wiederum mit einer anderen metallischen Schicht.
  • Der nächste bevorzugte Schritt besteht darin einen kurzschlußfreien Kondensator auf zutragen. Wir bevorzugen den Einsatz der vorher beschriebenen Materialien. Um die Gleichmäßigkeit der fehlerfreien Isolierung in der Form von Siliziumdioxid oder Siliziumnitrid zwischen den beiden kapazitiven Schichten zu erhöhen, haben wir festgestellt, daß es wünschenswert ist, diese Materialien in drei Schritten aufzutragen. Jeder Schritt beinhaltet ein chemisches Aufdampfen entweder des selben Elementes oder eines verwandten Elementes. Als bevorzugtes Beispiel verwenden wir Siliziumdioxid dreimal und zwar jeweils mit einer Schichtdicke von 0,5 Mikrometern. Nachdem eine Schichtdicke von 0,5 Mikrometern aufgetragen wurde, wird diese Schicht mit einem kräftigen Stickstoff-Düsenstrahl gereinigt um verunreinigende Partikel zu entfernen. Der Schichtträger wird dann um 120 Grad gedreht und die nächste 0,5 Mikrometer- Schicht wird aufgetragen. Danach wird wieder der Stickstoff- Düsenstrahl eingesetzt um die neue Beschichtung zu bürsten, und schließlich wird die dritte Schicht aufgetragen.
  • Um die Fehlerfreiheit des Isolator zu verbessern, kann es sich unter bestimmten Umständen wünschenswert erweisen, zwei oder drei unterschiedliche Materialien als abwechselnde Schichten zu verwenden. Als alternative Ausführungsform gilt hier die Verwendung von Siliziumdioxid als erster Schritt, ein Zwischenschritt bestehend aus einer Schicht amorphem Silizium und eine dritte Schicht aus Siliziumnitrid. Alternativ könnte man Siliziumdioxid, dann Siliziumnitrid und dann Siliziumdioxid verwenden. Die Reihenfolge ist nicht von ausschlaggebender Bedeutung. Um die Bearbeitungszeit zu verbessern, haben wir es vorgezogen, eine Gasmischung zu verwenden und haben Siliziumdioxid als wünschenswerteste Gasmischung gewählt. Der Einsatz dieses Gases ist sehr wirkungsvoll und wird sowohl wegen seiner Eigenschaften als auch wegen der erheblichen Reduzierung der Gerätekosten und Bearbeitungszeit bevorzugt.
  • Als nächster Schritt wird die Auftragung einer Erdungsebene bevorzugt, vorzugsweise aus dem Metall Aluminium, aber alternativ dazu eine drei Mikrometer-Schicht aus Molytantal, wie bereits oben beschrieben, gefolgt von Aluminium.
  • Kehren wir nun etwas genereller zu dem Schichtträger selbst zurück der in Fig. 1 und Fig. 16 dargestellt ist; es wird angenommen, daß der Leser besser in der Lage sein wird die Vorrichtung zu verstehen, wenn auf die sequentielle Vorgehensweise bei der Herstellung Bezug genommen wird. Fig. 16 zeigt unsere bevorzugte Lösung des Bindungsproblemes, aber es sind dort keine Einzelheiten über die Maskier- und Ätzarbeiten, die erforderlich sind um die Schaltungskonfiguration zu erreichen, angegeben. Dazu sollten andere Figuren herangezogen werden
  • Die Grundschicht des Substrates besteht aus einem Silizium-Schichtträger. Als bevorzugter Silizium- Schichtträger wird ein in der Halbleiterindustrie üblicherweise verwendeter 100 mm Schichtträger eingesetzt. Silizium wird wegen seiner mechanischen Festigkeit gewählt, und wir haben keine Vorzüge in Bezug darauf ob er leitend oder nicht-leitend ist. Eine charakteristische Anforderung an den Schichtträger ist jedoch, daß er flach und glatt sein muß. Er muß auch ziemlich fehlerfrei sein, und es dürfen keine großen Spikes vorhanden sein. Kristallfehler sind jedoch nicht ausschlaggebend, und sehr wichtig ist die Flachheit des Schichtträgers. Die Größe des bevorzugten Schichtträgers wird auf der Basis von handelsüblichen Größen, die die jeweiligen elektrischen Eigenschaften der Zwischenverbindungsmatrix optimieren, gewählt.
  • Die nächste Schicht - oder, da wir diesen Prozeß von unten nach oben hin beschreiben werden - die erste metallische Schicht M1 wird aufgetragen. Bei der ersten metallischen Schicht handelt es sich um ein gut leitendes Metall. Gold könnte verwendet werden, wir bevorzugen jedoch Aluminium, vorzugsweise Aluminium mit etwas Kupfer in der Menge von etwa 0,5 bis 4% und vorzugsweise 1% Kupfer, da wir bei dieser Menge feststellten, daß dadurch die Auftragungsgeschwindigkeit beschleunigt und das Auftreten von Spikes minimiert wird. Die erste metallische Schicht dient als Erdebene, und die Anforderungen an die Dicke dieser Schicht stehen im Zusammenhang mit dem Spannungsabfall des Schichtträgers selbst. Wir bevorzugen eine M1-Schichtstärke im Bereich zwischen 1,5 und 5, vorzugsweise 2 Mikrometern. Es sollte beachtet werden, daß, obwohl wir in einer alternativen Ausführungsform zwei gleich starke Spannungs- und Erdebenen verwenden konnten, wir festgestellt haben, daß, um Schichtträger herstellen zu können, die sich für TTL-Logik eignen, in Anbetracht des Blechwiderstandes und um im Aluminium einen geringeren Spannungsabfall zu haben, das Aluminium etwas stärker als 1.8 Mikrometer und vorzugsweise 2 Mikrometer stark sein sollte mit einer 3 Mikrometer MoTa- Beschichtung.
  • Wegen der Schwankungstoleranzen bei TTL-Logik und seiner Ein-/Aus-Toleranzen, bei denen es sich um "Niemandslandwerte" handelt, die sehr viel näher am Erdpotential liegen als am Potential der Spannungsversorgung, haben wir durch unsere Struktur bessere Ergebnisse mit ungleich starken Erd- und Spannungsebenen erreicht. Demgemäß haben wir bei unserer Spannungsebene einen geringeren Abfall als in der Erdebene, die an alle Chips auf dem Schichtträger geführt wird, und der Rauschpegel für Signale, die von einem Chip auf der einen Seite des Schichtträgers an einen Chip auf der anderen Seite des Schichtträgers gehen oder von der Mitte nach Außen hin gehen, je nachdem wie das Signal laufen soll, ist besser. Wegen der Rauschtoleranz ist es wichtig, daß das Aluminium für die Erdebene im 2 Mikrometer Aluminiumstärke-Bereich gehalten wird und nicht daß eine symmetrische Konfiguration als bevorzugtes Ziel angesehen wird. Wir bevorzugen eine Aluminiumstärke von 1,8 Mikrometer aufwärts bis auf etwa 5 Mikrometer insgesamt. Jedoch unsere Lösung für das Problem der abwärts gerichteten Bindung bedarf des Einsatzes eines harten und druckwiderstandsfähigen Metalles sowie der Verwendung von Molytantal im Stärkebereich zwischen 0,25 und 3,5 Mikrometer, vorzugsweise 3 Mikrometer Stärke über der Erdebene; diese Lösung bietet eine gute Rauschkontrolle und verhindert Risse. Aluminium-Metallstärken unter 1,8 Mikrometer wurden experimentell als zu spröde erfunden, wodurch gelegentlich Risse entstanden. Bei der nächsten metallischen Schicht handelt es sich um eine drei Mikrometer starke Schicht aus Molytantal mit einem Gehalt von 2,5% Tantal. Bei zunehmendem Gehalt von Tantal sinkt die Leitfähigkeit erheblich. Wir verwenden das Molytantal als Leiter senkrecht durch bis zum Aluminium, was zu keinen erheblichen Störungen im Zusammenhang mit der Verwendung der Erdebene geführt hat. Die Erdebene wird dann gestrichen.
  • Die nächste Schicht D1 besteht aus einer siliziumdielektrischen Schicht, wie vorher schon beschrieben. Vorzugsweise ist das Siliziumdioxid undotiert, aber einige Unreinheiten und etwas Dotieren sind erlaubt.
  • Wir haben eine alternative Ausführungsform mit einer Schichtstärke des Siliziumdioxids von 2 Mikrometer gewählt; dies wird, wie bereits beschrieben, in gleichmäßigen Schichten aufgetragen. Vorzugsweise wäre die Schicht 1,5 Mikrometer stark, um die Kapazität zwischen der Spannungsebene und der Erdebene zu erhöhen.
  • Bei der nächsten Schicht handelt es sich um die metallische Schicht M2 aus Aluminium, die eine Schichtstärke im Bereich 0,1 bis 5 Mikrometer aufweist, wobei vorzugsweise eine Aluminium-Schichtstärke von 1,5 Mikrometer gewählt wird.
  • Vor diese Aluminiumschicht kann eine zusätzliche Molytantal-Beschichtung aufgetragen werden, aber es handelt sich dabei nur um eine alternative Ausführungsform, die unsere experimentellen Ergebnisse nicht vorschreiben. Dieser Schritt kann ausgelassen werden, da er nicht zu unserer bevorzugten Ausführungsform gehört. Die Kapazität dieser Schicht aus M1, D1 und M2 ist wichtig, da sie es uns ermöglicht, Überbrückungskondensatoren einzusetzen. Es ist möglich andere Schaltungen zu wählen, die mehr oder weniger empfindlich auf Rauschen reagieren als auf Spannung und die des Einsatzes von Überbrückungskondensatoren nicht bedürfen, in welchem Fall die Kapazität der Kondensatorschicht von weniger Bedeutung ist als bei der von uns bevorzugten Ausführungsform. Die Kapazität ist besonders wichtig im Zusammenhang mit TTL-Logik, und der obere Bereich der Stärke des Kondensators beträgt 2 Mikrometer. Vorzugsweise sollte die Stärke geringer sein. Wir wählen den oberen Bereich um das Problem "dünnes Eis" zu vermindern und um die MoTa- Schicht auf M2 zu umgehen. Sie müssen bedenken, daß die meisten TTL-Komponenten Spannung und Erde haben, die etwa in der Mitte des Chips liegen. Der Chip paßt in etwa auf eine Fläche die 4.500 Mikrometer im Quadrat groß ist. Unsere Verbindungsfelder befinden sich an der Seite des Chips. Das bedeutet, daß eine etwa 300 Mikrometer lange Verbindung erforderlich ist, über die die Spannung an die Spannungs- Lötaugen auf dem Chip geführt wird. Es bedeutet nicht, daß die TTL-Chips so konstruiert werden müssen, wie sie sind; in der Tat, die Lötaugen können auch bequem aus der Mitte heraus gebracht werden.
  • Kehren wir wieder zur Herstellung des Schichtträgers selbst zurück; bei der zweiten metallischen Schicht M2 handelt es sich um die Blech-Spannungsebene in unserer bevorzugten Ausführungsform. Es handelt sich dabei um die Schicht, die sich oben auf der kapazitiven Schicht befindet, deren Auftragung bereits vorher beschrieben worden ist.
  • Wiederum tragen wir in unserer bevorzugten Ausführungsform nur 1,5 Mikrometer Aluminium als zweite Schicht auf. In einer alternativen Ausführungsform wird zuerst eine 0,3 Mikrometer starke Molytantalschicht und dann eine 1,5 Mikrometer starke Aluminiumschicht aufgetragen. Der Vorteil der dünnen Molytantalschicht liegt in der Tatsache, daß ein Bruch von Außen her erschwert wird und daß eine dünnere D1-Schicht verwendet werden kann. Nachteil davon ist jedoch, daß das Ätzen metallischer Schichten, die aus zwei unterschiedlichen Metallen bestehen, schwierig ist, und da die zweite metallische Schicht tatsächlich geätzt wird, lassen wir diese Molytantal-Sperrschicht weg. Die zweite metallische Schicht M2 ist eine leitende Schicht die als Spannungsebene verwendet wird. Die zweite metallische Schicht wird maskiert, geätzt und gestrippt, und der Kondensator wird geprüft bevor mit der Verarbeitung fortgefahren wird.
  • Oben auf der Spannungsebene wird dann eine 2 Mikrometer starke Isolierschicht D2 aufgetragen. Der Isolator darf zwar stärker sein aber vorzugsweise sollte er 2 Mikrometer oder sehr wenig mehr betragen. Der mögliche Bereich liegt zwischen 1 Mikron und 2,5 Mikron wobei 2 Mikron als bester Kompromiß gewählt wird zwischen geringer Kapazität einerseits und andererseits der Möglichkeit Löcher in die Schicht zu ätzen und die für die Vorbereitung auf zuwendende Zeit gering zu halten. Es bedarf eines erheblichen Zeitaufwandes um durch chemisches Aufdampfen eine Isolierschicht aufzubauen. Als Isolator wird vorzugsweise Siliziumdioxid verwendet, es kann aber auch Siliziumnitrid verwendet werden. Die linearen Kapazitäten entlang der Leitung der nächsten metallischen Schicht, bei der es sich um eine Signalleitung handelt, lassen es wünschenswert erscheinen, die Kapazitäten zwischen der Spannungsebene und der Signalebene möglichst klein zu halten. Dadurch wird die Signalverzögerung verringert.
  • Bei der nächsten Schicht handelt es sich um eine metallische Schicht M3, die dritte metallische Schicht; diese Schicht dient dazu, Kontakt mit der Außenwelt herzustellen, wie dies aus Fig. 12 ersichtlich ist. Diese Schicht besteht aus Aluminium mit 1 Mikron Stärke und verläuft über die gesamte Fläche bis sie geätzt wird. Es handelt sich hierbei um die erste Zwischenverbindungsebene die primär für Signalläufe von Ost nach West bzw. waagerecht gemäß Fig. 1 verwendet wird. Oben auf diese Aluminium-Signalebene tragen wir eine dünne Schicht Molytantal auf. Wir haben gelernt, daß Molytantal gut als Sperrschicht zwischen Aluminium und der nächsten Schicht fungiert, die aus einem amorphen Siliziumverbund besteht, der später genauer beschrieben wird. Bei der Molytantalschicht handelt es sich um eine sehr dünne Beschichtung im Bereich zwischen 0,1 und 0,2 Mikrometern, wobei die Vorzugsstärke 0,15 Mikrometer beträgt. Diese 0,15 Mikrometer Molytantalschicht (97,5% Mo, 2,5% Ta) wird als zufriedenstellender Mittelwert gewählt zwischen einerseits dem Wunsch nach einer dünnen Schicht zwecks problemloser Ätzung von zwei-Metall-Schichten und andererseits dem Wunsch nach einer ausreichend dicken Schicht zwecks Bereitstellung einer Sperrschicht. Die Sperrschicht sollte mindestens 0,1 Mikrometer stark sein. Wenn verbesserte Ätztechniken entwickelt werden, könnte diese Schichtstärke möglicherweise etwas erhöht werden. Bei der nächsten Schicht, einer weiteren Isolierschicht, handelt es sich um einen Verbundisolator. Er besteht aus einer ersten Schicht D3 zwischen 0,5 und 1,0 Mikrometer vorzugsweise 0,6 Mikrometer Stärke aus Siliziumdioxid; darauf folgt eine amorphe Silizium-Schicht. D3 wird maskiert, geätzt und gestrippt bevor das amorphe Silizium hinzugefügt wird.
  • Der amorphe Silizium-Bestandteil des Verbund-Dielektrikums, welches wir entdeckt haben, kann dadurch verbessert werden, daß daraus eine Verbundschicht gemacht wird, auch wenn in einer alternativen Ausführungsform amorphes Silizium verwendet werden kann. Unsere bevorzugte Ausführungsform besteht aus einer Dreifachschicht an amorphem Silizium. Während es möglich ist etwa 0,25 Mikrometer undotierten amorphen Siliziums auf 1 Mikrometer Siliziumdioxid aufzutragen, haben wir festgestellt, daß eine erheblich verbesserte Ätzbarkeit und erhöhte Leistungsfähigkeit dadurch erreicht werden kann, daß die D3 Siliziumdioxid-Schicht 0,6 Mikrometer stark und mit sehr kleinen Löchern aufgetragen wird; darüber wird eine 0,25 Mikrometer Schicht amorphes Silizium AF mit Wasserstoff dotiertem amorphem Silizium aufgetragen; darüber wird eine 0,22 Mikrometer starke Schicht undotiertes amorphes Silizium und darüber wiederum eine 0,24 Mikrometer starke Schicht dotiertes amorphes Silizium aufgetragen. Der Stärkebereich dieser einzelnen Schichten liegt jeweils zwischen 0,2 und 0,3 Mikrometer.
  • Die amorphe Siliziumschicht wird dann für D1/D2 maskiert, geätzt, gestrippt, geätzt und gestrippt bevor die letzte bzw. die oberste Zwischenverbindungsmetallschicht M4 aufgetragen wird. M4 besteht aus einer 0,15 Mikrometer- Schicht Molytantal oben auf der AF-Schicht; sie dient als Sperrschicht nach der eine 1 Mikrometer Aluminiumschicht folgt. M4 wird maskiert, geätzt und gestrippt. Diese Schicht wird allgemein für senkrechte bzw. Nord-Süd gerichtete Zwischenverbindungen verwendet. An dieser Stelle können Zwischenprüfungen durchgeführt werden.
  • Oben auf M4 wird eine weitere dielektrische Schicht Siliziumdioxid D4 aufgetragen; diese Schicht dient zur Passivierung und weist vorzugsweise eine Schichtstärke von 0,5 Mikrometer auf. Diese Schicht wird dann maskiert, geätzt und gestrippt bevor die letzte Sockel-Metallschicht M5 aufgetragen wird. D4 verhindert das Ätzen der M5-Schicht und verhindert, daß das Ätzmittel entweder M4 oder M3 ätzt, somit wirkt es als Sperrschicht.
  • Die letzte Sockel-Metallschicht besteht aus 3 Mikrometer Aluminium (sämtliche Aluminiumbeschichtungen können mit einem Kupferanteil von 1% als Ziel aufgetragen werden) . Diese Sockelebene erhöht die Bindungspunkte, so daß das Bindungswerkzeug eine Stelle im Bindungsbereich treffen wird die höher liegt als alles andere.
  • Es muß betont werden, daß verschiedene Merkmale der Erfindungen für Personen die nur über normale Fähigkeiten im Zusammenhang mit dieser Technik verfügen nicht sofort ersichtlich sein werden. Es werden verschiedene Begriffe verwendet, die Kennern dieser Technik bekannt sind; ein Verständnis dieser Begriffe wäre nützlich. Als Beispiel sei die Anwendung von Molytantal (MoTa) als Sperrschicht erwähnt. Bei einer Sperrschicht handelt es sich um eine Schicht, die eine Schicht von einer anderen trennt und die vorzugsweise auch zur Bindung zwischen zwei unterschiedlichen Materialien beiträgt. MoTa kann durch andere bekannte Sperrschichtmaterialien ersetzt werden wenn in Einzelfällen Ätzarbeiten erforderlich sind. Beispielsweise könnte MoTa durch Titan- Wolfram Legierungen als Sperrschicht zwischen M3 und M4 gemäß Fig. 16 ersetzt werden. Der Begriff Drahtverbindung hat auch in diesem Zusammenhang eine spezielle Bedeutung. Drahtverbindung und Leitungsverbindung sind zwei im Rahmen dieser Technik synonym verwendete Begriffe. Bei der Leitungsverbindung, auch als Drahtverbindung bezeichnet, werden zwischen integrierten Schaltungen und dem Trägerschichtsubstrat Verbindungen zur Verfügung gestellt, so daß die Verbindungsfelder auf der integrierten Schaltung mit den Verbindungsfeldern der Trägerschicht verbunden werden können, oder damit die Verbindungsfelder der Trägerschicht mit den Verbindungsfeldern des Gehäuses verbunden werden können.
  • Normalerweise werden bei der Drahtverbindung integrierter Schaltungen elektrische Verbindungen zwischen der integrierten Schaltung und den Gehäuseleitungen entweder durch Thermokompression oder durch Ultraschallbindungstechniken bereitgestellt, wobei Gold- oder Aluminiumdraht zwischen die Kontaktbereiche auf dem Silikon-Chip und den Gehäuseleitungen eingefügt wird. Dieser Vorgang soll hierin mit diesen Begriffen erfaßt sein, jedoch statt der Gehäuseleitungen sollen hier in dieser Anwendung die Schaltung-zu-Trägerschicht- oder die Trägerschicht-zu-Gehäuse-Verbindungen hergestellt werden. Unter dem Begriff Leitungs- oder Drahtverbindung durch Thermokompression befinden sich Unterbegriffe mit der Bezeichnung Ballverbindung und Keilverbindung, wobei diese beiden Verfahren ebenfalls bei der Ausführung der hierin aufgeführten Erfindungen eingesetzt werden könnten. Normalerweise bevorzugen wir jedoch die Ultraschallverbindung. In einer Ultraschallverbindungsvorrichtung wird durch die schnelle Ausdehnung und Kontraktion eines mit einem hochfrequenten Wechselstrom angetriebenen magnetostriktiven Wandlers eine elastische Schwingung erzeugt. Über eine Verbindungsspitze werden die Schwingungen auf das zu verschweißende Material übertragen, welches vorzugsweise aus Aluminium bestehen sollte.
  • Die Offenbarung in Fig. 16 zeigt Schichten die unten von M3, D3 und M4 entnommen wurden. Bei D3 handelt es sich um eine Doppelschicht bestehend aus der SiO2-Schicht und der AF- Schicht die vorzugsweise aus Alpha-Silikon (amorph) besteht.
  • In einer alternativen und bevorzugten Anordnung der SiO2- Schicht kann diese umgekehrt werden, wobei jedoch die gleiche Funktion erzielt wird. Wird jedoch die bevorzugte alternative Ausführungsform der Fig. 17 verwendet, weist die AF-Schicht eine gleichmäßigere Stärke auf, und es wird eine sauberere Schnittstellenschicht gewährleistet. Bei speziellen Masken ist dies von besonderem Vorteil bei der Auffindung von Antiverschmelzungsporen, wodurch die Größe der Antiverschmelzung, die das Ergebnis der an einen bestimmten Bereich gerichteten Programmierung ist, begrenzt wird. In dieser Ausführung können Antiverschmelzungsporen mit einer Breite von 1 Mikrometer gemacht werden.
  • Die Offenbarung der Fig. 16 zeigt die bevorzugte Ausführungsform der kapazitiven Vorrichtung, die durch die Schichten M1, D1 und M2 erreicht wird. M1 ist eine Doppelbeschichtung. Das MoTa der M1-Schicht löst das Bruchproblem der D1-Schicht, das durch Bindungsdrücke verursacht wird und durch das "Risse" in D1 entstehen, so daß die Aluminiumschichten sich kurzschließen. Die kapazitive Wirkung kann durch Umkehr der MoTa-Schicht erreicht werden, wobei sie unter die M2-Schicht angehoben wird. Ist diese dick genug, werden Brüche und Risse reduziert, aber es entstehen erhebliche negative Auswirkungen auf die nachfolgende Bearbeitung wegen der Schwierigkeiten die mit dem Ätzen einer solchen Schicht im Zusammenhang stehen.
  • Während zur Vermeidung von Bruch in der SiO2-Schicht die Verwendung einer dicken MoTa-Schicht geoffenbart worden ist, ist zu beachten, daß dies auch gemacht werden könnte um die D2- und D3-Schichten zu schützen. Experimentierende werden jedoch feststellen, daß es sich dabei um eine nicht sehr praktische Vorgehensweise handelt, weil dann entsprechende Probleme bei der Ätzung der dicken Schichten entstehen. Die Lösung in Bezug auf die oberen Schichten besteht darin, einen Bruch in den oberen Schichten zuzulassen. Danach wird in einem Folgeschritt durch jeweils entsprechende Maskier- und Ätzarbeiten die Metallschicht dadurch isoliert, daß noch verbleibende Metallbrücken, durch die ein Lötauge mit der Umgebung verbunden wird, weggeätzt werden. Diese Isolierung der Lötaugen erweist sich als nützlich bei der Bildung von Sockeln, wie dies bereits beschrieben worden ist und noch weiter beschrieben wird.
  • Lötaugen werden durch den Einsatz geeigneter Masken und durch Wegätzen des umliegenden Materials gebildet. Die Lötaugen - auch diejenigen die möglicherweise nicht verwendet werden - werden isoliert und beibehalten, so daß eine erhöhte Ebene entsteht, so daß Sockel gebildet werden können. Sockel werden mit der M5-Schicht überzogen, aber, statt direkte Sockel schichten zu bilden, werden die Sockel in einzelnen Schichten aufgebaut. M5 wird über vorher aufgebaute Schichten gelegt, in denen die Lötaugen zwecks Erhaltung ihrer Höhe isoliert worden waren. M5 ist die höchste Schicht des auf dem Schichtträger befindlichen Materials, so daß es vorzugsweise nach D4 in Folge aufgetragen wird; dabei wird es dick genug aufgetragen, so daß der leitende Oberteil des Schichtträgers über D4 hinausragt. Vorzugsweise ist M5, die Sockelschicht, etwa 2 Mikrometer dick und auf jeden Fall dick genug, damit für die Sockel die höchste Ebene auf dem Schichtenträger erreicht wird. Fig. 18 zeigt eine bevorzugte alternative Ausführungsform des Schichtenträgers mit sichtbaren Antiverschmelzungsporen aber noch ohne aufgetragener Sockelschicht.
  • Die Drahtverbindung kann "auf"- oder "ab"-gerichtet sein, wobei die Begriffe Aufbonden und Abbonden im Zusammenhang mit Drahtverbindungen bekannt sein sollten. Der Unterschied zwischen diesen beiden Verfahren liegt in der Reihenfolge der Bindungsschritte. Beim Abbonden wird der Draht zuerst mit der höheren Fläche verbunden und dann mit der tieferen. Das Aufbonden geschieht in der umgekehrten Reihenfolge. Unter normalen Umständen wird bei Chip-an- Schichtträger Bindungen die Methode des Abbondens bevorzugt, und zwar deshalb, weil der Draht beim Aufbonden eher zum Durchsacken neigt, und wenn große Entfernungen überbrückt werden müssen, besteht ein größeres Kurzschlußrisiko als beim Abbonden. Bei engen Verbindungen ist es jedoch manchmal erforderlich aufzubonden. Bei Verbindungen Schichtträger-an- Gehäuse wird üblicherweise die Methode des Aufbondens bevorzugt, es kann aber auch abgebondet werden. Drahtbonden ist hier der allgemein verwandte Begriff, und er entspricht dem Begriff Leitungsbinden. Diese Methode steht im Gegensatz zu alternativen Methoden des Bindens, wo Chips verwendet werden, deren Lötaugenstirnseiten nach unten auf den Schichtträger zu gerichtet sind. Diese alternativen Methoden werden als Flip-Chip-Methoden bezeichnet. Bei diesen Verfahren mit nach unten gerichteter Stirnseite werden die Gehäuseleitungen mit der nach unten gerichteten Stirnseite des integrierten Schaltungschips verbunden, und in beiden Fällen wird die Matrize stirnseitig nach unten befestigt und in einem Arbeitsgang mit einem passenden Leitungsmuster oder oder Leitungsmuster am Gehäuse verbunden. In der bevorzugten Ausführungsform wird der Chip zuerst an der Matrize befestigt, die dann mit Bindungsmaterial am Schichtträger verbunden wird; danach werden die Lötaugen am Chip mit den Lötaugen am Schichtträger drahtgebondet.

Claims (1)

  1. Kapazitive Vorrichtung, die auf einem Halbleiter-Schichtträger ausgebildet ist, mit:
    einer ersten metallischen Grundschicht,
    einer zweiten metallischen Schicht, die die erste metallische Grundschicht überlagert,
    einer dielektrischen Zwischenschicht, die die zweite metallische Schicht überlagert, und
    einer dritten metallischen Schicht, die die dielektrische Schicht überlagert, dadurch gekennzeichnet, daß die zweite metallische Schicht aus Molybdän oder Chrom oder Wolfram oder Legierungen daraus mit Tantal gebildet ist, so daß die kapazitive Vorrichtung bestandig gegen Zerbrechen unter Bindungsdrücken ist, die an die Vorrichtung angelegt werden.
DE8585901669T 1984-02-21 1985-02-21 Kapazitive vorrichtung. Expired - Fee Related DE3586450T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US58197684A 1984-02-21 1984-02-21
PCT/US1985/000281 WO1985003805A1 (en) 1984-02-21 1985-02-21 Monolithic wafer having interconnection system including programmable interconnection layer

Publications (2)

Publication Number Publication Date
DE3586450D1 DE3586450D1 (de) 1992-09-10
DE3586450T2 true DE3586450T2 (de) 1993-03-18

Family

ID=24327333

Family Applications (1)

Application Number Title Priority Date Filing Date
DE8585901669T Expired - Fee Related DE3586450T2 (de) 1984-02-21 1985-02-21 Kapazitive vorrichtung.

Country Status (4)

Country Link
EP (2) EP0464866A3 (de)
JP (1) JP2673424B2 (de)
DE (1) DE3586450T2 (de)
WO (1) WO1985003805A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714024B2 (ja) * 1990-11-29 1995-02-15 川崎製鉄株式会社 マルチチップモジュール

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3781683A (en) * 1971-03-30 1973-12-25 Ibm Test circuit configuration for integrated semiconductor circuits and a test system containing said configuration
US3846767A (en) * 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
GB1487945A (en) * 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
US3983479A (en) * 1975-07-23 1976-09-28 International Business Machines Corporation Electrical defect monitor structure
US4115872A (en) * 1977-05-31 1978-09-19 Burroughs Corporation Amorphous semiconductor memory device for employment in an electrically alterable read-only memory
US4257061A (en) * 1977-10-17 1981-03-17 John Fluke Mfg. Co., Inc. Thermally isolated monolithic semiconductor die
US4177475A (en) * 1977-10-31 1979-12-04 Burroughs Corporation High temperature amorphous memory device for an electrically alterable read-only memory
FR2478879A1 (fr) * 1980-03-24 1981-09-25 Commissariat Energie Atomique Procede de realisation de dispositifs a effet memoire a semi-conducteurs amorphes
US4471374A (en) * 1980-06-30 1984-09-11 Inmos Corporation Single polycrystalline silicon memory cell
JPS5745968A (en) * 1980-08-29 1982-03-16 Ibm Capacitor with double dielectric unit
US4471376A (en) * 1981-01-14 1984-09-11 Harris Corporation Amorphous devices and interconnect system and method of fabrication
US4433342A (en) * 1981-04-06 1984-02-21 Harris Corporation Amorphous switching device with residual crystallization retardation
US4484215A (en) * 1981-05-18 1984-11-20 Burroughs Corporation Flexible mounting support for wafer scale integrated circuits
US4455568A (en) * 1981-08-27 1984-06-19 American Microsystems, Inc. Insulation process for integrated circuits
US4453176A (en) * 1981-12-31 1984-06-05 International Business Machines Corporation LSI Chip carrier with buried repairable capacitor with low inductance leads
FR2526225B1 (fr) * 1982-04-30 1985-11-08 Radiotechnique Compelec Procede de realisation d'un condensateur integre, et dispositif ainsi obtenu
US4441249A (en) * 1982-05-26 1984-04-10 Bell Telephone Laboratories, Incorporated Semiconductor integrated circuit capacitor
US4437139A (en) * 1982-12-17 1984-03-13 International Business Machines Corporation Laser annealed dielectric for dual dielectric capacitor

Also Published As

Publication number Publication date
EP0173733A4 (de) 1988-02-17
EP0464866A3 (en) 1992-07-15
EP0173733B1 (de) 1992-08-05
JP2673424B2 (ja) 1997-11-05
EP0173733A1 (de) 1986-03-12
WO1985003805A1 (en) 1985-08-29
JPS61501297A (ja) 1986-06-26
DE3586450D1 (de) 1992-09-10
EP0464866A2 (de) 1992-01-08

Similar Documents

Publication Publication Date Title
DE69430829T2 (de) Mehrchipmodul und Herstellungsverfahren dafür
DE69330630T2 (de) Nichtleitende randschicht für integrierten stapel von ic chips
DE69321864T2 (de) Verfahren und Vorrichtung zur Verkapselung von dreidimensionalen Halbleiterplättchen
DE102017209770B4 (de) Leistungsmodul mit doppelseitiger Kühlung
DE4325668C2 (de) Mehrebenen-Verdrahtungssubstrat und dieses verwendende Halbleiteranordnung
DE69031350T2 (de) Mehrschichtpackung mit einer vertieften höhlung für einen halbleiter-chip
EP0035093B1 (de) Anordnung zum Packen mehrerer schnellschaltender Halbleiterchips
DE10033977B4 (de) Zwischenverbindungsstruktur zum Einsatz von Halbleiterchips auf Schichtträgern
EP0022176B1 (de) Modul für Schaltungschips
DE10234951B4 (de) Verfahren zur Herstellung von Halbleiterschaltungsmodulen
DE102019103952A1 (de) Kreuzwafer-RDLs in konstruierten Wafern
DE102004039906A1 (de) Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
DE19714470A1 (de) Drahtbondchipverbindung mit hoher Dichte für Multichip-Module
DE102008039388A1 (de) Gestapelte Halbleiterchips
WO2004015770A1 (de) Mehrlagiger schaltungsträger und herstellung desselben
DE10142119B4 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102008064373B4 (de) Halbleiteranordnung und Verfahren zur Herstellung einer Halbleiteranordnung
DE102005001851A1 (de) Mehrchippackung und Herstellungsverfahren
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
WO2004093190A2 (de) Multichipmodul mit mehreren halbleiterchips sowie leiterplatte mit mehreren komponenten
DE19517367A1 (de) Verfahren zum Anschließen der Ausgangsbereiche eines Chips mit integrierter Schaltung und so erhaltener Mehr-Chip-Modul
WO2004100261A2 (de) Halbleiterwafer, nutzen und elektronisches bauteil mit gestapelten halbleiterchips, sowie verfahren zur herstellung derselben
DE102014111533A1 (de) Chipanordnung
DE60308148T2 (de) Leistungsmodul mit geteiltem gatter und methode zur unterdrückung von schwingungen darin
EP0167732B1 (de) Verfahren zur Herstellung eines Basismaterials für eine Hybridschaltung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee