DE3527496A1 - In kunststoff eingegossene halbleitereinrichtung - Google Patents
In kunststoff eingegossene halbleitereinrichtungInfo
- Publication number
- DE3527496A1 DE3527496A1 DE19853527496 DE3527496A DE3527496A1 DE 3527496 A1 DE3527496 A1 DE 3527496A1 DE 19853527496 DE19853527496 DE 19853527496 DE 3527496 A DE3527496 A DE 3527496A DE 3527496 A1 DE3527496 A1 DE 3527496A1
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- plastic
- filler
- particle size
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/293—Organic, e.g. plastic
- H01L23/295—Organic, e.g. plastic containing a filler
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Compositions Of Macromolecular Compounds (AREA)
- Epoxy Resins (AREA)
Description
- In Kunststoff eingegossene Halbleitereinrichtung
- BESCHREIBUNG Die Erfindung bezieht sich auf eine in Kunststoff eingegossene Halbleitereinrichtung. Insbesondere bezieht sie sich auf eine in Kunststoff eingegossene Halbleitereinrichtung, die durch Eingießen eines Halbleiterchips in Abdichtharz gebildet wird, wobei sich die Verbesserung auf das Abdichtharz bezieht.
- Fig. 1 ist eine Teilschnittansicht, die eine herkömmliche in Kunststoff eingegossene Halbleitereinrichtung zeigt, und Fig. 2 ist eine vergrößerte Schnittansicht des wesentlichen Teils davon.
- In Fig. 1 ist ein Halbleiterchip 1 mit einem Zuleitungsrahmen 3 über Zuleitungsdrähte 4 aus Gold verbunden und ist in ein Abdichtharz 2, das das Halbleiterchip 1 bedeckt, eingegossen.
- Das zuvor erwähnte Abdichtharz 2 wird durch Epoxydharz oder Silikonharz, das mit einigen bis 80 Gew.-% Siliziumdioxid gemischt ist, das als FUllstoff dient, gebildet. Der FUllstoff wird hinzugemischt, um die mechanische Festigkeit und die Wärmeleitfähigkeit des Abdichtharzes 2 zu verbessern, sowie zur Reduzierung der thermischen Belastung, die durch Unterschiede in den Wärmeausdehnungskoeffizienten des Zuleitungsrahmens 3, des Halbleiterchips 1 und des Zuleitungsdrahtes 4 hervorgerufen wird. Seit kurzem werden jedoch bei Halbleitereinrichtungen, insbesondere bei hochintegrierten Halbleiterschaltungen (LSI), Funktionselemente verfeinert und Halbleiterchips vergrößert aufgrund der hohen Integrationsdichte und die Folge davon ist eine Verschlechterung der Charakteristik aufgrund lokaler thermischer Beanspruchung, die bis dahin im wesentlichen vernachlässigt wurde. Der in das Abdichtharz eingemischte Füllstoff ist zur Erhaltung der grundlegenden Charakteristiken und der Zuverlässigkeit der in Kunststoff eingegossenen Halbleitereinrichtung wie oben beschrieben unerlässlich.
- Wie in Fig. 2 jedoch gezeigt ist, wird das Siliziumdioxid 5, das als ein herkömmlicher Füllstoff dient, durch Partikel mit einem Durchmesser von 1 bis 180 tim gebildet und über 50 Gew.-% der Partikel besitzen einen Durchmesser, d.h. eine mittlere Partikelgröße, die 20 ijm überschreitet und diese sind in zermahlener Form vorgesehen. Wenn der Füllstoff mit solch scharfer Form und großer Partikelgröße um die Grenzfläche zwischen dem Halbleiterchip 1 und dem Abdichtharz 2 vorhanden ist, wird eine konzentrierte Belastung lokal auf das Halbleiterchip 1 durch thermische Änderungen ausgeübt, wie dies in Fig. 2 mit dem Bezugszeichen A gezeigt ist, wodurch die Charakteristik von insbesondere hochintegrierten Schaltkreisen verschlechtert wird.
- Aufgabe der Erfindung ist es, eine in Kunststoff eingegossene Halbleitereinrichtung vorzusehen, bei der keine lokal konzentrierte Belastung von einem Füllstoff auf ein Halbleiterchip durch Wärmeänderung ausgeübt wird, wodurch ein Schritt der Bildung eines Pufferfilms auf z.B. einer Grenzfläche zwischen dem Halbleiterchip und dem Abdichtharz weggelassen werden kann.
- Kurz zusammengefaßt sieht die Erfindung eine in Kunststoff eingegossene Halbleitereinrichtung vor, die durch Eingießen eines Halbleiterchip in ein Epoxyd- oder Silikonharz, das mit einem Füllstoff aus Siliziumdioxid gemischt ist, mit einer maximalen Partikelgröße kleiner als 30 #m, gebildet ist.
- Somit wird erfindungsgemäß Siliziumdioxid mit einer maximalen Partikelgröße kleiner als 30 tim als Füllstoff verwendet, der in das Abdichtharz eingemischt ist und somit wird das Auftreten lokal konzentrierter Belastung auf dem Halbleiterchip verhindert, wodurch das Auftreten mangelhafter Charakteristiken verhindert wird.
- In einer vorzuziehenden Ausführungsform der Erfindung wird als Füllstoff Siliziumdioxid verwendet, der als sphärische Partikel gebildet ist. Siliziumdioxid ist somit sphärisch gebildet, um weiterhin lokal konzentrierte Belastungen zu reduzieren.
- Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen anhand der Figuren. Von den Figuren zeigen: Fig. 1 eine Schnittansicht einer herkömmlichen in Kunststoff eingegossenen Halbleitereinrichtung; Fig. 2 eine vergrößerte Schnittansicht des wesentlichen Teils von Fig. 1; Fig. 3 ein Diagramm der Partikelgröße etc. von Proben, die in der ersten Ausführungsform angewendet werden; Fig. 4 eine graphische Darstellung, die die prozentuale Fehlerhäufigkeit einer verschlechterten Charakteristik der jeweiligen Beispiele darstellt; Fig. 5 eine vergrößerte Schnittansicht des wesentlichen Teils einer Probe; Fig. 6 ein Diagramm der Partikelformen von Proben, die bei einer zweiten Ausführungsform verwendet werden; Fig. 7 eine graphische Darstellung, die die prozentuale Fehlerhäufigkeit einer verschlechterten Charakteristik der jeweiligen Proben zeigt; und Fig. 8 eine vergrößerte Schnittansicht des wesentlichen Teils einer Probe F.
- Fig. 3 ist ein Diagramm, das die Partikelgröße etc. von Proben, die bei der ersten Ausführungsform der Erfindung verwendet werden, zeigt und Fig. 4 ist ein Diagramm, das die prozentuale Fehlerhäufigkeit einer verschlechterten Charakteristik der jeweiligen Proben zeigt, während Fig. 5 eine vergrößerte Schnittansicht des wesentlichen Teils einer Probe A ist.
- Die Erfinder haben Proben hergestellt, die jeweils mit 70 Gew.-% Siliziumdioxid gemischt sind, das als Füllstoff dient, unter Verwendung von phenolaushärtendem Epoxydharz als Abdichtharz, um die Beziehung zwischen der Partikelgrößenverteilung des Füllstoffes und der prozentualen Fehlerhäufigkeit einer verschlechterten Charakteristik, nach Eingießen von lokalen Belastungsmeßelementen anstelle des Halbleiterchips, zu studieren. Es wird dabei angenommen, daß die prozentuale Fehlerhäufigkeit einer verschlechterten Charakteristik ein solcher Prozentsatz ist, daß im Falle eines z.B.
- RAMs Bit-Leitungen fehlerhaft sind, was zu einer Verringerung der Empfindlichkeit der Leseverstärker führt. Fig. 3 zeigt den Partikelgrößenbereich, die mittlere Partikelgröße und die Partikelformen der Proben A bis E wie verwendet und Fig. 4 zeigt die Beziehung zwischen den jeweiligen Proben und der prozentualen Fehlerhäufigkeit der verschlechterten Charakteristik.
- Wie aus Fig. 4 zu erkennen, wird die maximale Partikelgröße des jeweiligen Füllstoffes 5 kleiner als 30 ijm gewählt, wodurch die lokale Beanspruchungskonzentration, die bei einer Wärmeänderung des Halbleiterchips 1 auftritt, reduziert wird, was zu einer Verringerung der Verschlechterung der Charakteristik führt. Fig. 5 zeigt eine vergrößerte Schnittansicht des wesentlichen Teils einer Probe, deren maximale Partikelgröße kleiner ist als 30 ßm.
- Fig. 6 ist ein Diagramm, das Partikelformen von Proben zeigt, die in der zweiten Ausführungsform der Erfindung angewendet werden, und Fig. 7 ist ein Diagramm, das die prozentuale Fehlerhäufigkeit der verschlechterten Charakteristik der jeweiligen Proben zeigt, während Fig. 8 eine vergrößerte Schnittansicht des wesentlichen Teils einer Probe F zeigt.
- Die Erfinder haben Proben, die mit 70 Gew.-% Siliziumdioxid gemischt sind, unter Verwendung eines phenolaushärtenden Epoxydharzes als Abdichtharz untersucht, bei denen insbesondere der Füllstoff durch sphärische Partikel gebildet wird. Fig. 6 zeigt den Partikelgrößenbereich, die mittlere Partikelgröße und die Partikelformen der Proben C, F und G, die bei der zweiten Ausführungsform verwendet werden und Fig.
- 7 zeigt die Beziehung zwischen den jeweiligen Proben und der prozentualen Fehlerhäufigkeit der verschlechterten Charakteristik. Wie aus Fig. 7 zu erkennen, wird der aus sphärischen Partikeln gebildete Füllstoff verwendet, um die lokal konzentrierte Belastung weiterhin zu reduzieren. Fig. 8 zeigt eine vergrößerte Schnittansicht eines Beispiels, das den sphärisch geformten Füllstoff einschließt.
- Es muß festgestellt werden, daß das Siliziumdioxid, das als Füllstoff dient, in der ersten Stufe mit Abdichtharz in Form von Pulver gemischt wird, das dann geschmolzen und geknetet wird, um in der letzten Stufe vollständig mit dem Füllstoff gemischt zu werden, um einen Zustand des Harzes, der als sogenannte B-Stufe bezeichnet wird, zu erhalten. Dann wird das gemischte Pulver zeitweise geschmolzen, um das Halbleiterchip 1 einzugießen und um danach durch eine letzte Erwärmung, die nicht zum Schmelzen führt, ausgehärtet zu werden.
- - Leerseite -
Claims (2)
- In Kunststoff eingegossene Halbleitereinrichtung PATENTANSPRÜCHE In In Kunststoff eingegossene Halbleitereinrichtung, die durch Eingießen eines Halbleiterchip in ein Abdichtharz gebildet wird und das Abdichtharz aus Epoxyd- oder Silikonharz, das mit Siliziumdioxid gemischt ist, angefertigt wird, dadurch gekennzeichnet, daß das Siliziumdioxid eine maximale Partikelgröße von kleiner als 30 gm aufweist, das als Füllstoff zur Reduzierung der thermischen Belastung dient.
- 2. In Kunststoff eingegossene Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß das Siliziumdioxid so gewählt ist, daß dieses sphärische Partikel aufweist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59185935A JPS6164145A (ja) | 1984-09-05 | 1984-09-05 | 樹脂封止形半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3527496A1 true DE3527496A1 (de) | 1986-03-13 |
Family
ID=16179453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19853527496 Ceased DE3527496A1 (de) | 1984-09-05 | 1985-07-31 | In kunststoff eingegossene halbleitereinrichtung |
Country Status (3)
Country | Link |
---|---|
JP (1) | JPS6164145A (de) |
DE (1) | DE3527496A1 (de) |
NL (1) | NL8502108A (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3932882A1 (de) * | 1989-10-02 | 1991-04-11 | Siemens Ag | Gut waermeleitender verbundwerkstoff |
EP0480372A1 (de) * | 1990-10-08 | 1992-04-15 | Hitachi, Ltd. | Halbleiter-Gleichrichteranordnung und Vollweggleichrichter mit dieser Anordnung |
DE4216145A1 (de) * | 1991-05-16 | 1992-11-19 | Dow Corning Gmbh | Verfahren zur bildung eines schutzueberzuges auf einer halbleitervorrichtung |
FR2735283A1 (fr) * | 1995-06-09 | 1996-12-13 | Solaic Sa | Module a circuit integre |
DE102008024704A1 (de) * | 2008-04-17 | 2009-10-29 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006143978A (ja) * | 2004-11-25 | 2006-06-08 | Ge Toshiba Silicones Co Ltd | 熱伝導性シリコーン組成物 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1296341B (de) * | 1963-02-04 | 1969-05-29 | Ciba Geigy | Verfahren zur Herstellung von aus Kern und Mantel bestehenden elektrischen Isolatoren |
DE2337336A1 (de) * | 1970-09-23 | 1975-02-06 | Licentia Gmbh | In kunststoff eingebettete halbleiteranordnungen |
DE2748523A1 (de) * | 1977-10-28 | 1979-05-03 | Siemens Ag | Epoxid-niederdruckpressmasse |
DE2916954A1 (de) * | 1978-04-26 | 1979-10-31 | Tokyo Shibaura Electric Co | In kunststoff eingebettete halbleitervorrichtung |
DE3042093A1 (de) * | 1979-11-07 | 1981-05-27 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Formmasse fuer halbleitervorrichtungen |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5610947A (en) * | 1979-07-10 | 1981-02-03 | Toshiba Corp | Semiconductor sealing resin composition |
US4410647A (en) * | 1980-11-28 | 1983-10-18 | International Business Machines Corporation | Epoxy composition and sealing of integrated circuit modules therewith |
JPS57212225A (en) * | 1981-06-24 | 1982-12-27 | Nitto Electric Ind Co Ltd | Epoxy resin composition for encapsulation of semiconductor |
-
1984
- 1984-09-05 JP JP59185935A patent/JPS6164145A/ja active Pending
-
1985
- 1985-07-23 NL NL8502108A patent/NL8502108A/nl not_active Application Discontinuation
- 1985-07-31 DE DE19853527496 patent/DE3527496A1/de not_active Ceased
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1296341B (de) * | 1963-02-04 | 1969-05-29 | Ciba Geigy | Verfahren zur Herstellung von aus Kern und Mantel bestehenden elektrischen Isolatoren |
DE2337336A1 (de) * | 1970-09-23 | 1975-02-06 | Licentia Gmbh | In kunststoff eingebettete halbleiteranordnungen |
DE2748523A1 (de) * | 1977-10-28 | 1979-05-03 | Siemens Ag | Epoxid-niederdruckpressmasse |
DE2916954A1 (de) * | 1978-04-26 | 1979-10-31 | Tokyo Shibaura Electric Co | In kunststoff eingebettete halbleitervorrichtung |
DE3042093A1 (de) * | 1979-11-07 | 1981-05-27 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Formmasse fuer halbleitervorrichtungen |
Non-Patent Citations (1)
Title |
---|
Ed H.S. Katz et al. "Handbook of Filbers and Reinforcements for Plastics" Van Nostrand, New York (1978) S. 55, 148-154 * |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3932882A1 (de) * | 1989-10-02 | 1991-04-11 | Siemens Ag | Gut waermeleitender verbundwerkstoff |
EP0480372A1 (de) * | 1990-10-08 | 1992-04-15 | Hitachi, Ltd. | Halbleiter-Gleichrichteranordnung und Vollweggleichrichter mit dieser Anordnung |
DE4216145A1 (de) * | 1991-05-16 | 1992-11-19 | Dow Corning Gmbh | Verfahren zur bildung eines schutzueberzuges auf einer halbleitervorrichtung |
DE4216145C2 (de) * | 1991-05-16 | 1999-09-02 | Dow Corning Gmbh | Verfahren zur Bildung eines Schutzüberzuges auf einer Halbleitervorrichtung |
FR2735283A1 (fr) * | 1995-06-09 | 1996-12-13 | Solaic Sa | Module a circuit integre |
DE102008024704A1 (de) * | 2008-04-17 | 2009-10-29 | Osram Opto Semiconductors Gmbh | Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils |
US9698282B2 (en) | 2008-04-17 | 2017-07-04 | Osram Opto Semiconductors Gmbh | Optoelectronic component and method for producing an optoelectronic component |
Also Published As
Publication number | Publication date |
---|---|
NL8502108A (nl) | 1986-04-01 |
JPS6164145A (ja) | 1986-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE4219575C2 (de) | Verfahren zur Herstellung einer formverkapselten Drucksensor-Halbleitervorrichtung | |
DE69710248T2 (de) | Bondverfahren für integrierte Schaltung | |
DE102007034402B4 (de) | Halbleiterpackung und Herstellungsverfahren dafür | |
DE69737248T2 (de) | Verfahren zum Einkapseln einer integrierten Halbleiterschaltung | |
DE69233550T2 (de) | Plastikumhüllte integrierte Halbleiterschaltung mit einer Verdrahtungschicht | |
DE4130044C2 (de) | Halbleiter-Drucksensor | |
DE69527668T2 (de) | Anschlussstelle für Halbleiterbauelement | |
DE3022840A1 (de) | Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung | |
DE68926652T2 (de) | Halbleiterpackung ohne Montierungsfläche | |
DE69934153T2 (de) | Verfahren zur Montage von Flip-Chip-Halbleiterbauelementen | |
DE10149093A1 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
DE69233088T2 (de) | Elektrisches Verbindungsteil und sein Herstellungsverfahren | |
DE4032154C2 (de) | Integrierte Schaltungsanordnung mit einem standardisierten Anschlußflächenmuster | |
DE102006032960A1 (de) | Verkapselungsverfahren | |
DE102006045207A1 (de) | Verfahren und System zur Durchführung eines Trace Pull Tests | |
DE102018109013A1 (de) | Formmasse und halbleiter-package mit formmasse | |
DE69616130T2 (de) | Schaltungsplatte mit niedrigem Ausdehnungskoeffizient zur Prüfung von integrierten Schaltungen | |
DE3527496A1 (de) | In kunststoff eingegossene halbleitereinrichtung | |
EP3381051B1 (de) | Elektrische vorrichtung mit einer umhüllmasse | |
DE4133623C2 (de) | Harzversiegelte Halbleitervorrichtung | |
DE19842481B4 (de) | Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls | |
DE69419881T2 (de) | Verpackte Halbeiteranordnung und deren Herstellungsverfahren | |
DE102008045033A1 (de) | Erhöhte Drahtverbindungsstabilität auf reaktiven Metalloberflächen eines Halbleiterbauelements durch Einkapselung der Verbindungsstruktur | |
DE112016003614B4 (de) | Bondpads mit unterschiedlich dimensionierten Öffnungen | |
DE4234700A1 (de) | Halbleiterkompaktanordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |