DE102006045207A1 - Verfahren und System zur Durchführung eines Trace Pull Tests - Google Patents

Verfahren und System zur Durchführung eines Trace Pull Tests Download PDF

Info

Publication number
DE102006045207A1
DE102006045207A1 DE102006045207A DE102006045207A DE102006045207A1 DE 102006045207 A1 DE102006045207 A1 DE 102006045207A1 DE 102006045207 A DE102006045207 A DE 102006045207A DE 102006045207 A DE102006045207 A DE 102006045207A DE 102006045207 A1 DE102006045207 A1 DE 102006045207A1
Authority
DE
Germany
Prior art keywords
package
bumps
circuit
bias voltage
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102006045207A
Other languages
English (en)
Inventor
Wen-Kun Yang
Cheng Chieh Tai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Chip Engineering Technology Inc
Original Assignee
Advanced Chip Engineering Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Chip Engineering Technology Inc filed Critical Advanced Chip Engineering Technology Inc
Publication of DE102006045207A1 publication Critical patent/DE102006045207A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N3/00—Investigating strength properties of solid materials by application of mechanical stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05024—Disposition the internal layer being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

Die vorliegende Erfindung bietet ein effizientes Prüfverfahren und System zum Prüfen des IC-Pakets wie beispielsweise BGA Packages. Mit der vorliegenden Erfindung steht dem Hersteller eine einfachere Möglichkeit zur Verfügung, verschiedene Arten von Paketen, einschließlich neueren Arten zu prüfen. Der Hersteller erhält außerdem ein genaueres Prüfergebnis. Darüber hinaus hilft es dem Hersteller, eine erhebliche Verbesserung des IC-Verpackungsprozesses zu erreichen.

Description

  • Gebiet der Erfindung:
  • Diese Erfindung betrifft ein Verfahren und System zum Prüfen der Bondfestigkeit und Qualität verpackter ICs (integrierter Schaltungen) und insbesondere ein neuartiges Verfahren und System zum Prüfen der Bondfestigkeit und Qualität von Wafer Level Packaged-ICs (integrierten Schaltungen).
  • Hintergrund der Erfindung:
  • Halbleitertechnologien entwickeln sich sehr schnell, insbesondere für Halbleiterplättchen, die eine Tendenz zur Miniaturisierung aufweisen. Außerdem haben die Anforderungen für die Funktionen der Halbleiterplättchen eine entgegengesetzte Tendenz zu mehr Vielfalt. Das heißt, die Hallbleiterplättchen müssen mehr E/A-Pads auf einer kleineren Fläche haben, so daß die Dichte der Anschlüsse schnell ansteigt. Das führt dazu, daß die Verpackung für die Halbleiterplättchen schwieriger und der Ertrag verringert wird.
    •
  • Die Hauptaufgabe der Paketstruktur besteht darin, die Plättchen vor externen Schäden zu schützen. Die Bonds der ICs (integrierten Schaltungen) können jedoch wesentlich durch die Temperaturschwankungen während des IC-Betriebs beeinträchtigt werden. Obwohl das Paket nicht durch externe Kräfte beschädigt wird, kann der IC in dieser Situation trotzdem ihre Funktion nicht angemessen ausführen. Es ist daher notwendig, die Bondfestigkeit und Qualität der verpackten integrierten Schaltung zu prüfen, um eine höhere Ertragszuverlässigkeit der verpackten IC zu erhalten.
  • Für die oben erwähnte Aufgabe gibt es ein "Wire Pull Testing" (WPT, Drahtzugprüfung) genanntes Verfahren. Wire Pull Testing ist eine von mehreren verfügbaren Time-Zero-Prüfungen für die Drahtbondfestigkeit und -qualität. Sie besteht im Aufbringen einer nach oben gerichteten Kraft unter dem zu prüfenden Draht und effektivem Abziehen des Drahts vom Plättchen. Und es gibt mehrere verschiedene Versagensarten bei WPT: (1) Abheben des ersten Bonds (Kugelbond); (2) Bruch des Halses; (3) Drahtbruch in der Spanne; (4) Heel Break (Absatzbruch); und (5) Abheben des zweiten Bonds (Keilbond). Das Abheben des ersten oder zweiten Bonds ist nicht zulässig und sollte den Prozeßbetreiber dazu bewegen, zu untersuchen, warum eine solche Versagensart aufgetreten ist. Mit der Verbesserung von IC-Paketen sind trotzdem viele verschiedene Arten von Paketen offenbart. Das WPT kann nur auf einige traditionelle Pakete angewandt werden, wie Wire Bonding-BGA (Ball Grid Array), kann jedoch nicht auf einige neuere Pakete, wie Flip-Chip Package, angewandt werden. Das WPT-Verfahren ist daher ineffizient und unpraktisch.
  • Zum Prüfen von BGA Packages wird ein weiteres, "Ball Shear Testing (BST, Kugelscherprüfung)" genanntes Verfahren bereitgestellt. Durch Aufbringen einer horizontalen Kraft auf die Bonding-Kugel, wie beispielsweise eine Lotkugel, würde die Bonding-Kugel in eine horizontale Richtung gepreßt. Es gibt sechs Versagensarten (siehe JEDEC-Norm Nr. B117) des BST, und zwar: (1) Kugelscheren, (2) Abheben des Pads, (3) Abheben der Kugel: mangelnde Lotbenetzung, (4) intermetallischer Bruch, (5) Scheren über der Kugelmittellinie, (6) Interference Setup Error. Die erste und die zweite Versagensart sind zulässig, die übrigen sind nicht zulässig. Obwohl dieses Verfahren um einiges besser scheint, hat es immer noch viele Nachteile. Es eignet sich beispielsweise nur für Flip-Chip Packages, kann aber nicht bei Fan-In und Fan-Out-Wafer Level Packaging (FO-WLP) oder anderen modifizierten Arten von BGA Packages angewandt werden. Der Grund besteht darin, daß es zu unerwünschten Versagensarten führt, wie beispielsweise dem Abheben der Kugel an der UBM (Under Bump Metallurgy, Unter-Bump-Metallisierung), die sich zwischen Leiter (Umverteilungsschicht, Redistribution Layer oder RDL) und Lotkugel befindet, aber nicht zum erwarteten Ergebnis, wobei der gebrochene Teil (UBM) zwischen Bonding-Pad und Leiter gebildet wird.
  • In Anbetracht der obigen Probleme besteht dringender Bedarf an einem Verfahren und System zum Prüfen der Bondfestigkeit und Qualität von Paketen verschiedener Typen. Das System mit den oben erwähnten Funktionen sollte leicht zu erweitern und sehr zuverlässig sein. Die vorliegende Erfindung kann daher alle diese Anforderungen erfüllen.
  • Zusammenfassung der Erfindung:
  • Die vorliegende Erfindung erfüllt die Anforderungen durch Bereitstellen eines Verfahrens und Systems zum Prüfen der Bondqualität von Plättchen. Es ist zu beachten, daß die vorliegende Erfindung auf mehrere Arten realisiert werden kann, einschließlich als Prozeß, als System oder als Verfahren. Durch Anwenden des Verfahrens und Systems der vorliegenden Er findung kann der Hersteller von Paketen den wirklich kritischen Teil der Prüfung ermitteln. Außerdem kann der Hersteller die Ertragszuverlässigkeit des Pakets leicht verbessern.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, die Bondqualität des Pakets zu bestimmen, indem die Beanspruchung gemessen wird, die das Bonding-Teil aushalten kann. Durch Anschließen der Vorspannungen an leitfähige Teile des Pakets wird ein Stromkreis gebildet. Dann bringen wir eine externe Kraft auf die Bonding-Kugeln in vertikaler Richtung auf und beobachten den Status des Stromkreises. Die Bonding-Kugel wird aufgrund der darauf aufgebrachten externen Kraft verformt und diese externe Kraft wird den Bonding-Pads vom elastischen Leitermaterial angezeigt. Dann bewirkt sie die Verformung der Bonding-Teile und außerdem den Status des gebildeten Stromkreises. Wenn dieser Stromkreis in einem geschlossenen Zustand ist, bedeutet das, daß die Bonds immer noch miteinander verbunden sind. Wenn dieser Stromkreis in einem offenen Zustand ist, bedeutet das, daß einige Teile im Paket gerissen sind. Wenn gleichzeitig die Differenz der externen Kraft beobachtet wird, kann dies dem Hersteller helfen, die Bondqualität des Pakets zu bestimmen. Da der Stromkreis sehr empfindlich ist, können wir den Stromkreis als Auslöser betrachten, der für den Moment steht, in dem die Bonds reißen. Anhand dieses Stromkreises können wird die Bondfestigkeit genau messen, die das Paket aushalten kann.
  • Eine weitere Aufgabe der vorliegenden Erfindung besteht darin, die Bondqualität des Pakets durch Messen eines Dimensionsparameters der Bonding-Kugeln zu bestimmen. Durch Anschließen der Vorspannungen an Bumps (leitfähige Teile) des Pakets wird ein Stromkreis gebildet. Dann bringen wir eine externe Kraft in vertikaler Richtung auf die Bonding-Kugeln auf und beobachten den Dimensionsparameter der sich verformenden Bonding-Kugeln. Die Bonding-Kugeln werden verformt, da die externe Kraft auf sie aufgebracht wird und das elastische Material die Leiterschicht bildet. Dann bewirkt sie die Verformung der Bonding-Teile und außerdem den Status des gebildeten Stromkreises. Wenn dieser Stromkreis in einem geschlossenen Zustand ist, bedeutet das, daß die Bonds nicht miteinander verbunden sind. Wenn dieser Stromkreis hingegen in einem offenen Zustand ist, bedeutet das, daß einige Teile im Paket gerissen sind. In der Zwischenzeit wird der Dimensionsparameter der Bonding-Kugeln beobachtet. Dadurch kann festgestellt werden, ob die Bonding-Qualität des Pakets hervorragend ist oder nicht. Durch Verweisen auf diese Messung des Dimensionsparameters kann der Hersteller außerdem den Ertrag seines Verpackungsprozesses verbessern.
    •
  • Kurze Beschreibung der Zeichnungen:
  • Die vorliegende Erfindung wird anhand der nachfolgenden ausführlichen Beschreibung zusammen mit den beiliegenden Zeichnungen ohne weiteres verständlich.
  • 1 ist ein schematisches Diagramm einer der möglichen Paketstrukturen, die in der vorliegenden Erfindung verwendet wird.
  • 2 ist ein Ablaufdiagramm für den Trace Pull Test zum Bestimmen der Bonding-Qualität durch Messen der Stärke einer externen Kraft.
  • 3 ist ein Ablaufdiagramm für den Trace Pull Test zum Bestimmen der Bonding-Qualität durch Messen des Dimensionsparameters verformter Bumps.
  • 4 ist ein Blockdiagramm, das ein System eines Trace Pull Tests veranschaulicht.
  • Ausführliche Beschreibung der bevorzugten Ausführungsform: Die vorliegende Erfindung wird mit bevorzugten Ausführungsformen und beiliegenden Zeichnungen beschrieben. Es ist zu beachten, daß alle Ausführungsformen lediglich zur Veranschaulichung verwendet werden. Obwohl die vorliegende Erfindung anhand einer bevor zugten Ausführungsform beschrieben wurde, ist die Erfindung nicht auf diese Ausführungsform beschränkt. Der Fachmann wird jedoch einsehen, daß die vorliegende Erfindung ohne einige oder alle dieser spezifischen Einzelheiten ausgeführt werden kann. In anderen Fällen wurden wohl bekannte Prozeßabläufe nicht im Detail beschrieben, um die vorliegende Erfindung nicht unnötig zu verschleiern.
  • Eine teilweise Paketstruktur, eingesetzt in einer der bevorzugten Ausführungsformen der vorliegenden Erfindung ist, in 1 gezeigt. Die Paketstruktur umfaßt eine Isolierschicht 103 und eine Passivierungsschicht 102 eines IC-Bausteins (integrierte Schaltung) 100. Das Material der Isolierschicht 103 kann eine dielektrische Schicht mit einer Dicke von 5 Mikrometer sein, wie beispielsweise BCB, SINR (Siloxan-Polymer), Epoxid, Polyimid usw. Das Material der Passivierungsschicht 102 ist Polyimid oder SiN. Der Leiter (Umverteilungsschicht oder RDL) 104 ist über der Isolierschicht 103, Al-Pads 101 der IC-Vorrichtung gebildet. Das Material des Leiters (RDL) 104 kann eine Ti/Cu-Legierung oder Cu/Ni/Au-Legierung mit einer Dicke von 15 Mikrometer sein. Die Ti/Cu-Legierung kann durch das Sputterverfahren gebildet sein, die Cu/Ni/Au-Legierung kann durch Galvanisieren gebildet sein. Außerdem hat eine Isolierschicht 105, die den Leiter (RDL) 104 bedeckt, eine Vielzahl von Öffnungen, um einen Teil des Leiters (RDL) 104 freizulegen. Lotkugeln 106 befinden sich in jeder der Öffnungen, um elektrisch mit einer Leiterplatte (PCB) oder externen Teilen zu koppeln. Das Material der Isolierschicht 105 kann eine dielektrische Schicht, wie BCB, SINR (Siloxan-Polymer), Epoxid, Polyimid usw. sein.
  • Die oben erwähnte Paketstruktur benötigt kein zusätzliches Material, um die Lotkugel 106 intensiv zu fixieren. Wenn die Lotkugel 106 mit der Leiterplatte (PCB) verbunden wird, kann die Beanspruchung durch Temperatureinfluß an der Verbindungsstelle zwischen der Lotkugel 106 und dem Leiter (RDL) 104 eingeleitet werden, sie wird durch die UBM (Unter-Bump-Metallisierung) 107 angezeigt, die Lotkugel 106 ist infolge Verstärkungsbeanspruchung, die durch Temperaturschwankungen entsteht, gerissen. Da die Bonding-Kraft der UBM 107, die sich zwischen dem Leiter 104 und der Lotkugel 106 befindet, größer ist als die Verstärkungsbeanspruchung, besteht keine Möglichkeit, daß der gerissene Teil die UBM 107 ist. Der gerissene Teil wird jedoch die UBM 108 sein, die sich zwischen dem Leiter 104 und dem Pad 101 befindet. Das heißt, die Bonding-Kraft der UBM 108 ist viel kleiner als die Bonding-Kraft der UBM 107. Dies führt zu einer Stromkreisunterbrechung zwischen Lotkugel und Pad.
  • In 2 ist ein Ablauf des Trace Pull Test-Verfahrens im Ablaufdiagramm veranschaulicht. In einer bevorzugten Ausführungsform der vorliegenden Erfindung kann ein Hersteller den Ertrag des Pakets bestimmen, indem er die Festigkeit prüft, die das Paket aushalten kann. Das Verfahren 200 ist eine Kombination der notwendigen Schritte des Trace Pull Tests und das ganze Verfahren beginnt mit dem Schritt 202, bei dem es sich um die Vorbereitung des Plättchens für die Prüfung handelt. In der oben erwähnten Beschreibung wurde bereits die bevorzugte Struktur des Plättchens genannt, das für die Prüfung geeignet ist. Dies ist jedoch nicht die einzige Art von Plättchen, die sich für die Prüfung eignet, wir können diese Prüfung auf verschiedene Arten von IC anwenden, einschließlich einem zukünftigen IC, beispielsweise einem Wirebonding BGA Package, einem Flip-Chip BGA Package, PBGA Package, LGA Package oder einem Fan-In und Fan-out Wafer Level Packaging (FO-WLP). Dann werden im nächsten Schritt 204 beide Vorspannungen an Anschlüsse gekoppelt, um einen Stromkreis zu bilden. Der Grund für das Bilden dieses Stromkreises besteht darin, dem Hersteller zu helfen, deutlich zwischen dem guten Zustand und dem Versagenszustand zu unterscheiden. Durch Nutzen der Eigenschaft des Stromkreises können wir in sehr kurzer Zeit einen geschlossenen Stromkreis von einem offenen Stromkreis unterscheiden. Die beiden Vorspannungen können an eine Energieversorgung angeschlossen sein, die in die Prüfvorrichtung eingebaut ist/nicht in die Prüfvorrichtung eingebaut ist und verschiedene Arten elektrischer Ströme wie Gleichstrom mit verschiedenen Spannungen liefern kann. Die Anschlüsse auf dem Plättchen können die UBM und ein beliebiger naheliegender leitfähiger Teil des Plättchens sein. Die hier erwähnte UBM bezieht sich auf die UBM zwischen dem Leiter und der Bonding-Kugel, ist in 1 die UBM 107 und sogar die Bonding-Kugel selbst. Alternativ bezieht sich die UBM auf den Bereich zwischen dem Leiter und dem Bonding-Pad, es kann die UBM 108 in 1 und jedes leitfähige Teil in der Nähe sein. Darüber hinaus können wir sogar die beiden Vorspannungen an ein beliebiges Paar der Bonding-Kugeln auf dem Plättchen koppeln, um die Leitfähigkeit zwischen dem Paar zu prüfen und die Funktion des IC zu prüfen. Wenn der Stromkreis erfolgreich hergestellt ist, wird der anschließende Schritt des Blocks 206 eingeleitet. In diesem Schritt wird eine externe Kraft auf das Prüfobjekt aufgebracht. Bei dem Objekt kann es sich um das Paket der oben erwähnten Art oder beliebige andere Arten von Paketen handeln. Die externe Kraft wird von einer Trace Pull-Prüfvorrichtung erzeugt, wobei es sich bei der Prüfvorrichtung um einen beliebig ausgeführten Mechanismus oder einfach um die Wire Pull-Testvorrichtung handeln kann. Die externe Kraft wird in einer vertikalen Richtung aufgebracht, das bedeutet, wir "ziehen" die Bonding-Kugel nach oben. Da die oben erwähnten Vorspannungen an eine Energieversorgung angeschlossen sind, die in die Prüfvorrichtung eingebaut/nicht eingebaut ist und verschiedene Arten von elektrischen Strömen, wie Gleichstrom mit verschiedenen Spannungen liefern kann, kann der gebildete Stromkreis verwendet werden, um die Erzeugung der externen Kraft zu steuern. Wenn der gebildete Stromkreis im offenen Zustand ist (bedeutet, daß die leitfähige Schicht irgendwo gerissen ist), entfernt die Prüfvorrichtung die externe Kraft automatisch. Gleichzeitig mißt in Schritt 208 die Prüfvorrichtung die Stärke der externen Kraft und dieser Meßwert kann für die maximale Beanspruchung stehen, die das Paket aushalten kann. Außerdem kann die gemessene Festigkeit in einer anderen nützlichen Quelle zur weiteren Untersuchung eingegeben werden. Schließlich können in Schritt 210 alle möglichen Arten eingeführt werden, um den gemessenen Wert zu analysieren, um die Qualität des geprüften Pakets zu bestimmen.
  • In 3 ist ein Ablauf des Trace Pull Test-Verfahrens im Ablaufdiagramm veranschaulicht. In einer weiteren bevorzugten Ausführungsform der Erfindung kann der Hersteller den Ertrag des Pakets bestimmen, indem er prüft, ob die Längenänderung die Toleranz überschreitet oder nicht. Das Verfahren 300 ist eine Kombination der notwendigen Schritte des Trace Pull Test und das ganze Verfahren beginnt mit dem Schritt 302, bei dem es sich um die Vorbereitung des Plättchens für die Prüfung handelt. In der oben erwähnten Beschreibung wurde bereits die bevorzugte Struktur des Plättchens genannt, das für die Prüfung geeignet ist. Dies ist jedoch nicht die einzige Art von Plättchen, die sich für die Prüfung eignet, wir können die vorliegende Erfindung auf verschiedene Arten von IC anwenden, einschließlich eines zukünftigen IC, beispielsweise einem Wirebonding BGA Package, einem Flip-Chip BGA Package, PBGA Package, LGA Package oder einem Fan-In und Fan-out Wafer Level Packaging (FO-WLP). Dann gehen wir zu Schritt 304, um beide Vorspannungen an Anschlüsse zu koppeln, um einen Stromkreis zu bilden. Der Grund für das Bilden dieses Stromkreises besteht darin, dem Hersteller zu helfen, deutlich zwischen dem guten Zustand und dem Versagenszustand zu unterscheiden. Durch Nutzen der Eigenschaft des Stromkreises können wir in sehr kurzer Zeit einen geschlossenen Stromkreis von einem offenen Stromkreis unterscheiden. Die beiden Vorspannungen können an eine Energieversorgung angeschlossen sein, die in die Prüfvorrichtung eingebaut ist/nicht eingebaut ist und verschiedene Arten elektrischer Ströme wie Gleichstrom mit verschiedenen Spannungen liefern kann. Die Anschlüsse auf dem Plättchen können die UBM und ein beliebiger naheliegender leitfähiger Teil des Plättchens sein. Die hier erwähnte UBM bezieht sich auf die UBM zwischen dem Leiter und der Bonding-Kugel, wie in 1 zu sehen, ist die UBM die UBM 107 und sogar die Bonding-Kugel selbst. Alternativ bezieht sich die UBM auf den Bereich zwischen dem Leiter und dem Bonding-Pad, es kann die UBM 108 in 1 und jedes leitfähige Teil in der Nähe sein. Darüber hinaus können wir sogar die beiden Vorspannungen an ein beliebiges Paar der Bonding-Kugeln auf dem Plättchen koppeln, um die Leitfähigkeit zwischen dem Paar zu prüfen und die Funktion des IC zu prüfen. Wenn der Stromkreis erfolgreich hergestellt wurde, können wir mit dem Block 306 fortfahren. In diesem Schritt wird eine externe Kraft auf das Prüfobjekt aufgebracht. Bei dem Objekt kann es sich um das Paket der oben erwähnten Art oder beliebige andere Arten von Paketen handeln. Die externe Kraft wird von einer Trace Pull-Testvorrichtung geliefert, wobei es sich bei der Prüfvorrichtung um einen komplett neu entwickelten Mechanismus oder einfach um die Wire Pull-Testvorrichtung handeln kann. Die externe Kraft wird in einer vertikalen Richtung aufgebracht, das bedeutet, wir "ziehen" die Bonding-Kugel nach oben. Bei solch einem Verfahren wird die Lotkugel verformt und die Länge (beispielsweise der Durchmesser) der Lotkugel wird vergrößert. In der Zwischenzeit kann in Schritt 308 der Dimensionsparameter (Länge oder Durchmesser) der verformten Lotkugel bestimmt oder gemessen werden. Obwohl der Dimensionsparameter der Lotkugel seine Grenzen oder Toleranz hat, kann er dennoch ein nützliches Kriterium sein. Wenn beispielsweise die Länge bis zu einem vorbestimmten Parameter beträgt, bedeutet das, daß die Bonding-Qualität des Pakets hervorragend ist. Weil es unmöglich ist, daß die Lotkugel ohne eine andere externe Kraft auf diese Weise verformt wird. In Schritt 310 besteht der nächste Schritt darin, den Grad der Verformung zu analysieren, um festzustellen, ob die Bonding-Qualität des geprüften Pakets gut ist oder nicht.
  • In 4 ist ein System eines Trace Pull Tests in einem Blockdiagramm veranschaulicht. Ein System 400 ist eine der bevorzugten Ausführungsformen des Trace Pull Tests und ist als beispielhaft zu betrachten. Das System 400 umfaßt einen Träger 401 zum Tragen eines IC-Pakets 402, das das Prüfobjekt ist, und es kann sich dabei um verschiedene Arten von Paketen handeln. In dieser bevorzugten Ausführungsform umfaßt das IC-Paket 402 FO-WLP (Fan-in und Fan-out Wafer Level Packaging), ist aber nicht darauf beschränkt. Die möglichen Arten des Pakets umfassen ein Wirebonding BGA Package, ein Flip-Chip BGA Package, PBGA Package, LGA Package und ein Fan-in und Fan-out Wafer Level Packaging (FO-WLP). Die Bumps 404 sind Lotkugeln auf dem IC-Paket 402, können aber auch der "Draht" auf einem Wirebonding Package oder andere leitfähige Teile verschiedener Pakete sein. Diese Bumps des Pakets werden zum anschließenden Koppeln an die Vorspannungen 406 verwendet. Die Bedienperson wählt ein Paar Bumps, die mit dem Leiter (RDL) im Paket verbunden sind, um die beiden Vorspannungen 406 zu koppeln, die entgegengesetzte Polarität haben. Durch Koppeln beider Vorspannungen an das IC-Paket 402 wird ein Stromkreis gebildet. Ein Widerstandsmesser 408 befindet sich zwischen den Vorspannungen 406, um den Status des gebildeten Stromkreises zu überwachen, und wenn der gemessene Widerstand unendlich ist, bedeutet das, daß der Stromkreis im "offenen" Zustand ist. Das Prüfsystem 400 umfaßt eine Prüfvorrichtung 410 mit einer Kopplungsvorrichtung, die zum Koppeln des Prüfobjekts verwendet wird. Die Hauptfunktion der Prüfvorrichtung 410 besteht darin, eine externe Kraft in im Wesentlichen vertikaler Richtung, d.h. der Richtung Z in 4, auf das Prüfobjekt aufzubringen. Die Prüfvorrichtung 410 kann ein Trace Pull Tester, ein Wire Pull Tester, ein modifizierter Ball Shear Tester oder eine neu entwickelte Prüfvorrichtung sein. Die Vorspannungen 406 werden von einer Energieversorgung 407 bereitgestellt, die in die Prüfvorrichtung 410 eingebaut ist/nicht eingebaut ist und verschiedene Arten elektrischer Ströme wie Gleichstrom mit verschiedenen Spannungen, liefern kann. Das Kraft/Längenmeßgerät 412A, 412B ist an die Prüfvorrichtung 410 gekoppelt, um den sich ändernden Status des Prüfobjekts zu bestimmen, wenn sich der Stromkreis im "offenen" Zustand befindet. Die Prüfvorrichtung 410 kann von einer Steuerung gesteuert werden, die in der Abbildung nicht gezeigt ist, wobei die Steuerung den Status des Stromkreises vom Widerstandsmesser 408 empfängt und anhand von diesem Status bestimmt, wann die auf das Prüfobjekt aufgebrachte externe Kraft entfernt werden muß. Diese Steuerung kann außerdem verwendet werden, um das Kraft/Längenmeßgerät 412A, 412B zu steuern, um den genauen Wert der gemessenen Daten aufzuzeichnen, wenn sich der Stromkreis im "offenen" Zustand befindet. Aus all diesen gemessenen Werten kann der Hersteller den Ertrag seines Verpackungsprozesses überprüfen und außerdem seine Verpackungsqualität verbessern.
  • Weitere Ausführungsformen werden für den Fachmann anhand der Betrachtung der Spezifikation und Ausführung der Erfindung offensichtlich sein. Das Wort "umfassend" und Formen des Worts "umfassend", wie es in der Beschreibung und in den Patenansprüchen verwendet wird, soll keine Varianten oder Ergänzungen der Erfindung ausschließen. Darüber hinaus wurde eine gewisse Terminologie zum Zweck der Klarheit der Beschreibung verwendet, nicht jedoch um die vorliegende Erfindung einzuschränken. Die oben beschriebenen Ausführungsformen und bevorzugten Merkmale sind als beispielhaft zu betrachten, wobei die Erfindung durch die angehängten Patentansprüche definiert wird.

Claims (13)

  1. Verfahren zur Durchführung eines Trace Pull Tests für ein Paket, wobei das Verfahren folgende Schritte umfaßt: Vorbereiten eines Plättchens mit einer Vielzahl von Bumps; Koppeln einer ersten Vorspannung an einen ersten Anschluß des Plättchens und Koppeln einer zweiten Vorspannung an einen zweiten Anschluß des Plättchens, um einen Stromkreis zu bilden; Aufbringen einer externen Kraft auf die Bumps in einer im Wesentlichen vertikalen Richtung; und Messen einer Stärke der externen Kraft, wenn der Stromkreis offen ist.
  2. Verfahren nach Anspruch 1, wobei das Verfahren weiter umfaßt: Bestimmen einer Bonding-Qualität des Plättchens gemäß der Stärke.
  3. Verfahren nach Anspruch 1, wobei das Paket ein Wirebonding BGA Package, ein Flip-Chip BGA Package, PBGA Package, LGA Package oder ein Fan-in und Fan-out Wafer Level Packaging (FO-WLP) umfaßt.
  4. Verfahren nach Anspruch 1, wobei der erste Anschluß die Bumps oder UBM (Unter-Bump-Metallisierung) zwischen den Bumps und dem Leiter umfaßt und der zweite Anschluß die UBM (Unter-Bump-Metallisierung) zwischen dem Leiter und einem Bonding-Pad sein kann.
  5. Verfahren nach Anspruch 1, wobei die erste Vorspannung elektrisch positiv oder elektrisch negativ ist und die zweite Vorspannung elektrisch positiv ist, wenn die erste Vorspannung elektrisch negativ ist, und elektrisch negativ ist, wenn die erste Vorspannung elektrisch positiv ist.
  6. Verfahren zur Durchführung eines Trace Pull Tests im Dimensionsparameter für ein Paket, wobei das Verfahren folgende Schritte umfaßt: Vorbereiten eines Plättchens mit einer Vielzahl von Bumps; Koppeln einer ersten Vorspannung an einen ersten Anschluß des Plättchens und Koppeln einer zweiten Vorspannung an einen zweiten Anschluß des Plättchens, um einen Stromkreis zu bilden; Aufbringen einer externen Kraft auf die Bumps in einer im Wesentlichen vertikalen Richtung; und Messen eines Dimensionsparameters der Bumps, wenn der Stromkreis offen ist.
  7. Verfahren nach Anspruch 6, wobei die Schritte weiter umfassen: Bestimmen einer Bonding-Qualität des Plättchens gemäß des Dimensionsparameters.
  8. Verfahren nach Anspruch 6, wobei das Paket ein Wirebonding BGA Package, ein Flip-Chip BGA Package, PBGA Package, LGA Package oder ein Fan-in und Fan-out Wafer Level Packaging (FO-WLP) umfaßt.
  9. Verfahren nach Anspruch 6, wobei der erste Anschluß die Bumps oder UBM zwischen den Bumps und dem Leiter umfaßt und der zweite Anschluß die UBM zwischen dem Leiter und einem Bonding-Pad umfaßt.
  10. Verfahren nach Anspruch 6, wobei die erste Vorspannung elektrisch positiv oder elektrisch negativ ist und die zweite Vorspannung elektrisch positiv ist, wenn die erste Vorspannung elektrisch negativ ist, und elektrisch negativ ist, wenn die erste Vorspannung elektrisch positiv ist.
  11. System zur Durchführung eines Trace Pull Tests für IC-Pakete, wobei das System Folgendes umfaßt: einen Träger zum Tragen eines zu prüfenden IC-Pakets; eine Energieversorgung zum Bereitstellen von Prüfvorspannungen, die beim Prüfen mit dem zu prüfenden IC-Paket gekoppelt ist; eine Prüfvorrichtung zum Ziehen der Bumps des zu prüfenden IC-Pakets entlang einer im Wesentlichen vertikalen Richtung beim Prüfen; und ein Kraft/Längenmeßgerät, das mit der Prüfvorrichtung gekoppelt ist.
  12. System nach Anspruch 11, wobei das zu prüfende IC-Paket weiter ein Wirebonding BGA Package, ein Flip-Chip BGA Package, PBGA Package, LGA Package oder ein Fan-in und Fan-out Wafer Level Packaging (FO-WLP) umfaßt.
  13. System nach Anspruch 11, wobei die Prüfvorrichtung eine Trace Pull-Prüfvorrichtung, eine Wire Pull-Prüfvorrichtung, eine modifizierte Ball Shear-Prüfvorrichtung oder eine neu entwickelte Prüfvorrichtung ist.
DE102006045207A 2005-09-26 2006-09-25 Verfahren und System zur Durchführung eines Trace Pull Tests Ceased DE102006045207A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/235,485 US7319043B2 (en) 2005-09-26 2005-09-26 Method and system of trace pull test
US11/235,485 2005-09-26

Publications (1)

Publication Number Publication Date
DE102006045207A1 true DE102006045207A1 (de) 2007-06-06

Family

ID=37892762

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006045207A Ceased DE102006045207A1 (de) 2005-09-26 2006-09-25 Verfahren und System zur Durchführung eines Trace Pull Tests

Country Status (7)

Country Link
US (2) US7319043B2 (de)
JP (1) JP2007116140A (de)
KR (1) KR100873532B1 (de)
CN (1) CN101025393A (de)
DE (1) DE102006045207A1 (de)
SG (1) SG131091A1 (de)
TW (1) TWI275166B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032560A1 (de) * 2007-07-12 2009-01-15 Qimonda Ag System und Verfahren zum Prüfen elektrischer Kontaktstellen von Halbleiter-Bauelementen

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076786B2 (en) * 2008-07-11 2011-12-13 Advanced Semiconductor Engineering, Inc. Semiconductor package and method for packaging a semiconductor package
US8269516B1 (en) * 2009-04-03 2012-09-18 Xilinx, Inc. High-speed contactor interconnect with circuitry
US8269348B2 (en) * 2010-02-22 2012-09-18 Texas Instruments Incorporated IC die including RDL capture pads with notch having bonding connectors or its UBM pad over the notch
US8534136B2 (en) 2010-03-31 2013-09-17 Flextronics Ap, Llc. Pin soldering for printed circuit board failure testing
US8618827B2 (en) * 2010-10-13 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Measurement of electrical and mechanical characteristics of low-K dielectric in a semiconductor device
US9030019B2 (en) * 2010-12-14 2015-05-12 Infineon Technologies Ag Semiconductor device and method of manufacture thereof
US9964563B1 (en) 2014-07-18 2018-05-08 Flextronics Ap, Llc Method and apparatus for ICT fixture probe cleaning
CN104344988B (zh) * 2014-11-04 2017-01-18 株洲南车时代电气股份有限公司 一种bga焊点加速寿命预测方法
US9889521B2 (en) * 2014-12-02 2018-02-13 Asm Technology Singapore Pte Ltd Method and system for pull testing of wire bonds
KR102632563B1 (ko) 2016-08-05 2024-02-02 삼성전자주식회사 반도체 패키지
US10648871B2 (en) 2017-10-05 2020-05-12 International Business Machines Corporation Fracture ring sensor
KR20210000812A (ko) 2019-06-25 2021-01-06 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275058A (en) * 1992-10-30 1994-01-04 Ford Motor Company Method and apparatus for detecting wire bond pull test failure modes
JPH06331678A (ja) * 1993-05-13 1994-12-02 Internatl Business Mach Corp <Ibm> 電子部品のリード接続を検査する方法および装置
KR0131389B1 (ko) 1994-09-27 1998-04-14 황인길 비지에이 반도체패키지의 와이어본딩 검사방법
US5675179A (en) * 1995-01-13 1997-10-07 Vlsi Technology, Inc. Universal test die and method for fine pad pitch designs
US5591920A (en) * 1995-11-17 1997-01-07 Kulicke And Soffa Investments, Inc. Diagnostic wire bond pull tester
US5686670A (en) * 1996-11-20 1997-11-11 Vlsi Technology, Inc. Adjustable fixture for use with a wire pull tester
JP3414967B2 (ja) * 1997-02-24 2003-06-09 松下電器産業株式会社 バンプ検査方法
GB9811795D0 (en) * 1998-06-03 1998-07-29 Dage Precision Ind Inc Test apparatus
US6237833B1 (en) * 1998-06-15 2001-05-29 Rohm Co., Ltd. Method of checking wirebond condition
US6094144A (en) * 1998-10-15 2000-07-25 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
US6452502B1 (en) * 1998-10-15 2002-09-17 Intel Corporation Method and apparatus for early detection of reliability degradation of electronic devices
JP2000162284A (ja) * 1998-12-01 2000-06-16 Mitsubishi Electric Corp 半導体集積回路
US6568581B2 (en) * 2001-03-15 2003-05-27 Asm Technology Singapore Pte. Ltd. Detection of wire bonding failures
DE50208590D1 (de) * 2002-02-01 2006-12-14 F & K Delvotec Bondtech Gmbh Testvorrichtung zur Ausführung eines Pulltests
US6790758B2 (en) * 2002-11-25 2004-09-14 Silicon Integrated Systems Corp. Method for fabricating conductive bumps and substrate with metal bumps for flip chip packaging
US6982565B2 (en) * 2003-03-06 2006-01-03 Micron Technology, Inc. Test system and test method with interconnect having semiconductor spring contacts
US6790759B1 (en) * 2003-07-31 2004-09-14 Freescale Semiconductor, Inc. Semiconductor device with strain relieving bump design
US7102372B2 (en) * 2004-11-02 2006-09-05 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus and method for testing conductive bumps
US7501832B2 (en) * 2005-02-28 2009-03-10 Ridgetop Group, Inc. Method and circuit for the detection of solder-joint failures in a digital electronic package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007032560A1 (de) * 2007-07-12 2009-01-15 Qimonda Ag System und Verfahren zum Prüfen elektrischer Kontaktstellen von Halbleiter-Bauelementen

Also Published As

Publication number Publication date
TWI275166B (en) 2007-03-01
TW200713532A (en) 2007-04-01
US7319043B2 (en) 2008-01-15
KR20070034971A (ko) 2007-03-29
CN101025393A (zh) 2007-08-29
JP2007116140A (ja) 2007-05-10
US20070069207A1 (en) 2007-03-29
US7446546B2 (en) 2008-11-04
SG131091A1 (en) 2007-04-26
KR100873532B1 (ko) 2008-12-11
US20070152693A1 (en) 2007-07-05

Similar Documents

Publication Publication Date Title
DE102006045207A1 (de) Verfahren und System zur Durchführung eines Trace Pull Tests
DE69925878T2 (de) Verfahren und Vorrichtung zur &#34;Flip-Chip&#34; Montage eines elektronischen Bauteils
DE4411973C2 (de) KGD-Anordnung und Verfahren zur Herstellung einer KGD-Anordnung
DE102012107760B4 (de) Bauelement und Verfahren für Lötverbindungen
DE60107519T2 (de) Anisotropisches leitfähiges Verbindungsblatt, Herstellungsverfahren dafür und Produkt davon
DE4223658B4 (de) Testvorrichtung für Halbleiter-Chips
DE19837138B4 (de) Prüfkarte zum Prüfen von Chips mit integrierten Schaltungen
DE602004010116T2 (de) Verfahren und vorrichtung zum testen elektrischer eigenschaften eines zu prüfenden objekts
DE102010002453B4 (de) Verfahren und Messystem zur Bewertung der Metallstapelintegrität in komplexen Halbleiterbauelementen durch mechanisches Verspannen von Chipkontakten
DE102006032960A1 (de) Verkapselungsverfahren
DE102013103465B4 (de) Anschlussstruktur mit reduzierter Spannung für integrierte Schaltungen
DE112009004562T5 (de) Halbleiterstückverbindungsüberwachungssystem und -verfahren
DE10311368A1 (de) Verfahren zum Vermeiden einer Back-End-Umverdrahtung in Ball-Grid-Array-Gehäusen und daraus hergestellte Anordnung
DE102013214410B4 (de) Erfassen anomal schwacher BEOL-Stellen in einem Metallisierungssystem
DE19717368A1 (de) Drahtbondverfahren, Drahtbondvorrichtung und mit denselben hergestellte Halbleitereinrichtung
DE10255378B4 (de) Teststruktur zum Bestimmen der Stabilität elektronischer Vorrichtungen die miteinander verbundene Substrate umfassen
DE112008000484T5 (de) Design-für-Test Mikrosonde bzw. -Messsonde
DE102012108116B4 (de) Messvorrichtung und Verfahren zum Messen einer Chip-zu-Chip-Träger-Verbindung
DE102010000092A1 (de) Halbleiterpackage mit wedge-gebondetem Chip
WO2004001432A1 (de) Elektromigrations-testvorrichtung und elektromigrations-testverfahren
DE10214148A1 (de) Halbleiteruntersuchungssytem zur Untersuchung einer integrierten Halbleiterschaltungsvorrichtung und Halbleiteruntersuchungsverfahren unter Verwendung des Halbleiteruntersuchungssystems
DE60030391T2 (de) Halbleiterschaltung mit Prüfungsfähigkeit
DE10251527A1 (de) Verfahren zur Herstellung einer Stapelanordnung eines Speichermoduls
DE102013214439B4 (de) Erfassen von anomal starren Säulenhöckern, die über einem Metallisierungssystem gebildet sind
DE102014113193A1 (de) Einrichtung und Verfahren zum Prüfen von elektrischen Leitern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection