DE3523067A1 - Schaltungsanordnung zur ableitung des taktes aus dem uebertragungssignal eines datenuebertragungssystems - Google Patents

Description

SCHALTUNGSANORDNUNG ZUR ABLEITUNG DES TAKTES AUS DEM ÜBERTRAGUNGSSIGNAL EINES DATENÜBERTRAGUNGSSYSTEMS

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Die übertragung von Zeichen durch Modulation eines Trägers erfolgt mit einem konstanten Takt F . Die Ableitung des Synchroni-

sationssignals muß mit großer Genauigkeit erfolgen, da dieses Signal zur Steuerung der Tastung und der Demodulation der Trägerwelle für die Daten verwendet wird und die Fehlerrate bei der Demodulation stark von der Genauigkeit dieses Synchronisationssignals abhängt.

Da die Folge der übertragenen Zeichen zufällig ist, besitzt das Empfangssignal keine offenbare Periodizität. Da aber der Übertragungstakt für die Zeichen konstant ist, enthält das quadrierte Spektrum des Empfangssignals eine Schwingung bei'der Frequenz F . Die Ableitung dieser Schwingung führt nun zum Synchronisationssxgnal. Diese Ableitung muß mit großer Selektivität erfolgen, um eine reine Sinuswelle zu erhalten und um daraus ein genaues Synchronisationssxgnal ableiten zu können.

Es ist eine Schaltungsanordnung zur Taktableitung bekannt, die einen Analog-Digital-Wandler, dem der modulierte Träger zugeführt wird und der eine Folge von die Signalamplitude wiedergebenden digitalen Werten liefert, einen Multiplizierer, um die Werte dieser Folge zu quadrieren, ein Tiefpaßfilter, um die Frequenzen oberhalb der Frequenz F zu eliminieren, ein Bandpaßfilter, dessen Zentralfrequenz gleich F ist und dessen Durchlaßband fest ist, und einen Nulldurchgangsdetektor enthält, der ein logisches Signal liefert, wenn die Folge von vom Bandpaßfilter gelieferten Werten das Vorzeichen wechselt. Dieses logische Signal bildet das Synchronisationssxgnal.

WSPKTED

Um das Synchronisationssignal mit hoher Genauigkeit zu erhalten, muß die Selektivität des Bandpaßfilters sehr groß sein. Eine große Selektivität führt aber leider zu sehr langen Konvergenzzeiten. Zum einen wird aber dadurch die Zeit für den Aufbau einer Verbindung verlängert,und zum anderen, wenn die Verbindung hergestellt ist, wirkt sich diese lange Konvergenzzeit manchmal schädlich auf die Genauigkeit der Synchronisation aus, da die Schaltungsanordnung den plötzlichen Schwankungen der Phase der übertragenen Signale nicht rasch genug folgen kann, wenn die Signale über eine gestörte Übertragungsleitung gelaufen sind. Es ist bekannt, daß man die Konvergenzzeit während des Aufbaus einer Verbindung verringern kann, indem man eine bestimmte Sequenz von Zeichen überträgt, die eine besonders deutliche Amplitudenoszillation bei der Frequenz F liefert. Hierbei benötigt man also eine besondere Sequenz während des Aufbaus der Verbindung, ohne jedoch eine Verbesserung bei plötzlichen Leitungs-. störungen zu erreichen.

Aufgabe der Erfindung ist daher, eine Schaltungsanordnung der im Oberbegriff des Anspruchs 1 genannten Art in dieser Richtung zu verbessern. Diese Aufgabe wird durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst. Bezüglich von Merkmalen bevorzugter Ausführungsformen der Erfindung wird auf die Unteransprüche verwiesen.

Der Grundgedanke der Erfindung ist es also, ein Bandpaßfilter mit variabler Charakteristik zu verwenden und die Bandbreite während der Übergangszustände während des Aufbaus einer Verbindung oder einer Leitungsstörung groß zu wählen, während im Dauerbetriebszustand ein schmales Filterband vorliegt. Die Unterscheidung zwischen Übergangszuständen und einem Dauerbetriebszustand erfolgt durch Kontrolle der spektralen Reinheit des erhaltenen Synchronisationssignals.

Die Erfindung wird nun anhand eines bevorzugten Ausführungsbeispiels mithilfe der einzigen Zeichnung näher erläutert, die ein schematisches Schaltbild dieser Ausführungsform zeigt.

In diesem Beispiel wird ein Träger einer Frequenz von 1200 Hz gemäß einer Modulation vom Typ QAM moduliert, die eine Kombination einer Amplituden- und einer Phasenmodulation ist und es ermöglicht, Zeichen zu übertragen, die 16 verschiedene Werte in einem Takt von 600 Baud annehmen können.. Ein analoges Signal, das den modulierten Träger bildet, wird an eine Eingangsklemme 17'angelegt, und ein Synchronisationssignal, das den Zeichenübertragungstakt darstellt, wird an einer Ausgangsklemme 15 abgegeben.

Das Ausführungsbeispiel enthält einen Analog-Digital-Wandler 1, einen Multiplizierer· 2, ein Bandpaßfilter 7 mit einer festen Mittenfrequenz und mit steuerbarer Bandbreite, einen Schaltkreis 16 zur Kontrolle der Spektralreinheit, einen Nulldurchgangsdetektor 8, einen Generator 17 für ein Taktsignal S und eine Weichenschaltung 18. Das an die Klemme 17 angelegte analoge Signal wird mit der Frequenz 9600 Hz getastet und vom Analog-Digital-Wandler 1 digitalisiert. Der Generator für den Abtasttakt ist nicht dargestellt. Jeder vom Wandler 1 gelieferte Wert wird im Multiplizierer 2 quadriert, dessen beide Eingänge an den Ausgang des Wandlers 1 angeschlossen sind. Der Ausgang des Multiplexers 2 ist an einen ersten Eingang des Filters 7 angeschlossen.

Das Eingangssignal hat ein Spektrum, d,as keinen. Anteil mit der Frequenz 600 Hz hat. Der Multiplizierer 2 hat die Aufgabe, einen Energieanteil bei 600 Hz entsprechend der verdeckten Periodizität der Übergänge zwischen dem Zeichen deutlich zu machen, wobei diese Übergänge in zufälligen Abständen auftreten, die aber stets Vielfache von 1/F sind. Das Bandpaßfilter 7 soll die

600Hz-Schwingung aufspüren und dabei alle anderen Schwingungen, die mehr oder minder weit abliegen, eliminieren. Wenn die Folge von Zeichen zufällig ist, dann ist das Spektrum des an das Filter 7 angelegten Signals ein kontinuierliches Spektrum mit einem Höchstwert bei der Frequenz 600 Hz. Die Selektivität des Filters 7 muß dann sehr groß sein, um eine reine Oszillation bei 600 Hz herauszufinden.

Das Bandpaßfilter 7 besitzt einen zweiten Eingang, der an einen Ausgang des Schaltkreises 16 zur Kontrolle der Spektralreinheit angeschlossen ist, und einen Ausgang, der einerseits an einen Eingang des Detektors 8 und andererseits an einen Eingang des Schaltkreises 16 führt. Der Generator 17 besitzt zwei Ausgänge, die an je einen von zwei Eingängen der Weiche 18 angeschlossen sind. Ein erster und ein zweiter Eingang des Generators 17 sind an einen Ausgang des Detektors 8 bzw. an den Ausgang des Schaltkreises 16 angeschlossen. Die Weiche 18 besitzt einen dritten Eingang, der mit dem Ausgang des Schaltkreises 16 verbunden ist, und einen Ausgang, der an die Ausgangsklemme 15 der ganzen Schaltungsanordnung führt.

Das Bandpaßfilter 7 hat eine feste Mittenfrequenz gleich 600 Hz. Die Durchlaßbandbreite kann zwei diskrete Werte unter Steuerung durch ein logisches Signal annehmen, das an den zweiten Eingang gelangt. Dieses logische Signal wird von einem Signal V gebildet, das am Ausgang des Schaltkreises 16 anliegt, wenn letzterer eine unzureichende spektrale Reinheit des vom Ausgang des Filters 7 * gelieferten gefilterten' Signals feststellt. Das gefilterte Signal, das von einer Folge digitaler Werte y(n) gebildet wird, liegt am Eingang des Nulldurchgangdetektors, dessen Aufgabe es ist, ein. logisches Signal C zu liefern, wenn die Folge von Werten y(n) das Vorzeichen ändert, wobei diese Vorzeichenanderung das Ende einer reinen Sinusschwingung, die durch diese Folge dargestellt wird, angibt.

Der Generator 17 besitzt ein UND-Glied 9 und einen Zähler modulo M 10. Das Glied 9 besitzt zwei Eingänge, die an den ersten bzw. den zweiten Eingang des Generators 17 angeschlossen sind, während der Ausgang dieses Gliedes an den zweiten Ausgang des Generators 17 und an einen Nullsetzungseingang des Zählers 10 führt.

Der erste Eingang des Generators 17 emfpängt das Signal C. Wenn das Signal C und das Signal V gleichzeitig erzeugt werden, dann überträgt der Generator 17 über seinen zweiten Ausgang das Signal C, das den Takt der übertragenen Zeichen darstellt und über

die Weiche 18 bis an die Ausgangsklemme 15 gelangt. Andererseits synchronisiert das Signal C das Taktsignal S, das vom ersten Ausgang des Generators 17 kommt. Wenn das Signal C nicht erzeugt wird oder wenn das Signal V nicht erzeugt wird, beispielsweise nach einer kurzzeitigen Unterbrechung der Übertragungsstrecke, dann wird das Signal S vom Generator 17 weiter gebildet und an die Ausgangsklemme 15 über die Weiche 18 angelegt, um ein Synchronisationssignal zu bilden, mit dem der Synchronbetrieb des an die Klemme 15 angeschlossenen Datenempfängers aufrechterhalten werden kann. Der Ausgang des Schaltkreises 16 liefert das logische Signal V, wenn das durch die Folge der Werte y(n) gebildete Signal eine Spektralreinheit oberhalb einer gegebenen Schwelle besitzt, d.h. wenn der Dauerbetrieb szustand der Schaltungsanordnung erreicht ist. Das " Signal V gelangt an den zweiten Eingang des Generators 17, um das logische Signal C zu aktivieren, so daß dieses das Taktsignal S synchronisieren kann und an den zweiten Ausgang des Generators 17 übertragen werden kann.

Die logischen Signale C und V werden in Form eines hohen Pegels erzeugt. Das Signal V aktiviert das Glied 9, so daß das Signal C an den Nullsetzungseingang des Zählers 10 und den zweiten Ausgang des Generators 17 übertragen wird. Der Zähler 10 besitzt einen nicht dargestellten Takteingang, dem das Taktsignal der Signaltastung zugeführt wird. Sein Zählmodul M gleicht dem Verhältnis zwischen der Tastfrequenz und der Zeichenübertragungsfrequenz. Im vorliegenden Beispiel ist M = 16. Ein Ausgang des Zählers 10 ist an den ersten Ausgang des Generators 17 angeschlossen und liefert ein logisches Signal hohen Pegels, wenn der Inhalt des Zählers 10 durch Null geht. Dieses Signal bildet das Taktsignal S. Es wird mit dem Signal C synchronisiert, wenn das Signal V erzeugt wird, aber es wird nicht über die Weiche 18 übertragen. Wenn dagegen das Signal V nicht erzeugt wird, dann zählt der Zähler 10 ungestört weiter, und das Signal S wird über die Weiche 18 an die Klemme 15 übertragen.

Die Weiche 18 besteht aus zwei UND-Gliedern 12 und 13, einem ODER-Glied 14 und einem logischen Inverter 11. Der erste Eingang

der Weiche 18 ist an einen ersten Eingang des Gliedes 12 angeschlossen, der zweite Eingang der Weiche 18 liegt an einem zweiten Eingang des Gliedes 13 und der dritte Eingang der Weiche 18 ist mit dem Eingang des Inverters 11 und mit einem ersten Eingang des Gliedes 13 verbunden. Ein erster und ein zweiter Eingang des Gliedes 14 ist mit dem Ausgang des Gliedes 12 bzw. dem Ausgang des Gliedes 13 verbunden. Der Ausgang des Gliedes 14 bildet den Ausgang der Weiche 18 und ist an die Ausgangsklemme 15 der Schaltungsanordnung angeschlossen. Wenn das Signal V erzeugt wird, dann aktiviert es das Glied 13, so daß das Signal C übertragen wird. Wenn dagegen das Signal V nicht erzeugt wird, dann ist das Glied 13 gesperrt und das Glied 12 wird für die übertragung des Signals S aktiviert. Das Bandpaßfilter 7 enthält ein Tiefpaßfilter 3, zwei Verzögerungsglieder 4 und 5, einen Multiplexer 6, vier Multiplizierer 20, 25, 27 und 28, zwei Register 23 und 24, zwei Addierer 22 und 26 sowie eine Anordnung 21 zur Koeffizientenauswahl. Das Tiefpaßfilter 3 ist ein übliches digitales Filter, dessen Durchlaßbandbreite 1200 Hz beträgt. Ein erster Eingang des Filters 7 ist an den Ausgang des Multiplizierers 2 angeschlossen.Ein Ausgang des Tiefpaßfilters 3 ist an einen Eingang des Verzögerungsgliedes 4 und an einen Eingang dös Verzögerungsgliedes 5 angeschlossen. Die Ausgänge dieser Verzögerungsglieder 4 und 5 sind an zwei Eingänge des Multiplexers 6 geführt.

Der zweite Eingang des Filters 7 liegt an einem Steuereingang des Multiplexers 6 und an einem Steuereingang der Anordnung zur Koeffizientenauswahl. Drei Ausgänge der Anordnung 21 liefern die Werte von drei Koeffizienten an drei erste Eingänge von Multiplizierern 20, 27 und 28. Ein zweiter Eingang des Multiplizierers 20 ist mit einem Ausgang des Multiplexers 6 verbunden_; und sein Ausgang liegt an einem ersten Eingang des Addierers 22. Zwei weitere Eingänge des Addierers 22 sind an den Ausgang des Multiplizierers 27 bzw. den Ausgang des Multiplizierers 28 angeschlossen.

Ein Ausgang des Addierers 22 liegt einerseits an einem ersten Eingang des Addierers 26 und andererseits an einem Eingang des

Registers 23. Ein Ausgang des Registers 23 ist an zweite Eingänge der Multiplizierer 25 und 27 und an einen Eingang des Registers 24 angeschlossen. Ein Ausgang des Multiplizierers 25 liegt an einem zweiten Eingang des Addierers 26. Ein Ausgang des Registers 24 ist mit einem dritten Eingang des Addierers 26 verbunden und mit einem zweiten Eingang des Multiplizierers 28. Ein Ausgang des Addierers 26 bildet den Ausgang des Bandpaßfilters 7.

Die Verzögerungsglieder 4 und 5 bestehen aus fünf in Reihe geschalteten Registern bzw. aus drei in Reihe geschalteten Registern, um Verzögerungszeiten L bzw. ^t- zu liefern, die fünf bzw. drei Tastperioden entsprechen. Diese Register sowie die Register 23 und 24 haben eine Kapazität entsprechend einem digitalen Wert und werden vom Taktsignal der Tastung gesteuert. Wenn das logische Signal V vorliegt, d.h. wenn der Dauerbetriebszustand erreicht ist, dann verbindet der Multiplexer seinen zweiten Eingang an den Ausgang und bringt das Verzögerungsglied 5 ins Spiel, während bei Abwesenheit des logischen Signals V der Multiplexer 6 den ersten Eingang an den Ausgang durchschaltet und das Verzögerungsglied 4 durchschaltet. Diese Verzögerungsglieder sollen die durch die Gesamtheit des Filters 7 bewirkte Verzögerung konstant halten, unabhängig vom Wert der gerade wirksamen Bandbreite.

Die Elemente 20 bis 28 bilden ein rekursives Filter der zweiten Ordnung mit fester Zentralfrequenz und einer variablen Bandbreite, die durch die Werte der von der Anordnung 21 gelieferten Koeffizienten bestimmt wird. Während eines Übergangszustands ist das Verzögerungsglied 4 aktiviert, und die Anordnung 21 liefert Koeffizienten a_n, -b₁, -b„ an je einen der Multiplizierer 20, 27 und 28. Die Transferfunktion des gesamten Bandpaßfilters 7 ist

-n, 1 + a, . z~ + ζ

1 + bj . ζ + b₂

„,

wobei η die Anzahl der Tastperioden entsprechend der Verzögerungszeit T ist.

Der Ausgang des Filters 7 liefert eine Folge digitaler Werte y(n) in folgender Form :

y(n) =«jj(n). + S₁ .uj(n-l) + uj(n-2) (2)

wobei Gü(n), Co(n-1) und CJ (n-2) die am Ausgang des Addierers 22, am Ausgang des Registers 23 bzw. am Ausgang des Registers 24 in einem gegebenen Augenblick vorliegenden Werte sind. In diesem Augenblick gilt

ω(η) = a_Q. U(IWi₁) - bj .ufa-l) -b₂'.u;(n-2) · (3)

wobei uin-n.) der am Ausgang des Verzögerungsgliedes 4 vorliegende Wert ist, der eine Verzögerung um n₁ Tastperioden bewirkt.

In diesem Beispiel sind die Filterkoeffizienten während der übergangszustände folgende

a₀ = 1; a = 1,84; ^ = -1 ,6*6; b₂ = 0,81^

Die Durchlaßbandbreite des Filters 7 ist dann + 5 Hz bei 1 dB und + 50 Hz bei -20 dB. .

Wenn das logische Signal V erzeugt wird, d.h. wenn der Dauerbetriebszustand erreicht ist, dann liefert die Anordnung 21 Werte A_n, -B₁, -B₂ anstelle der Werte a«, -b.. und -b₂· Die. -Transferfunktion des Filters wird dann :

-1 -2
-n- 1 + a, . ζ + 2

^{2 lW}

1 + B₁ . 2 ^l + B₂ . 2

wobei n_ die Anzahl der Tastperioden entsprechend der Verzögerung T ist.

Die Folge von Werten y(n), die vom Ausgang des Filters 7 geliefert wird, läßt sich durch folgende Formeln beschreiben :

y(n) =u/n) + aj .uj(n-l) +u/(n-2) avec (5)

uj (n) = A₀ . u(n-n₂) - B₁ .ui(n-l) - B₂ .uXn-2) (6)

In diesem Beispiel sind die Werte der Filterkoeffizienten folgende : ^:

A₀ = 1; B₁ = -1,8459; ; B₃ = 0,998/

Die damit erreichte Bandbreite ist dann gleich + 1Hz bei 1dB und + 20 Hz bei -20 dB. ^; ;

i ■!

Aufgrund der sehr geringen Bandbreite kann! man eine Schwingung ' mit der Frequenz F und mit großer spektrajler Reinheit erkennen, selbst wenn sie im kontinuierlichen Spektrum entsprechend der Übertragung einer zufälligen Zeichenfolge versteckt ist.

Im Augenblick der Umschaltung des Multiplexers 6 und der Änderung der Werte der Koeffizienten durch die Anordnung 21 ergibt sich keine Diskontinuität in der Folge der Werte y(n), die vom Filter 7 geliefert wird, da die digitalen Werte u(n-1) und u(n-2) die von den Registern 23 und 24 geliefert werden, einem Dauerbetriebszustand entsprechen. Die Filterkoeffizienten werden unter Beachtung der folgenden mathematischen Beziehungen ausgewählt :

a_x = 2 cos 0
' b. = - 2 ζ cos 0

B. = - 2r cos 0

Auf diese Weise erhält man ein Bandpaßfilter, dessen Mittenfrequenz gleich 1/M mal der Tastfrequenz ist. Die Durchlaßbandbreite ist während des Dauerbetriebszustands aufgrund von r>Q reduziert.

Die Wahl der Werte des Bandpaßfilters bestimmt die Werte der Koeffizienten, aber diese Werte werden dann geringfügig verändert, damit die Differenz der Signallaufzeit gleich einer ganzen Zahl von Tastperioden wird, wenn die Bandbreite variiert, so daß die Verzögerungsglieder 4 und 5 mithilfe einer ganzen Zahl von Registerelementen realisiert werden können. Schließlich werden

ORIGINAL INSPECTED

die Werte η und η_ so gewählt, daß die folgende Beziehung erfüllt ist :

n₁ . T + Ύ¹ ₁ = n₂ . T + t'₂

Hierbei ist T die Tastperiode, und T'.. und ^' sind die Gruppenlaufzeiten durch das Filter 7 in den beiden betrachteten Fällen. Diese letztgenannte Gleichung gibt die Tatsache wieder, daß die Verzögerung des Signals durch das Filter 7 bei Änderungen der Bandbreite mithilfe der Verzögerungsglieder 4 und 5 konstant gehalten wird.

Der Schaltkreis 16 zur Kontrolle der spektralen Reinheit besitzt Mittel zur Berechnung eines theoretischen Werts y'(n) des vom Bandpaßfilter 7 gefilterten Signals ausgehend von den zwei letzten Werten, y(n-2) und y(n-1), die vom Filter 7 geliefert wurden, sowie Mittel zur Berechnung eines quadratischen Mittenwerts P von y¹(n)-y(n). Diese Mittel enthalten drei Register 30, 31 und 44, vier Multiplizierer 33, 40, 41 und 43 und drei Addierer 32, 39 und 42. Die Addierer 3 2 und 39 besitzen einen ersten Eingang ohne Vorzeichenumkehr und einen zweiten Eingang mit Vorzeichenumkehr, um Subtraktionen durchführen zu können.

Die Register 30 und 31 sind in Reihe geschaltet und liegen am Eingang des Schaltkreises 16. Die Ausgänge der Register 3 0 und 31 sind an einen ersten Eingang des Multiplizierers 33 bzw. an den zweiten Eingang des Addierers 3 2 angeschlossen. Ein zweiter Eingang des Multiplizierers 33 empfängt einen konstanten Wert 2 cos θ , während sein Ausgang mit dem ersten Eingang des Addierers 3 2 verbunden ist. Der Ausgang des Addierers 32 liegt am ersten Eingang des Addierers 39. Der zweite Eingang des Addierers 39 ist mit dem Eingang des Schaltkreises 16 verbunden, während sein Ausgang mit zwei Eingängen des Multiplizierers 4 0 verbunden ist. Ein Ausgang des Multiplizierers 40 liegt an einem ersten Eingang des Multiplizierers 41.

Ein zweiter Eingang des Multiplizierers 41 empfängt einen konstanten Wert 1-K, während sein Ausgang an einen ersten Eingang des Addierers 42 angeschlossen ist. Der zweite Eingang des

Addierers 4 2 ist an den Ausgang des Multiplizierers 43 angeschlossen und ein Ausgang liegt an einem Eingang des Registers 44. Der zweite Eingang des Multiplizierers 43 empfängt einen konstanten WertKund sein Ausgang ist an einen zweiten Eingang des Addierers 42 angeschlossen.

Der Ausgang des Addierers 32 liefert den Wert y'(n), der ausgehend von den Werten y(n-1) und y(n-2) berechnet wurde, die im Register 3 0 bzw. im Register 31 gespeichert sind. Der Wert y'(rt) wird durch Auflösung der linearen Rekursivfolge der vorher vom Filter 7 gelieferten Werte gemäß folgender Formel berechnet : • y'(n) = 2(cos9)y(n-1) - y(n-2)

Hierbei ist cos© = cos 360/M oder cos 22,5° im vorliegenden Beispiel.

Der Addierer 39 ermöglicht die Berechnung der Differenz zwischen dem theoretischen Wert y¹(n) und dem reellen Wert y(n) des gefilterten Signals. Der Wert e(n) der Differenz wird im Multiplizierer 40 quadriert, worauf im Multiplizierer 41, dem Addierer 42, dem Multiplizierer 43 und dem Register 44 ein zeitlicher Mittelwert daraus gebildet wird. Die Zeitkonstante dieses zeitlichen Mittelwerts wird durch den Wert der Koeffizienten 1-K und K bestimmt.

In diesem Beispiel ist K = 0,99.

Der Ausgang des Addierers 42 liefert den Wert P des quadratischen Mittelwerts der Werte e(n). Diese Leistung ist Null, solange das gefilterte Signal ein reines Sinussignal ist, da dann die vom Filter 7 gelieferten Werte gleich dem theoretischen Wert entsprechend einer reinen Sinusschwingung sind.

Der Schaltkreis 16 enthält außerdem Mittel zur Berechnung eines Werts P der augenblicklichen Leistung des vom Filter 7 gefil-

terten Signals. Diese Mittel bestehen aus dem Register 30, vier Multiplizierern 29, 34, 35 und 37 und zwei Addierern 36 und 38.

Erste Eingänge der Multiplizierer 29 und 34 liegen am Ausgang des Registers 3 0, und zweite Eingänge empfangen konstante Vierte - cos© bzw. sinG. Der Ausgang des Multiplizierers 29 ist mit einem ersten Eingang des Addierers 36 verbunden. Ein zweiter Eingang des Addierers 36 ist an den Eingang des Schaltkreises 16 angeschlossen, während der Ausgang des Addierers 3 6 mit zwei Eingängen des Multiplizierers 37 verbunden ist. Der Ausgang des Multiplizierers 37 liegt an einem ersten Eingang des Addierers 38. Der Ausgang des Multiplizierers 34 ist an zwei Eingänge des Multiplizierers 3 5 angeschlossen, während der Ausgang dieses Multiplizierers 35 an einen zweiten Eingang des Addierers 38 führt. Der Ausgang des Addierers 38 liefert den Wert P .

Das Register 30, die Multiplizierer 29 und 34 und der Addierer 36 bilden ein digitales Netz, das eine Folge komplexer Werte u(n) liefert. Die Transferfunktion dieses Netzes ist : H₄(Z) = 1 - cos θ . ζ + j.sin θ . ζ

Wenn der Wert y(n) an den Eingang des Schaltkreises 16 angelegt wird, dann gibt dieses Netz einen komplexen Wert der folgenden Form an :

u(n) = U., (n-1) + j.u₂(n-1) mit :

U₁(n-1) = y(n) - cos θ . y(n-1) und u₂(n-1) = sin θ . y(n-1).

Die Leistung des gefilterten Signals des Werts y(n) ist : A²(n-1) = u²(n-1) + u²(n-1)

Die Multiplizierer 3 7 und 3 5 erzeugen diese beiden Quadrate, während

bildet.

während der Addierer 38 ihre Summe, die gleich dem Wert P ist,

Schließlich enthält der Schaltkreis 16 einen Teiler 45 und einen Komparator 46. Der Teiler 45 empfängt über einen ersten und einen zweiten Eingang die Werte von P und P , die vom Ausgang des Addierers 38 bzw. vom Ausgang des Addierers 42 stammen. Der Teiler liefert an seinem Ausgang den Wert des Verhältnisses P /P . Dieser Wert bildet die normalisierte Leistung des Fehler-

signals, repräsentiert durch die Folge von Werten e(n). Dieser Wert gelangt an einen Eingang des Komparators 46, an dessen anderem Eingang ein Festwert S anliegt. Dieser Festwert bestimmt die Schwelle spektraler Reinheit, von der aus der Dauerzustand als erreicht gilt. Der Ausgang des Komparators 46 bildet den Ausgang des Schaltkreises 16. Er liefert das logische Signal V hohen Pegels, wenn der Wert P /P geringer als der Wert S ist.

Der Betrieb der erfindungsgemäßen Schaltungsanordnung benötigt nicht die Übertragung einer speziellen Zeichenfolge, jedoch hat eine spezielle Zeichenfolge, die ein diskontinuierliches Spektrum mit einer energiereichen Spektrallinie bei 600 Hz liefert und deren übrige Spektrallinien"von 600 Hz weit entfernt sind, den Vorteil, daß die Konvergenζzeit verkürzt wird. In diesem Beispiel kann diese Folge von solchen Zeichen gebildet werden, daß die Phase der modulierten Trägerwelle periodisch um 180°, 90° oder 270° springt. Die Konvergenzdauer ist dann gleich der dreifachen Dauer eines Zeichens. Wenn die Folge dagegen zufällig ist, dann ist die Konvergenzzeit ungefähr zehnmal so groß wie die Dauer eines Zeichens, was unterhalb des Werts der Dauer eines Übergangszustands in einer bekannten Schaltungsanordnung ist. Andererseits wird während der Dauer dieses Übergangszustands ein Synchronisationsersatzsignal erzeugt, so daß der Träger während der Übergangszustände, die durch Leitungsstörungen verursacht sind, korrekt demoduliert werden kann.

Die Erfindung ist nicht auf das hier erläuterte Ausführungsbeispiel beschränkt. So kann das Filter mit steuerbarer Bandbreite auf andere Weise realisiert sein, die Gruppenlaufzeit des Filters für die zwei Werte der Durchlaßbandbreite anders berechnet werden oder die zusätzliche Verzögerungszeit anders festgelegt werden, um eine konstante Gesamtverzögerung zu erhalten, unabhängig vom Wert der Bandbreite.

Claims (4)

1. Fo 14750 D

   LIGNES TELEGRAPHIQUES ET TELEPHONIQUES

   L.T.T.

   1, rue Charles Bourseul F - 78 7 02 CONFLANS SAINTE HQNORINE

   SCHALTUNGSANORDNUNG ZUR ABLEITUNG DES TAKTES AUS DEM ÜBERTRAGUNGSSIGNAL EINES DATENÜBERTRAGUNG SSYSTEMS

   PATENTANSPRÜCHE

   U Schaltungsanordnung zur Ableitung des Taktes aus dem Übertragungssignal eines Datenübertragungssystems,

   - mit Mitteln zur Tastung und Digitalisierung eines Eingangssignals, das von einem, mit im Takt F übertragenen Zeichen

   modulierten Träger gebildet wird, '

   - mit einem Multiplizierer, mit dem jeder Wert des Eingangssignals quadriert wird,

   - mit einem Bandpaßfilter einer Mittenfrequenz F , das eine Folge von Ausgangswerten des Multiplizierers zugeführt erhält und eine Folge von Werten y(n) entsprechend einem gefilterten Signal liefert,

   - und mit einem Nulldurchgangsdetektor, dem die Werte y(n) zugeführt werden und der ein logisches Signal C liefert, wenn die Folgefvon Werten das Vorzeichen wechselt, wobei das Signal C den Zeichentakt angibt,

   dadurch gekennzeichnet, daß das Durchlaßband des Filters (7) steuerbar ist und daß die Schaltungsanordnung außerdem Mittel (16) zur Kontrolle der Spektralreinheit des gefilterten Signals und zur Lieferung eines Steuersignals V zur Steuerung des Filterdurchlaßbandes aufweist, um den Wert dieser Bandbreite zu verringern, wenn das Filter (7) einen Dauerbetriebszustand erreicht hat.
2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Filter (7) enthält

   - einen digitalen Filterkr.eis (20, und 22 bis 28) mit einer Vielzahl von Eingängen, denen Koeffizienten zur Bestimmung des Durchlaßbandes zugeführt werden,

   - einen Selektionskreis (21), der zwei Sätze für diese Koeffizienten abhängig vom Wert des an einen Steuereingang angelegten Signalwerts V liefert, um ein breites Durchlaßband einzustellen, wenn das Signal V abwesend ist,und ein schmales Durchlaßband, wenn das Signal V vorliegt,

   - einen vom Signal V gesteuerten Multiplexer (6),

   - zwei Verzögerungsglieder (4, 5), die über den Multiplexer (6) abwechselnd in Reihe mit dem Filterkreis (20 und 22 bis 28) geschaltet sind und solche Verzögerungen liefern, daß die Verzögerungszeit des ganzen Durchlaßfilters (7) unabhängig vom Wert des gesteuerten Durchlaßbandes konstant ist.
3. 3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß sie außerdem einen Taktgeber (17) zur Erzeugung eines Taktsignals S der Frequenz F mit einem Synchronisationseingang, der das Signal C zugeführt erhält, und mit einem'Aktivierungseingang, der das Signal V zugeführt erhält, und eine Weichenschaltung (18) aufweist, die vom Signal V gesteuert wird und ein Signal ergibt, das den übertragenen Zeichentakt wiedergibt, der mit dem Taktsignal S oder dem Taktsignal C übertragen wurde, wenn das Signal V abwesend ist bzw. wenn es erzeugt wird.
4. 4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel (16) zur Kontrolle der Spektralreinheit des Signals C aufweisen

   - Mittel (3 0 bis 33) zur Berechnung eines theoretischen Werts

   y'(n) des im Bandpaßfilter (7) gefilterten Signals ausgehend von den beiden letzten vom Filter (7) gelieferten Werten y(n),

   - Mittel (39 bis 44) zur Berechnung eines quadratischen Mittelwerts P von y¹(n) - y(n),

   - Mittel (29 und 34 bis 38) zur Berechnung eines Wertes P der

   augenblicklichen Leistung des vom Filter (7) gefilterten Signals ausgehend von den Werten y(n) ,

   - und Mittel (45, 4 6) zur Erzeugung des logischen Signals V, wenn (P /P ) kleiner als S ist, wobei S ein vorgegebener Wert ist, der die Schwelle spektraler Reinheit festlegt., ab der der Dauerbetriebszustand als erreicht gilt.