DE3500295C2 - - Google Patents

Description

Die Erfindung betrifft einen Digitaldatenempfänger gemäß dem Oberbegriff des Patentanspruchs 1.

Die Erfindung hat ihre besondere Anwendung dort, wo die Daten in Phasenumtastung (PSK) oder in Amplitudenmodulation mit 90° Phasenverschiebung (QAM) übertragen werden.

Bei heutigen digitalen Hochgeschwindigkeitsmodems insbesondere in Vielpunkt-Netzwerken ist der effektive Datendurchsatz im besonderen abhängig von der Startzeit des Modemempfängers. Es ist somit von Vorteil, wenn die Startzeit so kurz wie möglich ist.

Heutige Hochgeschwindigkeitsmodems können bei Geschwindigkeiten von 9600 bps (Bits pro Sekunde) arbeiten. Bei derartigen Hochgeschwindigkeitsmodems ist die auf Telefonleitungen festgestellte Amplituden- und Verzögerungsverzerrung wesentlich größer als bei Niedergeschwindigkeitsmodems, da sie eine erheblich größere Bandbreite verwenden. Auch ist es aufgrund der höheren Empfindlichkeit derartiger Modems gegenüber verschiedenen Störungen wünschenswert, eine rasche und genaue Empfängerzeitgabesynchronisation zu erhalten, bevor der Modementzerrer gestartet wird.

Aus der US-PS 40 39 748 ist ein Empfänger zum Empfangen von Digitaldaten bekannt, der eine Synchronisationsvorrichtung zum Einstellen der Phase von Abtast-Taktsignalen aufweist. Bei einem in der US-PS offenbarten Ausführungsbeispiel wird eine Initialisierungsfolge bestehend aus einer Reihe von Werten +1, -1, +1, . . . von der Synchronisationsvorrichtung verwendet, die zwei Schmalband-Rekursivfilter aufweist, um für eine anfängliche Empfängerzeitgabesynchronisation zu sorgen. Das bekannte Gerät besitzt den Nachteil, daß die Synchronisationsvorrichtung langsam bei der genauen Zeitgabeinitiierung ist, d. h., daß die Vorrichtung an sogenannten Einschalteffekten leidet.

Die US-PS 42 27 252 offenbart einen Digitaldatenempfänger der gattungsgemäßen Art mit Anfangssynchronisierung des Empfängertaktes. Hierbei wird ein abgetastetes Empfangssignal in einem Multiplizierer mit sich selbst multipliziert und das Ausgangssignal des Multiplizierers wird an eine Vorrichtung angelegt, die den Koeffizienten C₀ der diskrete Fouriertransformation (DFT) berechnet. Da C₀ eine komplexe Zahl ist, wird sowohl der reelle als auch der imaginäre Teil berechnet, die durch die Cosinus- und Sinus-Werte des gewünschten Phasendifferenzwinkels Φ₁-Φ₂ dargestellt werden. Eine Umwandlungsvorrichtung berechnet aus diesen Sinus- und Kosinuswerten den Winkel Φ₁-Φ₂, der den Anfangsphasenwert darstellt, durch den die Phase des Empfängertaktes zu korrigieren ist. Die bekannte Einrichtung hat den Nachteil, daß die Arbeitsweise der Zeitgabekorrekturschaltung abhängig ist von den Einflüssen der Übertragungsleitung, etwa einer Amplitudenverzerrung.

Der Erfindung liegt die Aufgabe zugrunde, einen Digitaldatenempfänger der gattungsgemäßen Art anzugeben, bei dem eine rasche Zeitgabesynchronisation erzielt wird und Übertragungsleitungseinwirkungen, insbesondere Amplitudenverzerrungen auf ein Minimum reduziert werden.

Diese Aufgabe wird erfindungsgemäß gelöst durch einen Digitaldatenempfänger mit den Merkmalen des Kennzeichens des Patentanspruchs 1.

Die Verwenung zweier DFT-Filterschaltungen zur Erzeugung zweier komplexer Signale bei dem erfindungsgemäßen Digitaldatenempfänger reduziert die Übertragungsleitungseinflüsse, da die relative Stärke zweier Spektralkomponenten dazu verwendet werden kann, den Zeitgabekorrekturwert zu bestimmen.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand der Zeichung beschrieben. Es zeigen

Fig. 1 einen Modemempfänger mit einer Zeitgabeinitialisierungsschaltung,

Fig. 2A und 2B Darstellungen der Leistungsspektraldichte für Trainingssignale bei normaler bzw. bei einer Rückfallmodulationsrate,

Fig. 3 eine Darstellung des Frequenzverhaltens (Dämpfung) einer diskreten Fourier-Transformationsschaltung,

Fig. 4 ein Blockschaltbild der Zeitgabeinitialisierungsschaltung in dem Modemempfänger der Fig. 1,

Fig. 5 ein Blockschaltbild einer diskrete Fourier-Transformationsschaltung,

Fig. 6 ein Blockschaltbild der Raten-Detektor-/Selektorschaltung in der Zeitgabeinitialisierungsschaltung der Fig. 4,

Fig. 7 ein Blockschaltbild einer quadratischen Längenbestimmungsschaltung, die in der Raten-Detektor-/Selektorschaltung der Fig. 6 enthalten ist,

Fig. 8 ein Blockschaltbild der Phasensegment-Detektorschaltung in der Zeitgabeinitialisierungsschaltung der Fig. 4,

Fig. 9 ein Phasendiagramm zur Veranschaulichung der Arbeitsweise der Phasensegment-Detektorschaltung gemäß Fig. 8, und

Fig. 10 ein Blockschaltbild der Phasen-/Zeitverschiebungs-Umsetzerschaltung in Fig. 4.

Es wird zuerst auf Fig. 1 Bezug genommen, die die Grundbausteine eines Modemempfängers zum Empfangen von phasenmodulierten Signalen zeigt, die in der erfindungsgemäßen Einrichtung eingebaut sind. Das empfangene Leitungssignal auf einer Leitung 1 wird an eine Schaltung 2 mit automatischer Verstärkungsregelung (AGC) angelegt, die auf der Ausgangsleitung 3 ein Signal mit genormtem Pegel abgibt. Das Signal auf Leitung 3 wird durch eine Abtastschaltung 4 mit einer Abtastgeschwindigkeit oder -rate f _s abgetastet, die ein Vielfaches i der Modulationsrate oder -geschwindigkeit f _b ist. Die sich ergebenden Analogsignal-Abtastwerte werden über eine Leitung 5 an einen Analog-/Digital-Wandler 6 angelegt. Die digitalisierten Abtastwerte auf einer Leitung 7 werden durch eine Hilbert-Transformationsschaltung 8 verarbeitet, damit sich ein Ausgangssignal in der Form eines komplexen Signals ergibt, dessen reeller Teil das bandpaßgefilterte Ergebnis der Abtastwerte auf der Leitung 7 ist und dessen imaginärer Teil die Hilbert-Transformation (bei Anwenden einer 90° Phasenverschiebung) des gefilterten Ergebnisses darstellt. Ein Abtastselektor 10 überträgt jeden i-ten Abtastwert zu einem Demolator 11 (i = das Verhältnis zwischen Abtastrate und Modulationsrate), wodurch eine Transformation der Verteilung pro Abtastwert in eine Verarbeitung pro Symbol erfolgt. Es ist verständlich, daß ein Symbol pro Modulationsintervall übertragen wird. Der Abtastselektor 10 wird durch eine Abtaststeuerschaltung 21 gesteuert. Das sich ergebende Signal wird in der Demodulatorschaltung 11 demoduliert. Das demodulierte Signal wird mittels eines Entzerrers 12 entzerrt und dem Datendetektor 13 zugeführt, so daß sich ein DATA-Ausgangssignal ergibt. Die Schaltungen 8, 10, 11, 12 und 13 sind von einer Art, wie sie üblicherweise in Datenmodemempfängern verwendet werden und sie werden deshalb nicht im Detail beschrieben.

Der Abtastpunkt in der Abtastschaltung 4 wird durch einen phasengeregelten Oszillator (PCO) 19 gesteuert, der ein Signal abgibt, das einen 8-Bit-Wert m darstellt, der eine Phasenverschiebung für den Abtasttakt repräsentiert. Kurz gesagt kann der PCO 19 einen Zähler enthalten, der einen 2,304 MHz Takt herunterteilt auf das Doppelte des Abtasttaktes von 9600 Hz. Einmal pro Baud wird dieser Zähler auf den Wert m voreingestellt, um ein Abtastintervall zu zählen. Für die übrigen Abtastintervalle wird der Zähler automatisch mit einem Nominalwert m-nom voreingestellt, der bei vorliegenden Ausführungsbeispielen das binäre Äquivalent der Dezimalzahl 120 ist, da (2304)/2(9.6) = 120.

Der Beginn eines ankommenden Leitungssignals wird mittels einer Energiedetektorschaltung 20 festgestellt. Übersteigt der Energiepegel des Signals auf der Leitung 1 einen bestimmten Schwellenwert, dann gibt die Energiedetektorschaltung 20 ein Ausgangssignal an eine Empfängersteuerschaltung 22, die die Schalter 14 und 15 in die gezeigte Position bringt, wodurch eine Zeitgabeinitialsierungsschaltung 17 wirksam wird. Die Zeitgabeinitialsierungsschaltung 17 wird nachstehend in größerer Einzelheit beschrieben. Während des Empfangs von einer Trainingsfolge folgenden Daten wählen die Schalter 14 und 15 eine Zeitgabewiedergewinnungsschaltung 16 aus. Der Signalwert m wird in der Zeitgabewiedergewinnungsschaltung 16 während des Empfangs von Daten abgeleitet, damit sich eine optimale Abtastzeitgabeinformation ergibt. Da jedoch die Zeitgabewiedergewinnungsschaltung 16 nicht Teil der vorliegenden Erfindung ist, wird sie hier nicht weiter beschrieben.

Der erste Teil des über die Leitung 1 empfangenen Signals ist eine Empfängertrainingsfolge, die aus einer vorbestimmten Anzahl von Datensymbolen mit zwei alternierenden Phasen moduliert mit einer Rate f _b auf der Trägerfrequenz f _c gebildet ist.

Bei dem bevorzugten Ausführungsbeispiel werden zwei Modulationsraten auf unterschiedlichen Trägerfrequenzen verwendet. Eine "normale" Modulationsrate f _b = 2400 Hz auf einem 1700 Hz-Träger wird für eine volle bzw. halbe Übertragungsgeschwindigkeit von 9600 bps (Bits pro Sekunde) bzw. 4800 bps verwendet. Für Diagnosezwecke dient eine "Rückfall"-Modulationsrate von 1200 Hz auf einem Träger f _c = 1800 Hz entsprechend einer Übertragungsgeschwindigkeit von 1200 bps. Bei der normalen Modulationsrate von 2400 Hz werden die Phasenwechsel gebildet durch Phasensprünge von ± 135° für 9600 bps und ± 90° für 4800 bps. In Fig. 2A ist die Leistungsspektraldichte des ersten Teils des Trainingssignals gezeigt. Starke Spektralanteile treten f₁ = 500 Hz, f₂ = 2900 Hz und bei der Trägerfrequenz f _c = 1700 Hz auf. Es ist zu beachten, daß f₁ und f₂ wie folgt berechnet werden.

f₁ = f _c - ½ f _b
f₂ = f _c * ½ f _b .

Bei der Rückfallmodulationsrate werden die Phasenwechsel gebildet durch ± 180°-Phasensprünge. Dies ergibt ein Spektrum gemäß Fig. 2B mit hohen Spektralanteilen bei f₁ = 1200 Hz und f₂ 2400 Hz.

Die Differenz in den Spektren wird als eine Basis für die Modulationsratenerkennung verwendet. Wird zu Beginn eines Eingangssignals kein Trainingssignal empfangen, dann enthält das Spektrum auch nicht die vorgenannte Kombination von starken Spektrallinien. Wird somit ein verschlüsseltes Datensignal empfangen, dann wird das Spektrum verhältnismäßig flach. Das Signal kann jedoch immer noch von einem ankommenden Störsignal durch Verwendung des Pegels der Trägerfrequenzkomponente diskriminiert werden, die über eine bestimmte Zeitperiode für ein verschlüsseltes Datensignal stärker sein wird als für eine Störung.

Die Eigenschaften der Spektren der Trainingssignale werden zur Zeitgabeinitialisierung verwendet. Die Phasendifferenz zwischen den f₁- und f₂-Komponenten (Φ = Φ₂ + Φ₁) bilden einen Maßstab für die optimale Abtastzeitgabeeinstellung. Wenn die Empfängertaktphase über eine Zeit Φ/(2 π f _b ) verschoben wird, hat sich gezeigt, daß die optimale Zeitgabe erreicht ist.

Bei dem bevorzugten Ausführungsbeispiel ist die Anzahl empfangenen Wechseln 18, was für das Training oder Einspielen eines 9600 bps-Modem geeignet ist. Bei der normalen Modulationsrate von f _b = 2400 Hz und einer Abtastrate von f _s = 6900 Hz sind nur 72 Abtastungen für die Zeitgabeinitialisierung vorhanden, da f _s /f _b × 18 = 72.

Wie nachstehend noch im einzelnen beschrieben wird, verwendet das vorliegende Ausführungsbeispiel ein diskretes Fourier-Transformationsfilter (DFT), um die Korrelation des Eingangssignals mit einer örtlich erzeugten Frequenz gemäß folgender Gleichung zu messen:

wobei

(P, Q) _f = reeller und imaginärer Teil der DFT-Komponente der Frequenz f, A(k) = Eingangsabtastwert k, f = örtlich erzeugte Frequenz, f _s = Abtastfrequenz, und n = Anzahl der Abtastungen.

Das Ausgangssignal des DFT-Filters ist ein Vektor, dessen Winkel die Phasendifferenz zwischen der örtlich erzeugten Frequenz und der geeigneten Frequenzkomponente in dem Eingangssignal darstellt. Die Länge des Ausgangsvektors ist ein Maß für die relative Energie dieser Komponente.

Fig. 3 zeigt eine Darstellung des Frequenzverhaltens eines DFT-Filters für f = 500 Hz, F _s = 9600 Hz und n = 48. Für diese Werte ist die Auflösung des Filters gleich 200 Hz. Es ist deutlich zu erkennen, daß die anderen Frequenzkomponenten in 200 Hz-Intervallen von der Frequenz f (einschließlich 1700 und 2900 Hz) vollständig unterdrückt sind. Die DFT-Filter für die anderen relevanten Frequenzkomponenten (1200, 1700, 2400, 2900 Hz, n = 48, F _s = 9600 Hz) zeigen ähnliche Eigenschaften, das heißt

ein DFT-Filter für 1200 Hz unterdrückt 2400 Hz;
ein DFT-Filter für 1700 Hz unterdrückt 500 und 2900 Hz;
ein DFT-Filter für 2400 Hz unterdrückt 1200 Hz; und
ein DFT-Filter für 2900 Hz unterdrückt 500 und 1700 Hz.

Der Vorteil dieser Anordnung besteht darin, daß kein schmalbandiges Bandfilter in der Gegend der Trägerfrequenz erforderlich ist, wodurch Einschalteffekte vermieden werden. Auch braucht das Eingangsmaterial nicht gleichgerichtet zu werden, damit sich eine Modulationsratenkomponente ergibt.

In Fig. 4 sind die Grundbausteine der Zeitgabeinitialisierungsschaltung 14 der Fig. 1 gezeigt. Die Schaltung 17 weist ein DFT Schaltmodul 23 auf, das 48 digitalisierte Empfangssignalabtastwerte verwendet, um die relevanten Vektoren (P, Q)f zu erzeugen. Für das 9600 bps Modem des bevorzugten Ausführungsbeispiels werden diese Vektoren für die Frequenzkomponenten 500, 1200, 1700, 2400 und 2900 Hz berechnet.

Die Vektoren werden an eine Raten- oder Geschwindigkeitsdetektor/Selektorschaltung 24 angelegt, die eine Entscheidungslogik aufweist, die die durch den DFT Schaltungsmodul 23 erzeugten Vektoren auswertet und die Modulationsrate sowie die Art des empfangenen Signals bestimmt. Ein STATUS-Signal wird zur Empfängersteuerschaltung 22 durchgelassen und enthält Information über die empfangene Modulationsrate (MR), ob eine Trainingsfolge empfangen wurde (T) und, im Falle keiner Trainingsfolge, ob ein Datensignal oder ein Störsignal empfangen wurde (D). Ferner wählt die Schaltung 24 die beiden Vektoren der Frequenzkomponenten f₁ und f₂ aus, die der festgestellten Modulationsrate entsprechen.

Die beiden Vektoren werden in einem komplexen konjugierten Multiplexer 25 multipliziert, um einen Vektor (P, Q) _T zu erzeugen. Es ist darauf hinzuweisen, daß ein komplexer konjugierter Multiplexer eine Schaltung ist, die eine komplexe Zahl mit dem konjugierten Wert einer anderen komplexen Zahl multipliziert. Die Phase Φ dieses Vektors (P, Q) _F ist gleich der Phasendifferenz zwischen den Vektoren (P, Q)f₁ und (P, Q)f₂ und wird zur Einstellung bzw. Justierung der Abtastzeitgabe verwendet.

Für eine optimale Zeitgabe muß die Empfängertaktphase über eine Zeit Φ(2 π f _b ) verschoben werden, wobei Φ in Radian gemessen wird. Für eine Abtast-/Signalelementsynchronisation bedeutet jede Verschiebung über 1/f _s eine Abtastverschiebung. Somit wird die Phasenebene in f _s /f _b Segmente geteilt, die mit 1 nummeriert sind; für die normale Modulationsrate von 9600 bps ist ein Segment 90°. Ein Segmentdetektor 26 bestimmt in welchem Segment (P, Q) _T es liegt. Eine Abtaststeuerschaltung 21 (Fig. 1) verwendet das Resultat 1 zur Auswahl des richtigen Abtastwertes für die Signalelement-(Symbol)-Synchronisation.

In der Phasensegmentdetektorschaltung 26 wird der Vektor (P, Q) _T um 1 Segmente gedreht, so daß er in dem ersten Segment zwischen der -(f _b /f _s ) · 180° und +(f _b /f _s ) · 180° Linien zu liegen kommt. Somit liegt für das 9600 bps Modem der gedrehte Vektor zwischen +45° und -45°. Der gedrehte Vektor wird mit (x · y) _T bezeichnet.

Ein Phasen/Zeitverschiebungsmesser 27 bestimmt die Phase des Vektors (x, y) _T und setzt sie in einen Zählerwert m um. Wird der Zählerwert m der PCO Schaltung 19 zugeführt, dann bewirkt er eine Verschiebung der Abtastzeitpunkte derart, daß eine optimale Zeitgabe erzielt wird.

Fig. 5 zeigt die Realisierung einer DFT-Filterschaltung für eine typische Frequenzkomponente. Die DFT-Filterschaltung besitzt einen unteren Teil 23 A, der einen Ortsoszillator zum Erzeugen von Sinus- und Cosinuswerten bildet und einen unteren Teil 23 B, der einen Korrelator darstellt. Der Ortsoszillator 23 A besteht aus einem Verzögerungselement 28 und einem Multiplexer 29. Das Verzögerungselement 28 verzögert einen komplexen Wert mit einer Verzögerung von 1/f _s . Es ist zu beachten, daß in einem praktischen Ausführungsbeispiel komplexe Werte durch Paare von reellen Werten in der Form digitaler Signale dargestellt werden. Es ist weiterhin zu beachten, daß verschiedene Verarbeitungsschaltelemente, wie Addierer, Multiplizierer und Verzögerungselemente in Form einer integrierten Digitalsignalprozessorschaltung implementiert werden können. Unter Ansprechen auf eine Energiefeststellung in der Schaltung 20 in Fig. 1 wird die Schaltung 28 initialisiert, z. B. mit dem Vektor (1, 0), was der (cos, sin)-Ausdruck in Gleichung (1) für k = 0 ist. Bei jedem Abtastintervall wird das Verzögerungselement 28 mit dem Endergebnis einer komplexen Multiplikation in den Multiplizierer 29 des augenblicklichen Inhalts des Verzögerungselements 28 mit dem konstanten Vektor (c, s) _f aktualisiert. Der Wert dieses Vektors ist

(c, s) _f = (cos(2 f/f _s ), sin (2 f/f _s )),

wobei f die Frequenz ist, die zu erzeugen ist.

Jeder Abtastwert A(k) auf der Leitung 7 wird in einen Multiplizierer 30 mit dem Ausgangswert in dem Verzögerungswert 28 multipliziert. Ein Verzögerungselement 31 speichert den Ausgangswert der DFT-Filterschaltung. Der augenblickliche Inhalt des Verzögerungselements 31 wird in einem Addierer 32 zum Ausgangswert des Multiplizierers 30 addiert, um einen neuen Augenblickswert (P, Q) _f zu erzeugen. Dieses Ergebnis wird wiederum in dem Verzögerungselement 31 gespeichert. Für eine raschen Messung der Frequenzkomponente werden 48 Eingangsabtastungen ausgewertet (n = 48 in Gleichtung (1)). Bei dem vorliegenden Ausführungsbeispiel werden fünf Schaltungen entsprechend der Fig. 5 in dem DFT Schaltungsmodul 23 der Fig. 4 verwendet. Die örtlich erzeugten Frequenzen sind 500, 2900, 1200, 2400 und 1700 Hz. Die Ergebnisse für n = 48 sind die Vektoren (P, Q)₅₀₀, (P, Q)₂₉₀₀, (P, Q)₂₄₀₀ und (P, Q)₁₇₀₀. Alle Ergebnisse werden zu der Raten-Detektor/Selektorschaltung 24 (Fig. 4) geleitet.

Die Raten-Detektor/Selektorschaltung 24 (Fig. 6) weist drei Pegeldetektoren 100, 109 und 111, eine UND-Schaltung 112, eine ODER-Schaltung 114 und einen Schalter 108 auf.

Der Pegeldetektor 100 erzeugt ein Ausgangssignal MR, das auf niedrigem Pegel ist, wenn die normale Modulationsrate empfangen wird, und auf hohem Pegel, wenn das Rückfall-Modulationsratentraining empfangen wird. Dies wird erreicht durch Auswerten der beiden Spektralkomponenten (P, Q)₁₂₀₀ und (P, Q)₂₄₀₀, die charakteristisch sind für die Rückfall-Trainingsfolge (sh. Fig. 2B). Schaltungen 101 und 102 erzeugen quadrierte Längen von Vektoren (P, Q)₁₂₀₀ bzw. (P, Q)₂₄₀₀. Die Summe dieser Längen L(FBR), wie sie im Addierer 104 erzeugt wird, wird verglichen mit einem Schwellenwert FBTH in einem Komparator 107. Liegt L(FBR) über dem Schwellenwert, dann wird die Rückfall-Ratentrainingsfolge angenommen und das Signal MR nimmt den hohen Wert an.

Das Signal MR steuert den Schalter 108 derart, daß bei hohem MR (P, Q)₁₂₀₀ und (P, Q)₂₄₀₀ als Ausgangssignale ausgewählt werden (d. h. daß für die weitere Verarbeitung die Rückfall-Modulationsratenvektoren ausgewählt werden). Ist andererseits MR auf niedrigem Wert, dann werden für die weitere Verarbeitung die normalen Modulationsratenvektoren (P, Q)₅₀₀ und (P, Q)₂₉₀₀ ausgewählt.

Der Pegeldetektor 109 erzeugt ein Ausgangssignal 110, das auf hohem Wert ist, wenn die Summe L(NR) der quadrierten Längen der Normalratenvektoren (P, Q)₅₀₀ und (P, Q)₂₉₀₀ über einem Schwellenwert NRTH ist.

Der Pegeldetektor 111 vergleicht die quadrierte Länge des Vektors (P, Q)₁₇₀₀ entsprechend dem Normalmodulationsratenträger mit einem Schwellenwert 1700 TH. Ein hohes Ausgangssignal D zeigt an, daß ein Datensignal empfangen wird. Ist D auf niedrigem Wert, dann wird das empfangene Signal als Störung angesehen.

Durch Kombinieren der Ausgangssignale der Pegeldetektoren kann eine Bestimmung erfolgen, ob ein Trainingssignal oder ein Datensignal empfangen wird. Das Ausgangssignal 113 des UND-Gliedes 112 ist auf hohem Wert, wenn ein Normalmodulationsratentraining empfangen wird (vgl. Fig. 2A). Das Signal MR und das Signal auf der Leitung 113 wird dem ODER-Glied 114 zugeführt, dessen Ausgangssignal T auf hohem Wert ist, wenn entweder das Normal- oder Rückfall-Ratentraining empfangen wird. Die Tabelle 1 zeigt, wie die Ausgangswerte zu interpretieren sind.

Tabelle 1

Fig. 7 zeigt ein Ausführungsbeispiel der Schaltung 101, die das Quadrat der Vektorlänge des komplexen Wertes an ihrem Eingang 115 bildet. Dies wird erreicht durch Quadrieren des reellen Teils P des Eingangswertes in117 und des imaginären Teils Q in 118. Durch Summieren dieser Quadrate in einem Addierer 119 ergibt sich das Quadrat der Länge des Eingangsvektors. Die Schaltung 102 und die anderen in Fig. 6 gezeigten Schaltungen zum Erzeugen quadrierter Vektorlängenausgangswerte sind von ähnlichem Aufbau.

Der Phasensegmentdetektor 26, der in Fig. 8 gezeigt ist, erzeugt ein komplexes Ausgangssignal (x, y) _T und ein Ausgangssignal l (= 0, 1, 2 oder 3). Das Signal (x, y) _T ist eine phasengedrehte Version des Eingangswertes (P, Q) _T . Die Drehung ist derart, daß die Phase von (x, y) _T innerhalb 45° von der 0°-Bezugslinie liegt. Das Ausgangssignal l zeigt an, wieviele Vielfache von 90° angelegt wurden, um die gewünschte Phase (x, y) _T abzuleiten.

Um die anzuwendende Phasenverschiebung zu bestimmen, wird der Eingangswert (P, Q) _T zuerst um 45° gedreht. Dies wird erreicht durch Multiplikation in einer Multiplizierschaltung 150 mit einem konstanten Vektor, der über eine Leitung 151 angelegt wird. Statt (P, Q) _T mit nN.90° + 45°-Grenzen zu vergleichen, kann (P, Q) _TR verglichen werden mit n.90°-Grenzen, was äquivalent ist zu einer Bestimmung der Vorzeichen des reellen und imaginären Teils von (P, Q) _TR . Diese Bestimmung ist in Tabelle 2 veranschaulicht und findet in dem Dekodierer 152 statt.

Tabelle 2

Der Ausgangswert l wird an eine Sektorschaltung 153 angelegt, die einen von vier möglichen konstanten Vektoren (155, 165, 157, 158) auswählt und den ausgewählten Vektor als SELOUT-Signal abgibt. Die vier konstanten Vektoren stellen Phasenverschiebungen von 0°, -90°, -180° und -270° dar.

Eine Multiplikation des SELOUT-Wertes mit dem Eingangssignal (P, Q) _T in 154 führt zu einem neuen Vektor (x, y) _T mit einer Phase, die um einen Betrag entsprechend dem SELOUT-Signal gedreht wurde.

Fig. 9 zeigt den Phasennormierungsvorgang in graphischer Weise. Der schraffierte Bereich stellt den Quadranten dar, in dem (x, y) _T liegen muß. Die gestrichelten Linien sind die Grenzen gegenüber denen (P, Q) _T ausgewertet werden muß. Die abgegrenzten Segmente sind beziffert 1 = 0, 1 = 1, 1 = 2 und 1 = 3. Es ist ersichtlich, daß der Vektor (P, Q) _T um 45° gedreht wird und (P, Q) _TR ergibt. Dieser Vektor hat einen negativen reellen Teil und einen positiven imaginären Teil. Gemäß Tabelle 2 sollte der Dekodierer einen Wert l = 1 abgeben. Der Multiplizierer 154 dreht den Vektor (P, Q) _T um -90°, wodurch sich der Vektor (x, y) _T ergibt. Wie gezeigt befindet sich dieser Vektor (x, y) _T innerhalb des schraffierten Segments.

Das Ergebnis 1 wird von der Abtastersteuerschaltung 21 zur Auswahl der richtigen Abtastung für die Signalelementsynchronisation verwendet. Die beschriebene Realisierung ist vorwiegend für die Normalmodulationsrate (f _b = 2400 Hz) bestimmt. Für die Rückfall-Modulationsrate f _b = 1200 Hz und mit i = f _s /f _b = 8 sollte die Phasenebene in 8 Segmente (8 Abtastungen pro Symbol) unterteilt werden. Da jedoch das Rückfall-Modulationsratentraining gewöhnlich weniger zeitkritisch ist, kann die Phasensegmentdetektorausführung für die volle Modulationsrate verwendet werden. Durch Multiplizieren von mit 2 wählt die Abtastersteuerschaltung Abtastung l-Nummern 0, 2, 4 oder 6. Der hierdurch eingeführte Fehler wird durch den Phasen-/Zeitverschiebungsumsetzer 27 korrigiert.

Fig. 10 zeigt eine Ausführungsform des Phasen-/Zeitverschiebungsumsetzers 27. Seine Funktion besteht darin den Eingangsvektor (x, y) _T (mit einem Winkel in einem Bereich zwischen ±45°; schraffierter Bereich der Fig. 9) umzusetzen in eine Zahl m, die linear die Phase des Abtasttaktes mittels der PCO Schaltung 19 ändert. Die Phase von (x, y) _T ist definiert als arctan (y/x). Um die Arctan-Funktion auszuführen, wird ein bekanntes Annäherungsverfahren gewählt:

arctan z = z (1 + 0,28 z²).

Der bei dieser Annäherung gemachte Fehler ist weniger als 0,3° innerhalb des erforderlichen Intervalls von 45°. Für den Winkel des Vektors (x, y) _T bedeutet dies:

arctan (y/x) = xy/x² + 0,28 y²). (2)

Fig. 10 zeigt eine Ausführung der Gleichtung (2). Ein Multiplizierer 200 multipliziert den reellen und imaginären Teil von (x, y) _T , um den Dividenden a = xy der Gleichung (2) zu erzeugen. Multiplizierer 201 und 202 erzeugen x² bzw. y². Im Multiplizierer 203 wird y² mit der Konstanten 0,28 multipliziert. Die Summierung von x² und 0,28 y² wird in dem Addierer 204 durchgeführt, um den Devisor b = x² + 0,28 y² zu bilden.

Die Division von a/b wird durch aufeinanderfolgende Annäherung in den Schaltungsblöcken 205 bis 211 durchgeführt. Die Annäherung wird bewirkt durch aufeinanderfolgendes Erzeugen von Faktoren 2^-1, 2^-2, 2^-3, . . . 2^-n und Addieren/Subtrahieren dieser Faktoren zu bzw. von einem akkumulierten Ergebnis, das sich möglichst nahe dem Quotienten a/b nähert. Dieser Iterationsvorgang, der bei der hier vorliegenden Ausführung 6 Schritte verwendet, wird durch ein Signal ICS getaktet.

Zuerst wird ein Zwischenquotient (q-app) in einem Multiplizierer 205 mit b multipliziert, was eine Annäherung a-app von a ergibt. Dieses Signal wird an einen Komparator 206 zusammen mit dem Signal a angelegt. Das Ausgangssignal des Komparators 206, das abhängig davon, ob das Signal a größer oder kleiner als a-app positiv oder negativ ist, wird in einem Verzögerungselement 207 gespeichert und dient als Vorzeicheneingabe zu einem Komplementbilder 208.

Für jeden Iterationsschritt gibt ein Faktorgenerator 209 die Faktoren 2^-1, 2^-2 etc. an dem Komplementbilder 208, wo das vom Verzögerungselement 207 kommende Vorzeichen angelegt ist. Dieses Vorzeichen ist das Ergebnis des vorhergehenden Iterationsschrittes. Der mit Vorzeichen versehene Faktor wird an einen Addierer 210 angelegt, der den mit Vorzeichen versehenen Faktor zu dem Zwischenergebnis ATG des vorhergehenden Iterationsschrittes addiert. Der Ausgangswert des Addierers 210 wird in einem Akkumulator 211 als gegenwärtiges Ergebnis der Annäherung gespeichert. Der Ausgangswert des Addierers 210 wird auch zurückgeführt zum Multiplizierer 205 als ein Zwischenquotient (q-app).

Die ersten beiden Iterationsschritte werden nun beschrieben. Im Schritt 1 ist ein Initialisierungsschritt, bei dem der Faktorgenerator 209 einen Faktor Null unter Ansprechen auf einen ersten ICS-Takt abgibt. Das in dem Verzögerungselement 207 gespeicherte Vorzeichen ist unbestimmt. Der Ausgangswert des Komplementbilders 208 erzeugt einen (mit Vorzeichen versehenen) Wert Null, der in dem Akkumulator 211 gespeichert und dem Multiplizierer 205 zugeführt wird. Somit wird der Ausgangswert des Multiplizierers 205 und der Ausgangswert des Komparators 206 beinhaltet das Vorzeichen am Eingang a. Beim zweiten ICS-Takt wird das Vorzeichen von a in dem Verzögerungselement 207 gespeichert und der Faktor 2^-1 wird vom Faktorgenerator 209 abgegeben. Der Komplementbilder 208 gibt den mit Vorzeichen versehenen Faktor 2^-1 an den Addierer 210, der diesen Wert zum Inhalt (gleich Null) des Akkumulators 211 addiert und das Ergebnis an die Eingänge des Akkumulators 211 und des Multiplizierers 205 legt. Beim dritten ICS-Takt wird das Zwischenergebnis in dem Akkumulator 211 gespeichert. Außerdem wird ein neuer Faktor vom Faktorgenerator 209 erzeugt und ein neues Vorzeichen wird in dem Verzögerungselement 207 gespeichert.

Bei dem vorliegenden Ausführungsbeispiel werden 6 Faktoren vom Faktorgenerator 209 abgegeben und nachdem alle die entsprechenden Iterationsschritte durchgeführt wurden, wird das angenäherte Ergebnis, nämlich Signal ATG, an einen Multiplizierer 212 gelegt, der dieses Signal ATG mit einem Maßstabsfaktor C multipliziert. Das Ausgangssignal m′ wird an einen Addierer 213 gelegt, der es zu einem Signal addiert, welches klein m-nom darstellt. Die Anordnung ist somit derart, daß bei m′ gleich Null am Ausgang des Addierers 213 m-nom erscheint. Der Addiererausgangswert m ist ein Signal, das geeignet ist zur Steuerung der PCO Schaltung 19. Wenn die Phase von (x, y) _T 45° ist, dann ist m maximal; dies bewirkt eine Zeitverschiebung von einer +½-Abtastung. Wenn die Phase von (x, y) _T -45° ist, dann ist m minimal, was in einer Zeitverschiebung von -½-Abtastung resultiert.

Für die Rückfall-Modulationsrate wird die gleiche Schaltung verwendet. Um den Fehler zu korrigieren, der durch den Phasensegmentdetektor eingeführt wurde, wird der Ausgangswert m zweimal zur PCO Schaltung 19 geleitet. Eine Phase von (x, y) _T von ±45° ergibt somit eine Zeitverschiebung von einer -1-Abtastung.

Claims (9)

1. Digitaldaten-Empfangsgerät zum Empfangen eines datenmodulierten Trägersignals, mit einer Abtastvorrichtung zum Abtasten des empfangenden Signals, einer phasengeregelten Oszillatorvorrichtung zum Definieren der Abtastzeitpunkte, zu denen das empfangene Signal abgetastet wird, einer Analog-/Digital-Wandlervorrichtung, die mit der Abtastvorrichtung gekoppelt ist und digitalisierte Darstellungen des abgetasteten Signals abgibt, und einer Zeitgabesteuervorrichtung, die diskrete Fourier-Transformationsfilterschaltungsvorrichtungen aufweist und auf das Ausgangssignal der Analog-/Digitalwandlervorrichtung anspricht und die einen Ausgang gekoppelt hat mit einem Steuereingang der phasengeregelten Oszillatorvorrichtung, dadurch gekennzeichnet, daß die Zeitgabesteuervorrichtung (17) eine Signaltransformationsvorrichtung (23) aufweist, die erste und zweite diskrete Fourier-Transformationsfilterschaltungen besitzt, die erste und zweite komplexe Signale (P, Q) _f₁, (P, Q) _f₂ abhängig von der Korrelation zwischem dem Eingangssignal und ersten und zweiten vorbestimmten örtlichen Frequenzen (f₁, f₂) mit Werten f _c - ½ f _b bzw. f _c + ½ f _b abgibt, wobei f _c und f _b die Trägerfrequenz bzw. die Modulationsfrequenz ist, wobei die ersten und zweiten komplexen Signale (P, Q) _f₁, (P, Q) _f₂ an eine komplexe konjugierte Multipliziervorrichtung (25) angelegt werden, die ein komplexes Ausgangssignal ((P, Q) _T ) abgibt, das an Umsetzervorrichtungen (26, 27) angelegt wird, die eine Phasensegment-Detektorvorrichtung (26), die auf das komplexe Ausgangssignal ((P, Q) _T ) anspricht und ein komplexes gedrehtes Ausgangssignal ((P, Q) _TR ) mit einem Phasenwinkel abgibt, der innerhalb bestimmter Phasengrenzen liegt, und eine Einstellsignalgenertorvorrichtung (27) aufweisen, die auf das komplexe gedrehte Ausgangssignal ((P, Q) _TR ) anspricht, um das Einstell- bzw. Justiersignal (m) an den Steuereingang der phasengeregelten Oszillatorvorrichtung (19) anzulegen.

2. Digitaldaten-Empfangsgerät nach Anspruch 1, dadurch gekennzeichnet, daß die Einstellsignal-Generatorvorrichtung eine Rechenvorrichtung aufweist, die ein Phasenwinkelsignal (ATG) abgibt, das den Phasenwinkel des komplexen gedrehten Ausgangssignals ((P, Q) _TR ) approximiert, sowie Signalverarbeitungsvorrichtungen (212, 213), die auf das Phasenwinkelsignal (ATG) anspricht, um das Einstell- bzw. Justiersignal (m) zu erzeugen.

3. Digitaldaten-Empfangsgerät nach Anspruch 2, dadurch gekennzeichnet, daß die Signalverarbeitungsvorrichtungen eine Maßstabsfaktorvorrichtung (212) aufweisen, die das Phasenwinkelsignal (ATG) mit einem konstanten Faktor multipliziert, um ein maßstabsgerechtes Phasenwinkelsignal (m¹) zu erzeugen, sowie eine Additionsvorrichtung, die das maßstabsgerechte Phasenwinkelsignal (m¹) zu einem Nominalwert (m-nom) für das Einstell- bzw. Justiersignal (m) addiert.

4. Digitaldaten-Empfangsgerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die modulierten Daten mit einer gewählten einer Vielzahl von Modulationsraten auf einen gewählten einer Vielzahl von Trägerraten übertragen werden, und daß die Signalverarbeitungsvorrichtung eine Vielzahl diskreter Fournier-Transformationsfilterschaltungen aufweist, die eine entsprechende Vielzahl komplexer Signale abgeben, die die Korrelation zwischen dem Eingangssignal und einer Vielzahl vorbestimmter örtlich erzeugter Frequenzen darstellen, abhängig von den Leistungsspektraldichtekomponenten der entsprechenden Modulationsraten, wobei eine Auswahlvorrichtung (24) vorgesehen ist, die dasjenige Paar von komplexen Ausgangssignalen zum Anlegen an die komplexe konjugierte Multipliziervorrichtung (25) entsprechend der ausgewählten Modulationsrate auswählt.

5. Digitaldaten-Empfangsgerät nach Anspruch 4, dadurch gekennzeichnet, daß die Auswahlvorrichtung (24) eine erste Pegeldetektorvorrichtung (100) aufweist, die auf ein erstes vorbestimmtes Paar komplexer Signale entsprechend einer ersten vorbestimmten der Modulationsraten anspricht und einen Wert abhängig von dem ersten vorbestimmten Paar der komplexen Signale zugeordneten Längenvektoren vergleicht mit einem ersten festen Schwellenwert (FBTH), wodurch sich ein Modulationsraten-Angabesignal (MR) ergibt, das anzeigt, ob die erste vorbestimmte Modulationsrate zutrifft.

6. Digitaldaten-Empfangsgerät nach Anspruch 5, dadurch gekennzeichnet, daß die Auswählvorrichtung (24) eine Schaltvorrichtung (108) aufweist, die eine Vielzahl von Paaren der komplexen Signale empfängt und anspricht auf das Modulationssignal-Anzeigesignal, um ein Paar komplexer Ausgangssignale abzugeben, die der wirksamen Modulationsrate entsprechen.

7. Digitaldaten-Empfangsgerät nach Anspruch 6, dadurch gekennzeichnet, daß die Auswählvorrichtung (24) eine zweite Pegeldetektorvorrichtung (109) aufweist, die auf ein zweites vorbestimmtes Paar komlexer Signale entsprechend einer zweiten vorbestimmten der Modulationsraten anspricht und einen Wert unabhängig von dem zweiten vorbestimmten Paar komplexer Signale zugeordneter Längenvektoren mit einem zweiten festen Schwellenwert (NRTH) vergleicht, sowie eine dritte Pegeldetektorvorrichtung, die auf ein bestimmtes der komplexen Signale anspricht und einen Wert abhängig von einem den vorbestimmten der komplexen Signale zugeordneten Längenvektor mit einem dritten festen Schwellenwert (1700 TH) vergleicht, und ein Datenanzeigesignal (D) abgibt, das anzeigt, daß ein Datensignal empfangen wird, und logische Schaltungsvorrichtungen (112, 114), die mit den Ausgängen der zweiten und dritten Pegeldetektorvorrichtung (109, 119) gekoppelt sind und ein Trainingssignal-Anzeigesignal (T) abgeben, das anzeigt, daß ein Trainingssignal empfangen wird.

8. Digitaldaten-Empfangsgerät nach Anspruch 7, dadurch gekennzeichnet, daß die erste und zweite Pegeldetektorvorrichtung (100, 109) entsprechende Paare von Schaltungen zum Berechnen der quadrierten Längen der Vektoren entsprechend der an sie angelegten komplexen Signale und entsprechende Addiervorrichtungen zum Addieren der Ausgangswerte der zugeordneten Paare aufweisen, um Summenausgangssignale (L(FBR)), L(NR) zum Vergleich mit dem entsprechenden ersten und zweiten festen Schwellenwert (FBTH, NRTH) abzugeben.

9. Digitaldaten-Empfangsgerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß jede diskrete Fourier-Transformationsfilterschaltung einen ersten Teil (23 A) aufweist, der ein komplexes Signal erzeugt, welches eine örtliche erzeugte Frequenz darstellt, sowie einen zweiten Teil (23 B) der auf die digitalisierte Darstellung des abgetasteten Signals und das Ausgangssignal des ersten Teils (23 A) anspricht, um eines der komplexen Signale abhängig von der Korrelation zwischen dem Eingangssignal und der örtlich erzeugten Frequenz zu erzeugen.