DE2648976B2 - Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Daten-übertragungsanlage - Google Patents

Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Daten-übertragungsanlage

Info

Publication number
DE2648976B2
DE2648976B2 DE2648976A DE2648976A DE2648976B2 DE 2648976 B2 DE2648976 B2 DE 2648976B2 DE 2648976 A DE2648976 A DE 2648976A DE 2648976 A DE2648976 A DE 2648976A DE 2648976 B2 DE2648976 B2 DE 2648976B2
Authority
DE
Germany
Prior art keywords
output
phase
oscillator
signal
correlators
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2648976A
Other languages
English (en)
Other versions
DE2648976A1 (de
DE2648976C3 (de
Inventor
Richard John Eatontown N.J. Peck (V.St.A.)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&T Corp
Original Assignee
Western Electric Co Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Western Electric Co Inc filed Critical Western Electric Co Inc
Publication of DE2648976A1 publication Critical patent/DE2648976A1/de
Publication of DE2648976B2 publication Critical patent/DE2648976B2/de
Application granted granted Critical
Publication of DE2648976C3 publication Critical patent/DE2648976C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0331Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

Die Erfindung betrifft eine Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenübertragungsanlage mit einem phasenstarren Oszillator, dessen Ausgangssignal die nominelle Signalgabefrequenz von Daten besitzt, und einem Komparator für einen Vergleich des Oszillatorausgangssignals mit einem Steuersignal.
Bei einem Sender in einer differentiell kohärenten Phasenumtast-(PSK)-Datenübertragungsanlage kann eine im wesentlichen digitale Verwirklichung eines PSK-Modulators unter Verv/endung einer quantisierten, »treppenartigen« Anordnung eingesetzt werden, der sich mit Hilfe von Großintegrationsverfahren (LSI) aufbauen läßt. Die nach einer Tiefpaßfilterung erzeugte Ausgangswelle ist durch eine im wesentlichen konstante Frequenz mit diskreten Phasenänderungen gekennzeichnet, die in synchronen Modulationsintervallen, nämlich Baud-Intervallen, auftreten.
Die zu übertragende Information ist in Phasenänderungen codiert, die zwischen den Mittelpunkten aufeinanderfolgender Modulations-, Signalgabe- oder Baud-Intervallen gemessen werden. Wegen dieser differentiellen Codierung braucht kein absoluter Phasenbezug zusammen mit der Ausgangswelle übertragen zu werden.
Bei einem Demodulator in einer differentiell kohärenten PSK-Datenübertragungsanlage kann ein Empfänger für eine differentiell kohärente PSK-Signalwelle unter Verwendung von Vergleichsanzeigeverfahren durch ein vielstufiges Schieberegister und ein Paar von Binärzählern verwirklicht werdet». Augenblickliche und
ίο verzögerte Darstellungen von Empfangssignal-Abtastwerten, die in aufeinanderfolgenden Baud-Intervallen gewonnen worden sind, werden in Exklusiv-ODER-Gattern verglichen, der Ausgangssignale die Binärzähler beaufschlagen. Abhängig davon, ob die Zähler vorbestimmte Zählschwellenwerte erreicht haben oder nicht, wird die Art des übertragenen Datenbit bestimmt. Der Zeitpunkt, zu dem festgestellt wird, ob der Zählschwellenwert erreicht worden ist oder nicht, ist hinsichtlich der Gültigkeit und Fehlerfreiheit der sich ergebenden Datenentscheidung wichtig. Bei einem solchen Demodulator ist demgemäß ein Baud-Frequenz-Taktgeber zur Abtastung der Zählerausgangssignale vorgesehen.
Die Erfindung hat sich als Aufgabe gestellt, eine verbesserte Zeitsteuerungs-Wiedergewinnungsschaltung für differentiell kohärente PSK-Datenübertragungsanlagen zu schaffen. Darüberhinaus will die Erfindung eine Zeitsteuerungs-Wiedergewinnungsschaltung für differentiell kohärente PSK-Datenübertragungsanlagen unter Verwendung von digitalen Einrichtungen schaffen, die sich mit Hilfe von Großintegrationsverfahren (LSI-Verfahren) verwirklichen lassen. Schließlich sollen dabei Korrelationsverfahren verwendet werden.
Zur Lösung geht die Erfindung aus von einer Zeitsteuerungsschaltung der eingangs genannten Art und ist gekennzeichnet durch ein Schieberegister zur Speicherung einer Vielzahl von Abtastwerten eines empfangenen Trägersignals, die sich über mehr als eine Periode des Trägersignals entsprechen, wobei das Schieberegister Anzapfungen bei Halbperioden der Trägersignalfrequenz besitzt, ferner durch ein Paar von Korrelatoren zur Korrelation von Abtastwertpaaren am Ausgang der Schieberegisteranzapfungen, wobei eine positive Korrelation eine Phasenänderung anzeigt, sowie durch Kombinierschaltungen zur Kombination der Ausgangssignale der Korrelatoren, durch einen monostabilen Impulsgeber, der Abhängigkeit vom Ausgangssignal der Kombinierschaltungen einen Ausgangsimpuls vorbestimmter Länge erzeugt, und durch einen Komparator, der den Ausgangsimpuls des Impulsgebers mit dem Ausgangssignal des Oszillators vergleicht, um ein Steuersignal zur Einstellung des Oszillators in Richtung auf eine Phasenkoinzidenz mit der mittleren Phase des Impulsgebers zu erzeugen.
Entsprechend der Erfindung kann daher eine Abtastwert-Zeitwiedergewinnungsschaltung für einen differentiell kohärenten PSK-Datenempfänger einen Amplitudenbegrenzer zur Begradigung von empfangenen Datensignalen enthalten, ferner ein vielstufiges Schieberegister zur seriellen Speicherung von periodischen Abrastwerten, die mit einer Rate größer als die Baud-Rate der begradigten Datensignale entnommen werden, ferner ein Paar von Korrelatoren für die im Augenblick empfangenen Signale und deren Darstellungen, die um Intervalle verzögert sind, welche mit der Frequenz der Signalträgerwelle in Beziehung stehen, eine Koinzidenzschaltung, die die Ausgangssignale der
Korrektoren kombiniert, einen Differentiator, einen Monopulser und eine digitale phasenstarre Schleife.
Die Schieberegister dienen als digitale Verwirklichung eines Verzögerungsmediums.
Bei einem Ausführungsbeispiel einer c.ifferentiell kodierten PSK-Datenübertragungsanlafj, bei der serielle Daten als Dibit-Paare jeweils bei diskreten Phasenänderungen von elektrisch 90 m° mitm = 0,1,2,3 codiert sind, d.h. bei 0°, 90°, 180° und 270" für dio Codier-Dibits 00, 01,11 und 10, wird eine Abtastrate so gewählt, daß jede Halbperiode der Trägerwelle wenigstens viermal und vorzugsweise mit einem Mehrfachen dieses Wertes abgetastet wird, um Quantisierfehler zu verringern und demgemäß eine annehmbare Rauschgüte sicherzustellen. Korrelationen erfolgen zwischen dem jeweils augenblicklichen Eingangsabtastwert und Abtastwerten, die um eine Halbperiode (180°) der Trägerwelle verzögert sind, sowie zwischen einem Abtastwert, der gegen das Eingangssignal um einen vorbestimmten Betrag verzögert ist, und einem weiteren Abtastwert, der um eine zusätzliche Halbperiode (180°) der Trägerwelle verzögert ist. Für eine rauschfreie Trägerwelle konstanter Phase ist jede dieser Korrelationen negativ. Wenn jedoch eine gültige Phasenänderung auftritt, beobachtet man zwei positive Korrelationen. Sporadische Korrelationen aufgrund von Rauschen können zu jedem Zeitpunkt in einem der beiden Korrelatoren auftreten. Bei Auftreten von zwei gleichzeitigen positiven Korrelationen ist klar, daß die Phase der Trägerwelle sich um den vorbestimmten Betrag geändert hat. Folglich werden die Ergebnisse der beiden Korrelationen zur Lieferung einer Anzeige für eine positive Phasenänderung kombiniert. Da die Phasenänderung am Anfang oder nahe dem Anfang jedes Baud-Intervalls auftritt und zwei Perioden der Trägerwelle für jedes Baud-Intervall vorhanden sind, wird eine Phasenänderungsanzeige von den Korrelatoren innerhalb des ersten Viertels der meisten Baud-Intervalle erzeugt (für jedes Baud-Intervall mit Ausnahme desjenigen für die Codierung des Dibits 00). Ein von der ersten solchen Anzeige in jedem Baud-Intervall getriggerter Monopulser erzeugt dann einen Impuls, der über ein halbes Baud-Intervall gedehnt ist, d. h., dessen Dauer gleich einer halben Periode der Zeitsteuerungswelle ist. Dieser Impuls wird mit dem Ausgangssignal eines phasenstarren Oszillators verglichen, dessen Nennfrequenz gleich der Baud-Rate ist und der durch eine Hinzufügungs-Weglassungsanordnung in eine Durchschnitts-Phasenübereinstimmung mit den Baud-Intervallen der empfangenen Signalwelle gebracht wird. Der phasenstarre Oszillator hat den Zweck, das dem Empfangssignal überlagerte Phasenzittern zu glätten und im wesentlichen auszuschalten. Eine zusätzliche gleichförmige Verzögerung kann in die Oszillatorschleife eingefügt werden, um irgendeine Versetzung zwischen den Übergängen zwischen Baud-Intervallen und dem Auftreten der mittleren Phasenänderung der Empfangswelle zu kompensieren.
Für das Ausführungsbeispiel einer vielphasigen differentiell codierten PSK-Datenübertragungsanlage wird angenommen, daß die Baud-Rate 600 und die Trägerfrequenz 1200 Hz ist
Die einzige Figur der Zeichnung stellt das Blockschaltbild eines Ausführungsbeispiels der Erfindung für eine digitale Zeitwiedergewinnungsanordnung einer differentiell codierten PSK-Datenübertragungsanlage dar.
Die Zeitwiedergewinnungs-Schaltungsanordnung weist eine Eingangsleitung 10 für das ankommende PSK-Signal auf, ferner einen Begrenzer 11, ein vielstufiges Schieberegister 13 mit Anzapfungen an den Leitungen 15-18, einen festen Oszillator 12, einen Frequenzteiler 14, Exklusiv-ODCR-Gatter 19, 20, NAND-Gatter 21, 24, 28, einen Inverter 25, Flip-Flops 16 und 27, einen Monopulser 30, einen Komparator 31, eine feste Verzögerungsschaltung 32, einen Phasensperrenoszillator 33 und eine Ausgangsleitung 35.
Das Schieberegister 13 ist im wesentlichen das gleiche, wie das bei dem oben erwähnten Demodulator verwendete Schieberegister, wobei aber zusätzliche Anzapfungen an den Stufen 8,64 und 72 vorhanden sind. Mit einer Weiterschaltfrequenz von 153,6 kHz, die von dem festen Oszillator 12 mit einer Frequenz von 614,4 kHz durch den Frequenzteiler 14 mit einem Teilerverhältnis von 1 :4 abgeleitet wird, werden 256 Abtastwerte in jedem Baud-Intervall gewonnen. Da zwei Perioden der Trägerwelle in jedem Baud-Intervall vorliegen, werden für jede Periode der Trägerwelle 128 Abtastwerte entnommen. Demgemäß ist der Abtastwert am Anzapfpunkt der 64. Stufe um 180° gegen den Abtastwert am Eingang verschoben, vorausgesetzt, daß keine Phasenänderung stattgefunden hat. Wenn jedoch eine Phasenänderung stattfindet, so ändert sich die normale Phasenopposition zwischen Anzapfpunkten, die um 64 Abtastwerte getrennt sind. Darüberhinaus ist die 8. Anzapfung etwa um 22,5° vom Eingang und die 72. Anzapfung um 180° von der 8. Anzapfung entfernt.
Demgemäß stellen die 8. und die 72. Anzapfung eine zweite Gruppe von Anzapfungen dar, an denen sich die Phasendifferenz von 180° überwachen läßt.
Die Abtastwerte am Eingang der Leitung 15 und an der 64. Anzapfung auf der Leitung 16 werden an das Exklusiv-ODER-Gatter 19 angelegt, dessen Ausgang auf H ist, wenn beide Eingangssignale gleich sind, und der auf L ist, wenn sie entgegengesetzten Binärzustand haben. Solange also die Eingangssignale des Exklusiv-ODER-Gatters 19 verschieden sind, bleibt der Ausgang auf L, wodurch angezeigt wird, daß die Abtastwerte am Eingang und an der 64. Stufe des Schieberegisters 13 eine Phasenverschiebung von 180° besitzen.
Auf entsprechende Weise werden die Abtastwerte an der 8. und 82. Anzapfung über die Leitungen 17 und 18 an das Exklusiv-ODER-Gatter 20 gegeben, dessen Ausgang ebenfalls solange auf L bleibt, wie seine Eingangssignale unterschiedlich sind.
Die Ausgangssignale der Exklusiv-ODER-Gatter 19 und 20 werden im NAND-Gatter 21 kombiniert, dessen Ausgang auf L geht, wenn seine beiden Eingänge auf H sind, und in allen anderen Fällen auf H bleibt. Das Ausgangssignal L des NAND-Gatters gibt an. daß die im voraus zugeordnete minimale Phasenverschiebung von 22,5° im Empfangssignal aufgetreten ist.
Das Flip-Flop 26 spricht auf das Eingangssignal L am ^unkt D dadurch an, daß sein komplementärer ζί-Ausgang auf H gleichzeitig mit dem nächsten über das NAND-Gatter 24 an seinen Eingang Cangelegten 614,4-kHz-Impuls. Das Ausgangssignal f/des Flip-Flops
M) 26 kippt das Flip-Flop 27 nach einer kurzen, durch das Intervall zwischen den Impulsen mit der Frequenz von 614,4 kHz bestimmten Verzögerung in den Zustand mit dem Signal H am Ausgang Q. Der nächste Impuls der Taktimpulse hoher Geschwindigkeit gelangt von der
t>5 Leitung 22 über den Inverter 25 an den C-Eingang des Flip-Flops 27.
Die übereinstimmenden /-/-Ausgangssignale der Flip-Flops 26 und 27 werden im NAND-Gatter 28
kombiniert, dessen Ausgangssignal dann kurzzeitig auf L geht. Die dargestellte Flip-Flop-Anordnung arbeitet als digitaler Differentiator. Die kurzzeitige Änderung des Ausgangszustandes des NAND-Gatters 28 aktiviert einen Monopulser (monostabiler Multivibrator) 30 zur Erzeugung eines Impulses, dessen Dauer gleich dem halben Baud-Intervall ist. Im speziellen Beispiel beträgt seine Dauer etwa V^oo Sekunden. Die Kurvenform 38 nahe dem Ausgang des Monopulsers 30 zeigt einen Rechteckimpuls mit zitternder Vorder- und Rückflanke, wobei das Zittern in der Hauptsache auf den Unterschieden der Phasenänderungszeitpunkte zwischen den verschiedenen Dibit-Codierungen beruht.
Der Monopulser 30 liefert ein Sperr-Ausgangssignal auf der Leitung 23 für die Dauer seines Hauptausgangsimpulses, um ein weiteres Ansprechen des Flip-Flops 26 für ein halbes Baud-Intervall zu verhindern. Daher kann der Monopulser nur einmal während der ersten Hälfte jedes Baud-lntervalles getriggert werden. Das Sperr-Ausgangssignal wird an das NAND-Gatter 24 angelegt, über das von der Leitung 22 kommende schnelle Taktimpulse gewonnen werden.
Der phasenstarre Oszillator 33 ist ein Ortsoszillator, der nominell mit der zugeordneten Baud-Rate, beispielsweise mit 600 Hz im vorliegenden Fall betrieben wird. Zur Vereinfachung läßt sich die Frequenz des Oszillators 33 durch Herunterteilen vom Ausgangssignal des festen Oszillators 12 auf bekannte Weise gewinnen, da 614,4 kHz die 1024. Harmonische der Baud-Rate ist. Der Oszillator 33 ist mittels der Leitung 36 zu einer Schleife mit der festen Verzögerungsschaltung 32 und dem Komparator 31 geschaltet. An einem weiteren Eingang des Komparator 31 liegt das Ausgangssignal des Monopulsers 30. Demgemäß ist da Ausgangssignal des Komparators 31 auf der Leitung 3( proportional der Phasendifferenz zwischen dem Aus gangssignal des Monopulsers 30 und des Oszillators 33 Eine feste Verzögerungsschaltung 32 verzögert da: Ausgangssignal des Oszillators um die mittlere Verset zung zwischen dem tatsächlichen Baud-Übergang un< dem Zeitpunkt, zu dem der Übergang bei dei vorliegenden Schaltungsanordnung festgestellt wird d. h., um etwa 22,5° oder acht Zählwerte de: Schieberegisters 13. Die Kurvenform 37, die nahe den Ausgang der Verzögerungsschaltung 32 dargestellt ist zeigt das Auftreten des Ausgangssignals im wesentli chen frei von Zittern im Gegensatz zur Kurvenform 38 die das Ausgangssignal des Monopulsers 30 darstellt.
Die im Komparator 31 überwachte Phasendifferenz läßt sich auf irgendeine übliche Weise zur Einstellung der Phase des Oszillators 33 verwenden. Wenn die Frequenz des Oszillators 33 durch eine Teilerkette vorr festen Oszillator 12 abgeleitet ist, so kann das vorr Komparator 31 erzeugte Differenzsignal dazu benutz werden, in der Teilerkette Impulse hinzuzufügen unc wegzulassen, bis im wesentlichen Synchronismus er reicht ist.
Das Dauerausgangssignal des Oszillators 33 auf dei Leitung 35 ist anhand der Kurvenform 34 ah Rechteckwelle mit einer Frequenz von 600 Hz gezeigt deren Übergänge in der Mitte des Baud-Intervall: auftreten. Wenn ein Abtast-Fenster statt eines scharfer Überganges in der Mitte des Baud-Intervalls erforder lieh ist, so läßt sich eine feste Phasenverschiebung vor 90° verwenden.
Hierzu 1 Blatt Zeichnungen

Claims (4)

Patentansprüche:
1. Zeitsteuerschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenübertragungsanlage, mit einem phasenstarren Oszillator, dessen Ausgangssignal die nominelle Signalgabefrequenz von Daten besitzt, und einem Komparator für einen Vergleich des Oszillator-Ausgangssignals mit einem Steuersignal, gekennzeichnet durch ein Schieberegister (13) zur Speicherung einer Vielzahl von Abtastwerten eines empfangenen Trägersignals , die sich über mehr als eine Periode des Trägersignals erstrecken, wobei das Schieberegister Anzapfungen bei Halbperioden der Trägersignalfrequenz besitzt, ein Paar von Korrelatoren (19, 20) zur Korrelation von Abtastwertpaaren am Ausgang der Schieberegisieranzapfungen, wobei eine positive Korrelation eine Phasenänderung anzeigt, Kombinierschaltungen (21, 26, 27) zur Kombination der Ausgangssignale der Korrelatoren, einen monostabilen Impulsgeber (30), der in Abhängigkeit vom Ausgangssignal der Kombinierschaltungen einen Ausgangsimpuls vorbestimmter Länge erzeugt, und einen Komparator (31), der den Ausgangsimpuls des Impulsgebers mit dem Ausgangssignal des Oszillators vergleicht, um ein Steuersignal zur Einstellung des Oszillators in Richtung auf eine Phasenkoinzidenz mit der mittleren Phase des Impulsgebers zu erzeugen.
2. Zeitsteuerungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Korrelatoren Exklusiv-ODER-Gatter sind.
3. Zeitsteuerungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Korrelatoren eine im voraus zugeordnete relative Phasenverlagerung haben, die kleiner ist als eine Viertelperiode des Trägersignals.
4. Zeitsteuerungsschaltung nach Anspruch 1, dadurch gekennzeichnet, daß der monostabile Impulsgeber die Kombinierschaltungen für die Zeit, während der sein Ausgangsimpuls erzeugt wird, gegen Steuersignale sperrt.
DE2648976A 1975-10-29 1976-10-28 Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage Expired DE2648976C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/626,658 US4010323A (en) 1975-10-29 1975-10-29 Digital timing recovery

Publications (3)

Publication Number Publication Date
DE2648976A1 DE2648976A1 (de) 1977-05-12
DE2648976B2 true DE2648976B2 (de) 1978-11-02
DE2648976C3 DE2648976C3 (de) 1979-07-12

Family

ID=24511287

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2648976A Expired DE2648976C3 (de) 1975-10-29 1976-10-28 Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage

Country Status (9)

Country Link
US (1) US4010323A (de)
JP (1) JPS5935222B2 (de)
BE (1) BE847649A (de)
CA (1) CA1067152A (de)
DE (1) DE2648976C3 (de)
FR (1) FR2330216A1 (de)
GB (1) GB1560107A (de)
IT (1) IT1073377B (de)
NL (1) NL186361C (de)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5224410A (en) * 1975-08-20 1977-02-23 Fujitsu Ltd Carrier wave regenerative circuit
US4189622A (en) * 1975-10-17 1980-02-19 Ncr Corporation Data communication system and bit-timing circuit
US4169246A (en) * 1976-12-06 1979-09-25 Motorola, Inc. Digital carrier correction circuit
US4151367A (en) * 1977-04-29 1979-04-24 Motorola, Inc. Data sync acquisition in an asynchronous binary address decoder
IT1108349B (it) * 1978-04-04 1985-12-09 Cselt Centro Studi Lab Telecom Procedimento e dispositivo di sincronizzazione per trasmissione numeriche via satellite
JPS54148412A (en) * 1978-05-15 1979-11-20 Ricoh Co Ltd Reproduction system for timing information
DE2906886C2 (de) * 1979-02-22 1982-03-25 TE KA DE Felten & Guilleaume Fernmeldeanlagen GmbH, 8500 Nürnberg Schaltungsanordnung zur Schrittakt-Gewinnung
FR2458182B1 (fr) * 1979-06-01 1985-07-05 Thomson Csf Dispositif de synchronisation et demodulateurs de phase differentielle comportant un tel dispositif
US4313206A (en) * 1979-10-19 1982-01-26 Burroughs Corporation Clock derivation circuit for double frequency encoded serial digital data
US4320525A (en) * 1979-10-29 1982-03-16 Burroughs Corporation Self synchronizing clock derivation circuit for double frequency encoded digital data
SE422263B (sv) * 1980-03-11 1982-02-22 Ericsson Telefon Ab L M Forfarande och anordning for synkronisering av en biner datasignal
US4330862A (en) * 1980-07-09 1982-05-18 Bell Telephone Laboratories, Incorporated Signal characteristic state detector using interval-count processing method
US4363002A (en) * 1980-11-13 1982-12-07 Fuller Robert M Clock recovery apparatus for phase shift keyed encoded data
DE3171263D1 (en) * 1980-12-12 1985-08-08 Philips Electronic Associated Phase sensitive detector
US4457005A (en) * 1981-12-07 1984-06-26 Motorola, Inc. Digital coherent PSK demodulator and detector
US4803680A (en) * 1985-12-27 1989-02-07 Nec Corporation Destuffing circuit with a digital phase-locked loop
US4715047A (en) * 1986-04-04 1987-12-22 Harris Corporation Digital differential phase shift keyed demodulator
CA1260641A (en) * 1986-10-22 1989-09-26 Jan Heynen (ds) transmitter
US4756011A (en) * 1986-12-24 1988-07-05 Bell Communications Research, Inc. Digital phase aligner
JP2512786B2 (ja) * 1988-07-18 1996-07-03 富士通株式会社 位相整合回路
US5245484A (en) * 1989-03-28 1993-09-14 Asahi Kogaku Kogyo Kabushiki Kaisha DPSK-demodulating apparatus
JP2808301B2 (ja) * 1989-03-28 1998-10-08 旭光学工業株式会社 データ信号再生装置
US5022056A (en) * 1989-10-23 1991-06-04 National Semiconductor Corporation Method and structure for digital phase synchronization
US5023892A (en) * 1990-04-06 1991-06-11 Printer Systems Corporation System for detecting and correcting signal distortion
US5131014A (en) * 1991-04-19 1992-07-14 General Instrument Corporation Apparatus and method for recovery of multiphase modulated data
US5400370A (en) * 1993-02-24 1995-03-21 Advanced Micro Devices Inc. All digital high speed algorithmic data recovery method and apparatus using locally generated compensated broad band time rulers and data edge position averaging
JP3286885B2 (ja) * 1995-11-07 2002-05-27 三菱電機株式会社 タイミング再生手段及びダイバーシティ通信装置
EP1148646A1 (de) * 2000-04-19 2001-10-24 TOSHIBA Electronics Europe GmbH Verfahren zur Optimierung der Abtastung digitaler Signalwellen
US7149265B2 (en) * 2003-05-16 2006-12-12 Visteon Global Technologies, Inc. Timing recovery loop with non-integer length
US7881409B2 (en) * 2004-01-22 2011-02-01 The Regents Of The University Of Michigan Demodulator, chip and method for digitally demodulating an FSK signal

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL267712A (de) * 1960-08-15
US3209265A (en) * 1963-07-09 1965-09-28 Bell Telephone Labor Inc Data receiver synchronizer for advancing or retarding phase of output after sampling over period of time
FR1404512A (fr) * 1964-05-08 1965-07-02 Cit Alcatel Récepteurs de télégraphie
FR1403768A (fr) * 1964-05-12 1965-06-25 Cit Alcatel Télégraphie à modulation trivalente
US3485949A (en) * 1966-05-02 1969-12-23 Gen Dynamics Corp Differential phase shift keying receiver with information modulated on a plurality of tones
US3514702A (en) * 1967-09-26 1970-05-26 Rca Corp Digital demodulator system
US3739277A (en) * 1969-06-02 1973-06-12 Hallicrafters Co Digital data transmission system utilizing phase shift keying
US3619662A (en) * 1970-11-23 1971-11-09 Canadian Patents Dev Data receiver and synchronizing system
US3729684A (en) * 1971-07-01 1973-04-24 Sanders Associates Inc Data demodulator employing multiple correlations and filters
US3758870A (en) * 1972-02-23 1973-09-11 Sanders Associates Inc Digital demodulator
DE2354718C3 (de) * 1973-11-02 1981-12-17 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Demodulationsverfahren für phasenumgetastete Schwingungen und Schaltungsanordnung zur Durchführung des Verfahrens
US3938052A (en) * 1974-05-09 1976-02-10 Teletype Corporation Digital demodulator for phase-modulated waveforms

Also Published As

Publication number Publication date
IT1073377B (it) 1985-04-17
DE2648976A1 (de) 1977-05-12
NL7611902A (nl) 1977-05-03
US4010323A (en) 1977-03-01
JPS5270705A (en) 1977-06-13
JPS5935222B2 (ja) 1984-08-27
CA1067152A (en) 1979-11-27
NL186361C (nl) 1990-11-01
FR2330216A1 (fr) 1977-05-27
BE847649A (fr) 1977-02-14
NL186361B (nl) 1990-06-01
GB1560107A (en) 1980-01-30
DE2648976C3 (de) 1979-07-12
FR2330216B1 (de) 1981-10-23

Similar Documents

Publication Publication Date Title
DE2648976C3 (de) Zeitsteuerungsschaltung in Kombination mit einem Demodulator in einer differentiell kohärenten PSK-Datenfibertragnngsanlage
DE2648977C3 (de) Demodulator für differentiell phasencodierte Digitaldaten
DE69028889T2 (de) Digitale Abtast-und-halte-Phasenregelschleife für ASK-Signale
DE3886107T2 (de) Träger/Rausch-Detektor für digitale Übertragungssysteme.
DE2512161C2 (de) Digitaler Frequenzverschiebungs-Demodulator
DE1213882B (de) Verfahren und Schaltungsanordnung zum UEbertragen von Daten in Form einer binaer-codierten Impulsfolge
DE3012905C2 (de) Schaltungsanordnung zur Trägerrückgewinnung in einem Datenmodem
DE2231992A1 (de) Datendemodulator unter verwendung mehrfacher korrelationen und filter
DE69231714T2 (de) Digitales Kommunikationssystem
DE2514529C2 (de)
DE1762517A1 (de) Digital-Winkel-Modem
DE2720401C3 (de) Datenempfänger mit einem Synchronisierfolge-Detektionskreis
DE2933403C3 (de) Bit-Synchronisiersystem für Impulssignalübertragung
DE2445256B2 (de) Empfaenger zum empfang mit hilfe von frequenzumtastmodulation uebertragener impulssignale
EP0195989B1 (de) Verfahren zur Demodulation eines mit einer binären Bitfolge phasenmodulierten Eingangsignals und Schaltungsanordnung zum Durchführen des Verfahrens
DE2855082A1 (de) Uebertragungssystem fuer digitale signale
DE69317200T2 (de) Datenverarbeitungsschaltung
DE2646254A1 (de) Synchroner bitfolgedetektor
DE3787938T2 (de) PSK-System und -Modem.
DE2906886C2 (de) Schaltungsanordnung zur Schrittakt-Gewinnung
EP0264035A2 (de) Phasendiskriminator, insbesondere für eine PLL-Schaltung
DE2903329C2 (de) Anordnung zum Kodieren binärer Daten
DE69400151T2 (de) Verfahren zur Rückgewinnung der Zeichensynchronisation in Empfängern digital modulierter Signale und Schaltung dazu
DE2051940A1 (de) Selbsttätiger Baud Synchronisierer
DE3424623C2 (de) PSK-Demodulator

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee