JPS60160757A - タイミング調節回路付データ受信装置 - Google Patents

タイミング調節回路付データ受信装置

Info

Publication number
JPS60160757A
JPS60160757A JP60002277A JP227785A JPS60160757A JP S60160757 A JPS60160757 A JP S60160757A JP 60002277 A JP60002277 A JP 60002277A JP 227785 A JP227785 A JP 227785A JP S60160757 A JPS60160757 A JP S60160757A
Authority
JP
Japan
Prior art keywords
signal
complex
phase
circuit
signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60002277A
Other languages
English (en)
Inventor
ジヤン ボア
ヴイルヘルマス ジヨスフアス マリーア デイープストラテン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR Voyix Corp
Original Assignee
NCR Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR Corp filed Critical NCR Corp
Publication of JPS60160757A publication Critical patent/JPS60160757A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/18Phase-modulated carrier systems, i.e. using phase-shift keying
    • H04L27/22Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/32Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
    • H04L27/34Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
    • H04L27/38Demodulator circuits; Receiver circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/027Speed or phase control by the received code signals, the signals containing no special synchronisation information extracting the synchronising or clock signal from the received signal spectrum, e.g. by using a resonant or bandpass circuit
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/10Arrangements for initial synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明はデータ変調キャリヤ信号を受信するディジタ
ル・データ受信装置に関する。
〔従来の技術〕
この発明は特にデータを位相シフト・キーイング変調方
式(PSK )又はクアドラチュア増幅変調方式(QA
M )で送信する応用に適切である。
高速ディジタル・モデム、特にマルチ、1?インド回路
網における有効データ処理量は現在はとんどモデム受信
機の立上シ時間に依存している。従って、立上シ時間は
できる限り短くなければならないし、短かげればそれだ
け有利である。
現在の高速モデムは9600bps(ビット/秒)のよ
うな高速で動作することができる。そのような高速モデ
ムを使用した場合、電話線に発生ずる振幅及び遅延歪は
、使用帯域幅が相当広いため、低速モデムを使用した場
合よシかなり大きい。又、そのようなモチ゛ムに対する
すべての妨害に対しても感度が高いため、モデム等価器
の開始前に早急且つ正確な受信機タイミングの同期をと
ることが望ましい。
米国特許明細書第4..039,748号からサンプリ
ング・クロック信号の位相を調節する同期装置を含むデ
ィジタル・データ受信用受信機を知ることができる。そ
の特許に開示している一実施例における1連の値+1.
−1.+1・・・から成る開始/−タンスは1対の狭帯
域反復フィルタを含む同期装置を使用して、そこから初
期受信機タイミングの同期を発生する。
〔発明が解決しようとする問題点〕
しかしながら、上記の公知の装置はその同期装置が正確
なタイミングの初期設定を達成するまで、すなわち、同
期装置がいわゆるターンオン効果を得るまでに相当遅い
という欠点を有する。
従って、この発明の目的は、上記の欠点を除去した変調
データ受信用ディノクル〜データ受信機を提供すること
である。
〔問題点を解決するための手段〕
この発明は受信信号をサンプリングするサンプリング・
クロ、りに応答するサンプリング回路と、サンプリング
・クロ、りを発生する位相制御発振器と、サンプルした
受信信号をディノット化サンプル受信信号に変換するア
ナログ−ディジタル変換器と、タイミング調節システム
とを含み、前記タイミング調節システムは、第1及び第
2のデスクリート・フーリエ変換フィルタ回路を含み夫
々fc−V2fb及びf。+1/2fbO値を有する第
1及び第2の所定の局部発生周波数と前記ディノット化
サンプル受信信号との間の相関の作用として第1及び第
2の複素信号を供給するようになした信号変換回路と、
前記fc及びfbは夫々キャリヤ周波数及び変調周波数
であり、前記第1及び第2の複素信号に応答して複素出
力信号を供給する複素共役掛算手段と、前記複素出力信
号に応答して前記位相制御発振器に対し調節信号を供給
して前記サンプリング・クロックの位相を選択的に調節
して前記受信信号をサンプルするザ7フ0リング瞬間を
決定する変換手段とを含むようになしたデータ変調キャ
リヤ信号受信用データ受信装置を提供して上記の問題を
解決した。
更に、この発明によるデータ受信機は同期調節が早い。
その上、その同期動作はライン歪による劣化に対してあ
まり感応しないという他の利点を有する。
好ましい実施例では、データは正常な変調レートで又は
フォールパック変調レートで送信することができる。デ
スクリート・フーリエ変換(DFT)回路には可能性の
ある変調速度に従って供給され、そのDFT回路の出方
は現変調レートの決定に利用される。その上、現在、ト
レーニング・シーケンスを受信しているが、データを受
信しているかについての決定を行う。
〔実施例〕
次に、添付図面を参照してその例にょシこの発明の一実
施例を説明する。
第1図はこの発明による装置を使用した位相変調信号を
受信するモデム受信機の原理的構成成分を表わす・受信
信号線1に現われた信号は自動利得制御(AGC)回路
2に供給され、そこから出力線3を介してノーマライズ
された信号を出力する。
出力線3の信号は変調レー) fbのマルチゾル1で、
あるサンプル・レートfsでサンプリング回路4がす7
7’ルする。その結果線5に発生したアナログ信号のサ
ンプルはアナログ−ディジタル変換器6に供給される。
ディジット化された線7のザンゾルハヒルハ) (Hi
lbert )変換器8で処理されて複素信号の形の出
力を供給する。その実数部分は線7のサンダルの帯域濾
波された結果であり、虚数部分は濾波された結果のヒル
パート変換(9o0シフトされたもの)である。サンプ
ル選択器1゜は復調器11に対し毎第1サンプルを転送
して(i−ザンフ0ル・レートと変調レート間のレシオ
χサンプル当シの処理から記号当9の処理に変換ずろ。
サンプル選択器10はザンフ0ル制御回路21で制御さ
れる。その結果生じた信号は復調回路11で復調される
。復調された信号はイコライザ12で等価され、データ
検出器13に供給されてデータ出力を供給させる。各回
路8,10,11.12及び13は従来データ・モデム
受信機に使用されている聾のものであるからこれ以上詳
細な説明は必要がない。
サンプリング回路4のサンプリング時は位相制御発振器
(pco )回路19が決定する。pco回路19の位
相はサンプル・クロックのための位相シフトを表わす1
8ビット値mを表示する信号を供給する入力18で制御
される。PCO19は簡単にイウト、2.034 MH
zクロックを2回分周してサンプル・クロック9600
 Hzを供給するカウンタを含むことができる。このカ
ウンタはそのボーについてのサンプル間隔をカウントす
るよう値mにプリセットされる。このカウンタは残りの
サンプル間隔については、 であるから、この実施例では、デンマル数120のバイ
ナリ等価である公称値m −nomが自動的にプリセッ
トされる。
受信信号線の信号の開始はエネルギ検出回路2゜によっ
て検出される。信号線1の信号のエネルギ・レベルがあ
るしきい値を越えたときに、エネルギ検出回路2oはレ
シーバ制御回路22に対して出力信号を供給し、回゛路
22は図に示す位置にスイッチ14及び15を動作して
タイミング開始回路17を有効又は活性にする。タイミ
ング開始回路エフは更に詳細に後述する。トレーニング
・シーケンスに続くデータの受信中、スイッチ14及び
15はタイミング回復回路16を選択する。信号値mは
タイミング回復回路16がらひき出され、データの受信
中最良のサンプル・タイミング情報を供給する。しかし
、タイミング回復回路16はこの発明の一部を形成しな
いのでこれ以上の説明は行わない。
信号線1がら受信した信号の第1の部分はキャリヤ周波
数f。をレートfbで変調した2つの交替する位相を有
する所定の数のデータ記号で形成される受信機トレーニ
ング・シーケンスである。
この好ましい実施例では、異なるキャリヤ周波数の2つ
の変調レートが使用される。1700 H7゜キャリヤ
の正常な変調レー) fb=2400Hzは夫夫960
0bps(ビット/秒)及び4800 bpsの全及び
半速度送信レートのために使用される。診断用のために
用いられるキャリヤf0−1800Hzに対する120
0Hzの″フォールバック″変調レートは1200 b
psの送信レートに対応して用いられる。
2400 Hzの正常な変調レートにおける位相交替は
9600 bpsについては±135度の位相ノヤング
によって形成され、4800 bpsについては±90
度の位相ノヤンプによって形成される。第2A図はトレ
ーニング信号の第1の部分の幕ス被りトル密度を表わず
。強いスペクトル成分はf1=500Hz、f2=29
00Hz及びキャリヤ周波数fc=170Of(zにお
いて現われる。fl及びf2は次の方程式で計算される
fl−fc−V2fb f2=fo+V2.fb フォールバック変調レートにおり゛る位相交替は±18
0度位相ノヤングによって形成される。この結果は第2
B図に表わすように11=1200Hz及びf2=24
00Hzに強いスペクトル成分を有するス梨りトルを生
じさせる。
スペクトルの差異は変調レート認識のための基礎として
用いられる。入力信号の開始でもしトレーニング信号を
受信しなければ、そのスペクトルあろう。スクランブル
されたデータ信号を受信すると、スペクトルはむしろ平
坦である。それでも、その信号は、ある期間中、雑音の
ものよシスクランプルされたデータ信号のものの方が強
いであろうキャリヤ周波数成分のレベルを利用すること
によって入力雑音信号から区別することができる。
トレーニング信号のスペクトルの特性はタイミング開始
又は初期設定のために使用される。f1成分と12成分
との間の位相差(φ−φ2−φ、)は最良のサンプル・
タイミング調節のための適量を提供する。受信機クロッ
クの位相が時間φ/(2πfb)だけシフトすると、そ
れは最良のタイミングが得られたということがわかる。
この好ましい実施例において、受信した交替の数が18
であると、9600 bpsモデムのトレーニングのた
めに適切である。fb=2400Hz及びサンプル・レ
ートfs=9600bpsHzにおいて、72サンプル
だけが、fa/fbx1s=72のために、タイミング
初期設定用に使用可能でおる。
更に詳しく後述するように、この実施例はデスクリ−ト
ルフーリエ変換(DFT )フィルタを利用して次の方
程式に従い入力信号と局部発生周波数との相関を評価す
る。
ここに;(P、Q)f=周波数fのDFT成分の実部及
び虚部 A (k) −人力サンプルk f −局部発生周波数 f8 −サンプル周波数 =サンプル数 DFTフィルタの出力はその角度が入力信号の特定の周
波数成分と局部発生周波数との位相差を表わすようなベ
クトルである。出力ベクトルの長さはその成分の相対的
幕の測度である。
第3図はf = 500 Hz 、fs = 9600
Hz及びn=48に対するDFTフィルタの周波数応答
のプロットを表わす。これらの値のためのフィルタの分
解能は2’00Hzである。そこから明らかにわかるよ
うに、周波数fから200Hz間隔のその他の周波数成
分(1700Hz及び29001(zを含み)は完全に
抑制される。他の関連周波数成分(120011z。
1700Hz 、2400Hz 、2900Hz 、n
=48 、fS=9600f(z)に対してもDFTフ
ィルタは同じような特性を示す。すなわち、1200H
7,のだめのI)FTフィルタは2400Hzを抑制す
る。
1700HzのためのDFTフィルタは500 fIz
及び2900 f(zを抑制する。
2400HzのためのDFTフィルタは120011z
を抑制する。
2900HzのためのDFTフィルタは500 Hz及
び1700 f(zを抑制する。
この構造の利点はキャリヤ周波数の周囲にノツチ・フィ
ルタを必要としないため、ターンオン効果が除去される
ということである。その」ム入力信号は変調レート成分
を発生するために整流する必要がない。
第4図は第1図のタイミング開始回路170基本要素を
表わす。回路17は487′イノノド化受倍信号のサン
プルを利用して適切なベクトル(P。
Q)f、;を発生するDFT回路モジュール23を含む
この好ましい実施例の9 G OObpsモデムのため
にそれらのベクトルは周波数成分500 Hz、 12
00Hz 、1700’Hz 、 2400F(z及び
2900 Hzについて算出された。
それらベクトルはDFT回路モジュール23から発生し
たベクトルを評価して変調レート及び受信した信号の種
類を決定する決定ロノックを含むレート検出器/選択器
24に供給される。受信した変調レート(MR)ト、ト
レーニング・シーケンスを受信したか(T)どうかとい
うことと、トレーニングを受信しなかった場合データ信
号か雑音信号を受信したかCD)どうかということとを
表わす情報を含むステータス信号をレシーバ制御回路2
2に送信する。更に、回路24は検出された変調レート
に対応する周波数成分子1及びf2の2つのベクトルを
選択する。
2つのベクトルは複素共役掛算器25で掛合わされてベ
クトルCP、Q)Tを発生する。複素共役掛算器は1つ
の複素数を他の複素数の共役と掛合わせる回路であると
いうことを理解するべきでちる。このベクトル(p、Q
)Tの位相φはベクトル(p 、 Q )f、と(p 
、 Q )f2どの位相差に等しく、サンゾル−タイミ
ングの調節に使用される。
受信機のクロックの位相は最良のタイミングにするため
に時間φ(2πfb)だけシフトしなければならない。
(φはラジアンで表わす。)サンプル対信号要素の同期
のために、各1/fSのシフトラ1サンプル・シフトと
する。故に、位相平面は9600bpsの正規の変調レ
ート及びセグメントが90°である数りのfs/fbセ
グメントに分割される。セグメント検出回路26はそこ
にセグメン)CP、Q)Tが捜出されたということを確
認する。サンプル制御回路21(第1図)は計算結果t
を使用して信号要素(記号)の同期のために正しいサン
プルを選択する。
位相セグメント検出回路26において、ベクトル(P、
Q)Tはtセグメントだけ回転され、 −(fb/f8
)、180°ラインと+(fb / fs ) 、18
.0°ラインとの間の最初のセグメントに位置決めされ
る。従っ”’C19600bpsモデムにおいて、回転
されたベクトルは+450°と一450°との間におか
れる。回転したベクトルを(x + y ) Tで指定
する。
位相・時間ソフト変換回路27はベクトル(X、y)T
の位相を決定してそれをカウンク値mに変換する。
カウンク値mはPCO回路19に供給されるとサンプリ
ング瞬間のシフトを生じ、最良のタイミングを発生する
第5図は典型的な周波数成分のためのDFTフィルタ回
路の実施例を表わす。DFTフィルタ回路はサイン及び
コサイン環を発生する局部発振器を形成する下部23A
と、コリレータを形成する上部23Bとから成る。局部
発振器23Aは遅延要素28と掛算器29とから成る。
遅延要素28は複素値を1/fsだけ遅延する。実際の
実施に当っては、複素値の数量はディジクル信号の形の
実数値の対で表わされる。その上、アゲ−1掛算器及び
遅延要素のような各種処理回路の要素はディジタル信号
処理隼積徊路で実施才ろことができろということを理解
するべきである。回路28は第1図の回路20における
エネルギの検出に応答して、例えばベクトル(1,0)
においてに=oのために方程式(1)に°゛コサインサ
イン項があるように回路28が初期設定される。各サン
プル期間において、遅延要素28は掛算器29における
遅延要素28の現内容と定数ベクトル(c、s)fとの
複素掛算の結果によってアップデートされる。そのベク
トルの値は次の方程式で与えられる。
(c 、 s )f−[cos(2πf/fS) 、5
in(2ycf/fs))(fは発生されるべき周波数
) ライン7の各サンプルA (k)は遅延要素28からの
瞬時値と掛算器30で掛算される。遅延要素31・はD
FTフィルタ回路の出力を記憶する。遅延要素31の回
路の内容はアゲ−32で掛算器30の出力に加えられて
(P、Q)fの新lこな瞬時値を発生ずる。その結果は
再び遅延要素31に記憶される。
周波数成分48の高速測定を行うために、入カーリ゛ン
プルが評価される(方程式(1)のn = 48 )・
この実施例においては、第4図のDFT回路モジ一一ル
23に第5図に相当する回路5つを使用する。
局部発生周波数は500 Hz 、 2900f(z 
、 1200Hz 、2400Hz及び1700Hzで
ある。このn=48のための結果はベクトル(P、Q)
500.CP、Q)2900゜(P、Q)1200 、
 (P、Q)2400及び(P、Q)1700である。
それらすべての結果はレート検出器/選択器回路24(
第4図)に送信される。
レート検出器/選択器回路24(第6図)は3つのレベ
ル検出器100,109.ll’lと、アンド回路11
2と、オア回路114と、スイッチ108とを含む。
レベル検出器100は正常な変調レートを受信している
ときには°′ロー″でチシ、フォールバック変調レート
のトレーニングを受信しているときには″ハイ″である
出力信号MRを発生する。それはフォールパック・トレ
ーニング・シーケンス(第2Bも見よ)のための特性で
ある2つのスペクトル成分(P、Q)1200及びCP
、Q)2400の評価によって達成される。回路101
及び102は夫々ベクトル(P、Q)1200及びCP
 、 Q) 2400これら長さの和L (FBR)は
比較器107でしきい値FBTHと比較される。もしL
 (FBR)がしきい値よシ上にあると、それはフォー
ルバック・レート・トレーニング・シーケンスとみなさ
れて信号MRは゛1ハイ″になる。
信号順はもしそれが″ハイ”であると、入力(P、Q)
1200及び(P、Q)2400は出力信号としてiば
れる(すなわち、更に処理するためにフォールパック変
調レート・ベクトルが選ばれるというようにスイッチ1
08を制御する)。その代シ、凧が″ロー″であれば、
更に処理するために正常な変調レート・ベクトルCP、
Q)500及び(P、Q)2900が選ばれる。
レベル検出器109は正常なレート・ベクトルCP 、
 Q) 500及び(P、Q)2900の二乗長の和し
くNR)がしきい値NRTHよシ上であればノ・イ″で
ある出力信号110を発生する。
レベル検出器111は正常な変調レート・キャリヤに対
応するベクトル(P、Q)1700の二乗長をしきい値
1700THと比較する。ノ・イ″の出力りはデータ信
号を受信しているということを表わし、Dが゛ロー″で
あれば受信信号は雑音信号とみなされる。
レベル検出器の出力を混合することによって、トレーニ
ング信号の受信かデータ信号の受信かについての決定を
行うことができる。アンド・ケ゛−ト112の出力信号
113は正常な変調レート・トレーニングを受信(第2
A図)して℃・れば°′ハイ”でおる。信号屈とライン
113の信号とはオア・ゲート114に与えられて、正
常な又はフォー ルバ、り・レート・l・レーニングを
受信しているときには゛ハイ″である出力信号Tを供給
する。
下記表1は出力の解説を表わす。
第7図は入力115に供給された複素値のベクトル長の
二乗を発生する回路101の実施例を表わす。これは1
17の入力の実部分Pと118の虚部分Qと9二乗によ
って達成される。これら二乗したものをアダー119で
総和することによシ人カベクトルの長さの二乗を得るこ
とができる。
回路102及び二乗ベクトル長出力を供給するものとし
て′第6図に示す他の回路は類似の構造のものである。
第8図に表わす位相セグメント検出器26は複素出力信
号(x + y ) 7及び出力信号t(−0、1。
2又は3)を発生する。信号(X + ’/ )Tは入
力CP、Q)Tの位相回転したものである。その回転は
(x、y)4、の位相が0°基準線から45°以内とな
るように行われる。出力信号tは(X + )’ )T
の希望する位相をひき出すためにいかに多くの900の
倍数が供給されるかを表示する。
供給するべき位相シフトを決定するために、入力(P 
、 Q)、を捷ず最初に45°回転する。これは掛算回
路150においてライン151の一定ベクトルで掛算す
ることによって達成される。従って、(p 、 Q )
TRは(r’、Q)、をn、90°+45°境界ト比較
する代シに(p、Q)TrLの実部分及び虚部分のサイ
ン(十、−)の決定に等しいn、90°+45°境界と
比較することができる。この決定はデコーダ152で行
われ、下記表2に例示する。
表 2 出力tは4つの可能性のある定数ベクトル(155゜1
56.157,158)の1つを選び、5ELOUT信
号として選ばれたベクトルを出力する選択回路153に
供給される。4つの定数ベクトルは0°、−90°。
−180°、 −270°の位相シフトを表わす。
154における5ELOUTと入力信号(P、Q)Tと
の掛算は5ELOUT信号に対応する量だけ回転した位
相を持つ新たなベクトル(x、y)7を発生する。
第9図は位相等価処理を表わす図である。斜線部分が(
X + y) Tを位置決めしなければならない象限を
表わす。点線はCP、Q)Tに対する評価の境界である
。区分されたセグメントはt=o 、 t=i。
A=2及びL=3と番号が付された。図に見られるよう
に、ベクトル(P、 Q)Tは(P 、 Q )T□か
ら45°回転している。このベクトルは負の実部と正の
虚部である。表2によると、デコーダはt−1の値を与
えるべきである。掛算器154はベクトルCP、Q)T
を一90°だけ回転してベクトル(x、y)Tを生ずる
。図に示すように、このベクトル(x、y)7は斜線セ
グメントの中に入る。
その結果発生したLはサンプル制御回路21で使用され
て信号要素の同期のために正しいサンプルを選択する。
以上説明した実施例は主に正常な変調レート(fb= 
2400)Iz )のために設計された。i = fs
/ fb= 8におけるフォールバック変調t’ −ト
fb = 1200Hzの場合には、位相平面は8セグ
メントに分割されるべきである(各記号尚98サンプル
)。しかし、フォールバック変調レート・トレーニング
は通常時間的に重要でないから全変調レートのための位
相セグメント検出器の実施を行うことができる。tを2
倍することによってサンプル制御回路はサンフ0ル番号
1 、2 、4゜6を選択する。発生したエラーは位相
一時間シフト変換回路27で修正される。
第10図は、位相一時間シフト変換回路27の実施例で
ある。その作用は入力ベクトル(XIy)T(第90の
±45°斜線部分間の領域内におる角度を持つ)をPC
O回路19によってサンプル・クロックの位相を直線的
に変化する数mに変換することである。
(x + y )7の位相はarcjan (y/ X
 )と定義される。arctan作用の実施には周知の
近似方法を選ぶ。
arctan z = z / (1+0.28z2)
この近似法による誤差は要求する45°間隔で0.3゜
以下である。ベクトル(x、y)7の角度について、a
rctan(y/x )=xy/(x2+ 0.28y
2) =12)第10図は方程式(2)の実施を表わす
。掛算器200は(x、y)Tの実部分と虚部分とを扛
1算して方程式(2)の被除数a−xyを算出する。掛
算器201゜202は夫々X2及びy2を発生する。y
2は掛算器203で定数0.28と掛算される。アゲ−
204でX2と0.28y2 とを加算して除数b=x
2+0.28y2を算出する。
a / bの割算は回路ブロック205乃至211を通
して連続的且つ近似的に行われる。その近似値は因数2
−1 、2−2 、2−5・・・、2−nを連続的に発
生し、これらを計算結果に加算し又は計算結果から減算
することによって、商a / bに最も近ずくようにし
て達成される。この反復処理(この実施例では6エ程を
利用する)は信号IC3でクロ、りされる。
最初、中間圏(q −app )は用算器205でbと
掛算されてaの近似値a −appを発生する。この信
号は信号aと共に比較器206に供給される。
IJ−! Ell’1. n A /’ n”y 山 
出 f Ih +” −−1,7−−−−? h −J
−4いか小さいかによって正か又は負になる)は遅延要
素207に記憶されて補数器208のサイン入力に供給
される。
各反復工程のために因数発生器209は遅延要素207
からのサイン入力が付加される補数器208に対して因
数2.2 ・・・等を供給する。
このサインは前の反復工程の結果である。サイン付因数
はアダー210に供給されて、そのサイン付因数に前の
反復工程からの中間結果ATGを加算する。アダー21
0の出力は近似値の現結果として累算器211に記憶す
る。又、アダー210の出力は中間商(qapp)とし
て掛算器205にフィードバックされる。
次に、第1の2つの反復工程を説明する。工程1は因数
発生器209が第1のICSクロックに応答して因数O
を供給する初期設定又は開始工程である。遅延要素20
7に記憶されているサインは未決定である。補数器20
8の出力は累算器211に記憶され、掛算器205に送
られるサイン付0を発生する。その結果、掛算器205
の出力は0になシ、そのため比較器206の出力は入力
aのサインを使用する。第2のICSクロックにおいて
、aのサインは遅延要素207に記憶され、因数2−1
が因数発生器209がら発生させる。補数器208はそ
のサイン付・因数2−1をアゲ−210に出力してそれ
に累算器211の内容(0に等しい)を加えてその結果
を再び累算器の入力と掛算器205に供給する。第3の
ICSクロックにおいて、その中間結果が累算器211
に記憶される。その上、因数発生器209から新たな因
数を発生し、新たなサインが遅延要素207に記憶され
る。
この実施例では因数発生器209から6因数が供給され
、その後対応する中間工程が実行され、近似結果の信号
ATCは換算係数Cで信号ATG t 用算することに
よって換算する掛算器211に送られる。出力信号m′
はそれを信号m −nomに加算して信号mの公称値を
発生するアゲ−213の入力に送られる。従って、その
構造はm’−0のときにアゲ−213の出力をm −n
omに等しくするというものである。アダーの出力mは
PCO回路19を制御するに適切な信号である。(X 
r y) 7の位相が45°のときにmは最大である。
これは+Aサンプルの時間シフトを生じさせる。(x 
* y ) Tの位相が一45°であると、mは最小で
あシー捧サンプルの時間ソフトを生じさせる。
フォールバ、り変調レートにつ℃・ても同じ回路が使用
される。位相セグメント検出器によって導入されたエラ
ーを修正するために、出力mはPCO回路19を2回通
される。故に(X r y) Tの位相の±45°は±
1サンプルの時間シフトを生じさせる。
【図面の簡単な説明】
第1図はタイミング開始回路を有するモデム受信機のブ
ロック図、 第2A図及び第2B図は夫々正常及びフメ、−ルバック
変調レートにおける信号処理のための幕スペクトル密度
を表わす図、 第3図はデスクリ−1−・フーリエ変換回路の周波数応
答(減衰)を例示する図、 第4図は第1図のモデム受信機に含まれているタイミン
グ開始回路のブロック図、 第5図はデスクリート・フーリエ変換回路のブロック図
− 第6図は第4図のタイミング開始回路に含まれているレ
ート検出器/選択器回路のブロック図、第7図は第6図
のレート検出器/選択器回路に含まれている二乗長決定
回路のプロ、り図、第8図は第4図のタイミング開始回
路に含まれても・る位相セグメント検出回路のブロック
図、第9図は第8図の位相セグメント検出回路の動作を
表わす位相図、 第10図は第4図の位相一時間シフト変換回路のブロッ
ク図である。 図中、1 ・受信信号線、2−・自動利得調整回路、6
・・A−D変換器、19・・・位相制御発振回路、23
・・・デスクリート・フーリエ変換回路モノニール、2
5・・・複累共役掛算器、28.31・・・遅延素子、
29.30・・・掛算器、32・・アダー、206・・
・比較器、207・・・遅延要素、208・・・補数器
、209・・・因数発生器、211・・・累算器。

Claims (8)

    【特許請求の範囲】
  1. (1) ザンプリング・クロ、りに応答して受信信号を
    サンプルするサンプリング回路と、前記ザンゾリング・
    クロックを発生ずる位相制御発振器と、 サンプルされた受信信号をディノット化ザンプル受信信
    号に変換するアナログ−ディジタル変換器と、 タイミング調節システムとを含み、データ変調キャリヤ
    信号を受信するデータ受信装置において、前記タイミン
    グ調節システムは、゛ 第1及び第2のデスクリ−1・・フーリエ変換フィルタ
    回路を含み、fc及びfbが夫々キャリヤ周波数及び変
    調周波数である場合、前記ディノット化サンプル受信信
    号と値fc−172fb及びf、+112fbを有する
    各第1及び第2の所定の局部発生周波数との間の相関の
    作用として夫々第1及び第2の複素信号を発生するよう
    になした信号変換回路と、前記第1及び第2の複素信号
    に応答して複素出力信号を供給する複素共役掛算手段と
    、前記複素出力信号に応答して前記位相制御発振器に調
    節信号を供給し、前記ザンプリング・クロ7りの位相を
    選択的に調節して前記受信信号をサンプルするザンノ0
    リング瞬間を規定するようになした変換手段とを含むデ
    ータ受信装置。
  2. (2) 各前記デスクリート・フーリエ変換フィルタ回
    路は関連ずろ局部発生周波数を表わす複素値信号を発生
    ずるようになした第1の部分と、前記ディジ、1・化サ
    ンプル受信信号に応答し、及び前記複素値信号に応答し
    て前記ディノット化ザンゾル受信信号と前記関連する局
    部発生周波数との間の相関の作用として前記複素信号の
    1つを発生ずる第2の部分とを含む特許請求の範囲第1
    項記載のデータ受信装置。
  3. (3)前記変換手段は前記複素出力信号に応答して所定
    の位相限界内にある位相角を有する複素回転信号を発生
    する位相セグメント検出手段と、前記複素回転信号に応
    答して前記位相制御発振器に前記調節信号を供給する調
    節信号発生手段とを含む特許請求の範囲第1項記載のデ
    ータ受信装置0
  4. (4)前記調節信号発生手段は前記複素回転信号に応答
    して前記複素回転信号の位相角に近似の位相角信号を発
    生する計算手段と、 前記位相角信号に応答して前記調節信号を供給する信号
    処理手段とを含む特許請求の範囲第3項記載のデータ受
    信装置。
  5. (5)前記信号処理手段は前記位相角信号を一定因数で
    掛算して換算位相角信号を供給する換算係数手段と、 前記換算位相角信号を公称値に加算して前記調節信号を
    発生する追加手段とを含む特許請求の範囲第4項記載の
    データ受信装置。
  6. (6) 前記データ変調キャリヤ信号は複数のキャリヤ
    ・レートの選ばれた1つについて複数の変調レートの選
    ばれた1つで変調されたデータを含み、前記信号変換回
    路は、 夫々の変調レートの幕スにクトル密度成分による各複数
    の所定の局部発生周波数と前記ディジ。 ト化サンプル受信信号との間の相関を表わす対応する複
    数の複素信号を発生するようにした複数のデスクリート
    ・フーリエ変換フィルタ回路と、前記複素共役掛算手段
    に適用するために選ばれた変調レートに対応する対の複
    素出力信号を選択する選択手段とを含む特許請求の範囲
    第1項記載のデータ受信装置。
  7. (7) 各前記デスクリート・フーリエ変換フィルタ回
    路は、関連する局部発生周波数を表わす複素値信号を発
    生するようにした第1の部分と、前記ディノット化サン
    プル受信信号に応答し及び前記複素値信号に応答して前
    記ディノット化ザンゾル受信信号と前記関連する局部発
    生周波数との間の相関の作用として前記複素信号の1つ
    を発生するようにした第2の部分とを含む特許請求の範
    囲第6項記載のデータ受信装置。
  8. (8)前記選択手段は、前記変調レートの第1の所定の
    1つに対応する第1の所定の対の前記複素信号に応答し
    て前記第1の所定の対の前記複素信号に関連するベクト
    ルの長さによる値と第1の固定しきい値とを比較して前
    記第1の所定の変調レートが有効であるかどうかを表示
    する変調レート表示信号を供給する第1のレベル検出手
    段を含む特許請求の範囲第6項記載のデータ受信装置・
    (9) 前記選択手段は更に、複数の対の前記複素信号
    を受信する構造のスイッチ手段を含み、前記スイッチ手
    段は前記変調レート表示信号に応答して有効な変調レー
    トに対応する1対の複素信号を通過させろようにした特
    許請求の範囲第8項記載のデータ受信装置。 00)前記選択手段は更に、前記変調レートの第2の所
    定の1つに対応する第2の所定の対の前記複素信号に応
    答して前記第2の所定の対の前記複素信号に関連するベ
    クトルの長さによる値と第2の固定しきい値とを比較し
    て比較信号を発生する第2のレベル検出手段と、 前記複素信号の所定の1つに応答して前記複素信号の前
    記所定の1つに関連するベクトルの長さによる値と第3
    のしきい値とを比較してデータ信号を受信しているかど
    うかを表示するデータ表示信号を供給する第3のレベル
    検出手段と、前記変調レート表示信号と前記比較信号と
    前記データ表示信号とに応答してトレーニング信号を受
    信しているかデータ信号を受信しているかを表示するト
    レーニング表示信号を供給するロノ、り回路手段とを含
    む特許請求の範囲第9項記載のデータ受信装置。 G1)各前記第1及び第2のレベル検出手段は、供給さ
    れた関連する対の前記複素信号に対応するベクトルの二
    乗長を演算するようにした関連する対の二乗長デターミ
    ネータ回路と、 前記関連する対の二乗長デターミネータ回路からのべり
    l・ルの前記演算した長さを加算して関連する総和出力
    信号を供給する関連加算手段と、前記関連する総和出力
    信号と前記第1及び第2のしきい値の関連する1つとを
    比較する関連する比較器とを含む特許請求の範囲第10
    項記載のデータ受信装置。 q■ 各前記デスクリート・フーリエ変換フィルタ回路
    は関連する局部発生周波数を表わす複素値信号を発生す
    るようにした第1の部分と、前記ディジ、ト化ザンゾル
    受信信号及び前記複素値信号に応答して前記ディノット
    化サンプル受信信号と前記関連する局部発生周波数との
    間の相関の作用として前記複素信号の1つを発生する第
    2の部分とを含む特許請求の範囲第11項記載のデータ
    受信装置。
JP60002277A 1984-01-13 1985-01-11 タイミング調節回路付データ受信装置 Pending JPS60160757A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB8400922 1984-01-13
GB08400922A GB2153186B (en) 1984-01-13 1984-01-13 Digital data receiver including timing adjustment circuit
US670425 1984-11-09

Publications (1)

Publication Number Publication Date
JPS60160757A true JPS60160757A (ja) 1985-08-22

Family

ID=10554953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60002277A Pending JPS60160757A (ja) 1984-01-13 1985-01-11 タイミング調節回路付データ受信装置

Country Status (6)

Country Link
US (1) US4577334A (ja)
JP (1) JPS60160757A (ja)
CA (1) CA1222289A (ja)
DE (1) DE3500295A1 (ja)
FR (1) FR2558319B1 (ja)
GB (1) GB2153186B (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS626548A (ja) * 1985-07-03 1987-01-13 Hitachi Ltd タイミング信号抽出回路
EP0239293A3 (en) * 1986-03-24 1988-12-14 Gpt Limited Data transmission systems
US4825448A (en) * 1986-08-07 1989-04-25 International Mobile Machines Corporation Subscriber unit for wireless digital telephone system
FR2604318B1 (fr) * 1986-09-23 1989-03-31 Thomson Csf Procede et dispositif de synchronisation symbole et leur application a la demodulation symbole de messages numeriques
JPS63120538A (ja) * 1986-11-08 1988-05-24 Nec Corp タイミング再生回路
US4788697A (en) * 1987-01-02 1988-11-29 American Telephone & Telegraph Company Method and apparatus for synchronizing a signal to a time base
GB2209648B (en) * 1987-09-10 1991-10-23 Ncr Co Modem communication system having main and secondary channels
GB2212699B (en) * 1987-11-16 1992-01-08 Ncr Co Multipoint data modem communication system
GB8800739D0 (en) * 1988-01-13 1988-02-10 Ncr Co Multipoint modem system having fast synchronization
GB8800740D0 (en) * 1988-01-13 1988-02-10 Ncr Co Data modem receiver
GB8805767D0 (en) * 1988-03-10 1988-04-07 Ncr Co Phase perturbation compensation system
US5097485A (en) * 1989-10-10 1992-03-17 Hughes Aircraft Company Hf high data rate modem
US5127027A (en) * 1989-11-09 1992-06-30 Canon Kabushiki Kaisha Training signal detecting apparatus
US5239585A (en) * 1991-07-30 1993-08-24 Texas Instruments Incorporated Devices, systems, and methods for composite signal decoding
CA2079422C (en) * 1991-09-30 1996-07-02 Osamu Ichiyoshi Phase-locked circuit capable of being quickly put in a phase-locked state
CA2114408A1 (en) * 1993-02-18 1994-08-19 David C. Rife Method and apparatus for accurately estimating a clock frequency and for simulating a precision clock oscillator
US5440347A (en) * 1993-05-07 1995-08-08 Philips Electronics North America Corporation Method and apparatus for randomizing training sequences to minimize interference in digital transmissions
JP2885267B2 (ja) * 1994-07-15 1999-04-19 日本電気株式会社 デジタル変調信号受信機
FI98026C (fi) * 1995-11-08 1997-03-25 Nokia Technology Gmbh Menetelmä QAM-vastaanottimen yhteydessä ja QAM-vastaanotin
US5828710A (en) * 1995-12-11 1998-10-27 Delco Electronics Corporation AFC frequency synchronization network
US5793820A (en) * 1996-07-10 1998-08-11 Intellon Corporation Automatic adaptive filtering according to frequency modulation rate
SE517930C2 (sv) * 1997-01-31 2002-08-06 Ericsson Telefon Ab L M Förfarande och anordning för initial synkronisering i ett kommunikationssystem
US6501811B1 (en) * 1998-04-24 2002-12-31 Ricoh Company, Ltd. Sampling system
US6642884B2 (en) * 2000-05-08 2003-11-04 Sigtec Navigation Pty Ltd. Satellite-based positioning system receiver for weak signal operation
US7251290B2 (en) * 2002-12-16 2007-07-31 Nortel Networks Limited Adaptive controller for linearization of transmitter
US7333557B2 (en) * 2002-12-16 2008-02-19 Nortel Networks Limited Adaptive controller for linearization of transmitter with impairments
US8886341B1 (en) 2006-04-04 2014-11-11 Microsoft Corporation Adaptive sample-by-sample controller for under-determined systems
US7796960B1 (en) 2006-04-04 2010-09-14 Nortel Networks Limited Signal transmitter linearization
US8995502B1 (en) 2006-04-04 2015-03-31 Apple Inc. Transceiver with spectral analysis
US8498590B1 (en) 2006-04-04 2013-07-30 Apple Inc. Signal transmitter linearization
IT1398344B1 (it) * 2010-02-23 2013-02-22 Acqua Brevetti 95 Srl Dispositivo dosatore perfezionato.

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3758870A (en) * 1972-02-23 1973-09-11 Sanders Associates Inc Digital demodulator
FR2309089A1 (fr) * 1975-04-25 1976-11-19 Ibm France Procede pour synchroniser l'horloge du recepteur d'un systeme de transmission de donnees et dispositif pour mettre en oeuvre le procede
FR2358056A1 (fr) * 1976-07-09 1978-02-03 Ibm France Procede et dispositif de synchronisation de l'horloge du recepteur d'un systeme de transmissions de donnees en modulation psk
FR2418584A1 (fr) * 1978-02-28 1979-09-21 Ibm France Procede et dispositif d'acquisition de la phase initiale de l'horloge dans un recepteur de donnees synchrone
US4313202A (en) * 1980-04-03 1982-01-26 Codex Corporation Modem circuitry
FR2505111B1 (fr) * 1981-04-29 1986-04-18 Labo Electronique Physique Dispositif de recuperation de porteuse pour une modulation d'amplitude et de phase a seize etats et systeme de reception de donnees numeriques comprenant un tel dispositif
US4458355A (en) * 1981-06-11 1984-07-03 Hycom Incorporated Adaptive phase lock loop

Also Published As

Publication number Publication date
DE3500295C2 (ja) 1988-04-21
CA1222289A (en) 1987-05-26
GB8400922D0 (en) 1984-02-15
FR2558319A1 (fr) 1985-07-19
GB2153186A (en) 1985-08-14
GB2153186B (en) 1987-04-23
FR2558319B1 (fr) 1988-12-09
DE3500295A1 (de) 1985-09-19
US4577334A (en) 1986-03-18

Similar Documents

Publication Publication Date Title
JPS60160757A (ja) タイミング調節回路付データ受信装置
US5608764A (en) OFDM synchronization demodulation circuit
US4583048A (en) MSK digital demodulator for burst communications
JP3728573B2 (ja) 復調装置
JP3144457B2 (ja) 自動周波数調節方法及びその装置
JPS5831064B2 (ja) デイジタル−タケンシユツソウチ
JPS6326572B2 (ja)
JPH027738A (ja) 入力信号のタイミング回復制御回路
JPH09321733A (ja) Ofdm復調装置
JP2883866B2 (ja) Ofdm復調装置
JP3517056B2 (ja) Vsb変調信号におけるサンプリングタイミング位相誤差検出器
EP1012966B1 (en) Apparatus and method for block phase estimation
JP3792098B2 (ja) タイミング再生装置、これを用いた復調装置およびタイミング再生方法
JP2773562B2 (ja) 信号系列検出方法
JPH10233817A (ja) 直交位相偏移キーイング復調器における自動利得制御方法及びその装置
CA1106919A (en) Method and device for determining the phase intercept in a system employing phase-shift keying modulation
JP2885052B2 (ja) 自動周波数制御装置
JP3498600B2 (ja) キャリア位相推定装置とキャリア位相推定装置を用いた復調器
GB2364221A (en) Clock recovery circuit and method for OFDM
JP3447823B2 (ja) デジタル放送受信方法
JPH0678006A (ja) 直交変調回路
KR0157498B1 (ko) 자동주파수조절장치
JPH04115726A (ja) トレーニング信号検出装置
JP3387587B2 (ja) マルチサブキャリア直交復調方法
JP3761450B2 (ja) キャリヤ再生方式