DE3343707A1

DE3343707A1 - Spannungsaddiererschaltung

Info

Publication number: DE3343707A1
Application number: DE19833343707
Authority: DE
Inventors: Kazuaki Tokyo Nakayama
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1982-12-03
Filing date: 1983-12-02
Publication date: 1984-06-07
Also published as: KR840007643A; US4599572A; KR890001892B1; DE3343707C2; GB8331708D0; JPH0354387B2; GB2133596B; GB2133596A; JPS59103174A

Description

Spannungsaddiererschaltung

Beschreibung

Die Erfindung betrifft eine Spannungsaddiererschaltung. Eine übliche, in Fig. 1 gezeigte Spannungsaddiererschaltung verwendet eine parallele Rückkopplung um einen Operationsverstärker A. Insbesondere sind Eingänge IN₁ , IN„ und IN-, über entsprechende Widerstände R₁ , Rp und R-. mit einem invertierenden Eingang des Verstärkers A verbunden. Eine parallele negative Rückkopplung vom Ausgang OUT erfolgt über einen Widerstand R^. In der Schaltung der Fig. 1 ergibt sich als Ausgangsspannung:

Diese Schaltung bildet einen Addierer für V₁₁, V₁₂ und V₁-.

Eine derartige Schaltung kann jedoch nicht dort verwendet werden, wo alle Eingangsspannungen V.-, V.~ und V₁-, in symmetrischer Form zugeführt werden, d.h. wo die Pegel bezüglich des Erdpotentials gleitend sind. 25

Der Erfindung liegt deshalb die Aufgabe zugrunde, eine Spannungsaddiererschaltung anzugeben, die auch als Addierer für abgeglichene oder symmetrische Eingangsspannungen arbeitet, die bezüglich des Erdpotentials gleiten.

Diese und andere Aufgaben werden gemäß der Erfindung gelöst durch eine Spannungsaddiererschaltung mit zumindest einem Differentialtransistorpaar, das eine symmetrische

Eingangsspannung empfängt und einen Eingangstransistor, der 35

eine unsymmetrische Eingangsspannung empfängt und dessen

BAO ORIGINAL

Basis-Kollektor-Strecke über eine Last einer Seite des Differentialtransistorpaars geschaltet ist. Das Ausgangssignal der Schaltung wird über der Last der anderen Seite des Differentialtransistorpaares, vorzugsweise über eine Emitterfolgerschaltung, abgenommen. Für weitere symmetrische Eingangsspannungen können mehrere Differentialtransistorpaare vorgesehen sein, wobei entsprechende Transistoren jedes Paares mit Transistoren der anderen der Dif-

IQ ferentialpaare parallel geschaltet sind. Für jedes Differentialtransistorpaar können getrennte Stromquellen vorgesehen sein, was eine freie Gleichspannungspegelverschiebung zwischen den verschiedenen symmetrischen Eingangsspannungen ermöglicht. Bei einem anderen bevorzugten Ausführungsbeispiel können als Transistoren des Differentialtransistorpaars Transistoren in invertierter Darlington-Schaltung verwendet werden, um die Linearität der Steilheit der Schaltung zu verbessern. Auch kann die Schaltung als komplementäre symmetrische Schaltung aufgebaut sein, um den

2Q dynamischen Arbeitsbereich der Schaltung zu erweitern. Die Erfindung wird besonders vorteilhaft angewandt in Verzerrungsreduzierungsschaltungen.

Ausführungsbeispiele der erfindungsgemäßen Schaltung werden nachstehend anhand der Zeichnungen beschrieben. Es zeigen

Fig. 1 ein Schaltbild einer bekannten Addiererschaltung,

Fig. 2 bis 5 Schaltbilder bevorzugter Ausführungsbeispiele

der erfindungsgemäßen Addiererschaltung,

Fig. 6 ein Schaltbild zur Veranschaulichung einer beispielsweisen Anwendung der Schaltungen gemäß der Erfindung, und

Fig. 7 ein Schaltbild, das eine Modifikation der Schaltung gemäß Fig. 6 darstellt.

Fig. 2 zeigt ein Schaltbild einer bevorzugten Ausführungsform einer Spannungsaddiererschaltung gemäß der Erfindung. Transistoren Q₁ und Q₁, bilden einen Spannungsgenerator.

13. ID

Die Kollektoren der Transistoren Q_n und Q₁. sind raitein-

IcL ID

ander verbunden und ein Widerstand R ist zwischen den Verbindungspunkt und die Basis jedes Transistors geschaltet. Transistoren Q₀ und Q_OK sowie Transistoren Q₀ und Q₀, bil-

C-O. d. D 3H 3 D

den entsprechende Differentialverstärker. Die Kollektoren der Transistoren Q₂ und Q₀ sind mit der Basis des Transistors Q₁ und die Kollektoren der Transistoren Q_,und Q₀, mit der Basis des Transistors Q₁, verbunden. Die Basen der 1^D

Transistoren Q_? und Qp, sind an ein zweites Anschlußpaar INp+ und INp- angeschlossen, an denen eine erste symmetrische Eingangsspannung anliegt, während die Basen der Transistoren Q₀ und Q₀, an ein drittes Anschlußpaar IN_+ und IN₀- gelegt sind, an denen eine zweite symmetrische Eingangsspannung anliegt. Der Emitter des Transistors Q_1a ist an einen ersten Anschiß IN₁ zum Empfang einer unsymmetrischen Eingangsspannung angeschlossen. Das Addierer-Ausgangssignal wird am Emitter des Transistors Q₁- abgenommen. Ferner sind an die Kollektoren der Transistoren Q- und Q₁, und . ^{Ia ID}

an die gemeinsam verbundenen Emitter der Transistoren Q₂ , Q„. , Q₀ und Q₀, Gleichstromquellen I₁ bzw. I₂ angeschlossen .

Bei dieser Schaltungsanordnung ist die Addiererschaltung 30

vollständig gleitend gegenüber Erdpotential. Ferner fließt aufgrund der Gleichstromquelle I₀ ein Strom annähernd gleich (I₁ - I₂)/2 durch den Transistor Q_lb, während der Rest von (I₁ - I₀)/2 durch den Transistor Q₁ zu der Signal-

\ eL la.

quelle V.- hin fließt, wodurch die Schaltungssymmetrie auf-ι"

rechterhalten wird. In diesem Falle sind V-₂ und V._ symmetrierte Wechselspannungssignalquellen.

BAD ORIGr)NAL

2.

Unter der Annahme, daß die Kennlinien der'Transistoren Q₁ , ^2a' ^2a' ^2b' ^3a ^und ^b ^einneitlicn sind und die Steilheiten oder Gegenwirkleitwerte der Transistorpaare Q_? , Q„ g und Qo_a, Qnu mit gm₂ bzw. gm~ bezeichnet werden, ergibt sich die Addiererausgangswechselspannung V als:

^Vo = ^Vil ^{+ (i}2a ^{+ 1}Sa^ ^{+ (i}2b + ^^)Η> ⁽²⁾

^{wobei (1}2a ^{+ 1}2b^)/Vi2 ^{= gm}2' ^(±3a ⁺ ^b^^B ^{= gm}3" Gleichung (2) kann wie folgt umgeformt werden:

V₀ = V₁₁ + R(gm₂ V_i2 + gm₃ V_i3). (3)

Aus Gleichung (3) ist ersichtlich, daß die in Figur 2 gezeigte Schaltung als Addierer bezüglich V.-, V.ρ und V-^ arbeitet.

Aus Gleichung (3) kann ferner entnommen werden, daß die in Figur 2 gezeigte Schaltung derart aufgebaut ist, daß bei Multiplikation mit einem bestimmten Verstärkungsfaktor die symmetrischen Eingangsspannungen V._? und V.^ seriell addiert werden zu der unsymmetrischen Eingangsspannung V... Da die durch V. ρ und V... hervorgerufenen Ausgangsströme der Transistoren Q₂ , Q_2b, Qo und Q-,_b Differenzströme sind, ist auch deutlich, daß die Eingangsspannung V-₂ und V.,, keine Auswirkung auf die Eingangsspannung V.- haben. Somit sind die Eingangsspannungen V. .. bis V._ voneinander vollständig isoliert.

Fig. 3 zeigt ein weiteres Ausführungsbeispiel der erfindungsgemäßen Addiererschaltung, bei dem ein Differentialverstärker mit 100 % negativer Rückkopplung durch in invertierter Darlington-Schaltung geschalteter Transistoren Q₁^ und Q₁,, vorgesehen ist. Bei dieser Schaltung wird die Li-

nearität der Steilheit bzw. des Gegenwirkle'itwerts gm wesentlich verbessert.

Fig. 4 zeigt ein weiteres Ausführungsbeispiel der Erfindung, bei dem Transistoren Q-i-i» Q_1b,, Q_2a ι ^u"d Q₂Ki ^ein Widerstand R¹ und zugeordnete Elemente hinzugefügt sind, um eine komplementäre symmetrische Schaltung zu bilden. Hierdurch wird der dynamische Arbeitsbereich bezüglich der

,Q zweiten Anschlüsse IN_+ und INp- erweitert. Während eine einzige symmetrische Eingangsspannung, nämlich am zweiten Anschlußpaar gezeigt ist, wie dies beim Ausführungsbeispiel der Fig. 3 der Fall ist, ist verständlich, daß Schaltungselemente, die das dritte Eingangsanschlußpaar INp+ und IN_?-

. j- gemäß Fig. 2 betreffen, hinzugefügt werden können.

Fig. 5 zeigt ein weiteres Ausführungsbeispiel der Erfindung mit einer Abwandlung der Schaltung nach Fig. 2. Insbesondere ist die Konstantstromquelle Ip der Fig. 2 aufgeteilt in zwei unabhängige Stromquellen I' und I£ für die entsprechenden Differentialverstärker. Bei dieser abgewandelten Schaltung besteht keine Beschränkung bezüglich der Gleichspannungspegelverschiebung für jede Eingangsspannung.

_oc. Zusätzlich zu den voranstehend beschriebenen Ausführungsbeispielen ist es auch möglich, den Spannungsgenerator und den Differentialverstärker zu modifizieren, damit sich eine Kaskodenverbindung oder eine mehrstufige Darlington-Verbindung ergibt. Auch kann die Eingangsinpedanz durch

Hinzufügen eines FET-Source-Folgers erhöht werden. 3U

Die vorstehend beschriebene Spannungaddiererschaltung ist abgesehen von ihrer ganz allgemeinen Verwendung als Addierschaltung anwendbar in einer Subtraktionsschaltung, einem Fehlerverstärker, einer Verzerrungsreduzierungsschaltung und dergleichen. Wird die genannte Schaltung in inte-

BAD ORIGINAL

/ ι ^Γ' π '7 4ο / υ /

grierter Form hergestellt, so ergibt sich ein Addierer mit hoher Leistung mit Vielfacheingängen zu niedrigen Kosten.

Fig. 6 zeigt eine beispielsweise Anwendung der Erfindung auf eine Verzerrungsreduzierungsschaltung. In dieser Schaltung ist R./Rp = RJR,. Somit verstärken die Transistoren Q₂ und Qp. nur die durch den Verstärker A erzeugte Verzerrungskomponente, welche seriell durch die von den Transistoren Q. und Q-. gebildete Spannungsgeneratorschaltung und die Ergebnisrückkopplung zu der Eingangsspannung V addiert wird. In dieser Schaltung kann die Verzerrung erheblich reduziert werden.

Um die Gesamtverstärkung k„ zu erhalten, sei angenommen, daß

R₁Z(R₁ + R₂) = ß und R₃Z(R₃ + R₄) - K,

V₀ = (V₁ +AV₁) ■ ( >' ^{und (4)}

AV, = (V, - K.V)gm.R,· (5)

sistoren Qp und Qp. ist. Aus den Gleichungen (M) und (5)

wobei gm die Steilheit bzw. der Gegenwirkleitwert der Transistoren Qp.
ergibt sich

M = Y₊ (V, - K-V_n) gm-R <-■ ■■ 5- (6)

da die Verstärkung Ap₁ = V₀ZV₁, kann A_p geschrieben werden

als

A_F =	1 + (	+	•	Apjgm-R
A_F = ·	1	■ o'	R
1 ₊ t	- K		+ K-gm-R
	gm-
• ß

■ ^C8)

dann nimmt man an, daß 1 >> A .ß und 1 » gm-R, so ist

A - gm-R _ —ö (9)

F ~ ß + K-gm-R ~ £ + κ

gm-R

Nimmt man ferner an, daß ß/gm-R « K, so ist

Es zeigt sich somit, daß die Verstärkung A„ bestimmt ist durch das Verhältnis der Widerstandswerte R_ und R₁. unabhängig von dem Faktor A /(1 + A ß), der den Verstärkungsfaktor der geschlossenen Schleife des Verstärkers A ist. Somit kann die Gesamtverzerrung auf einen sehr niedrigen Wert herabgedrückt werden, auch wenn der Verstärker A
eine erhebliche Verzerrung hervorruft.

Setzt man A /(I + Aß) = A „ und K gm-R, so wird Gleichung (8):

A ^AoF'^J ₍₁₁)

^AF - 1 + A_oF-K-gm-R · <">

Definiert man den Verzerrungsunterdrückungsfaktor F als 25

F = 1 + A_op.K-gm.R (12)

und nimmt man an, daß

A „ = 1/K und ß ~ K ,

of ~

dann ist

F = 1 + gm-R ^ grn-R. (13)

ORIGINAL

Da die Unterdrückungsschaltungsschleife und die Schleife des Verstärkers vollständig unabhängig voneinander arbeiten, ist es möglich, ohne Reduzierung der gesamten Schal-

_ tungsstabilität den Anteil an Verzerrung und Rauschen er-5

heblich weiter zu reduzieren als mit üblichen Rückkoppelungsmaßnahmen. Ist ferner die Amplitude des V.-Signals klein, so können die Gleichstromquellen I. bis Ij. durch Widerstände ersetzt werden.

Fig. 7 zeigt eine Abwandlung der Schaltung der Fig. 6,

wobei anstelle der Widerstandslast R für den Differentialverstärker eine aus Transistoren Q,- und Qy zusammengesetzte Stromspiegellastschaltung verwendet wird. Hierdurch ergibt sich eine erhebliche Steigerung in der Schleifenver-15

Stärkung gegenüber der Ausführungsform der Fig. 6. Ferner kann durch Symmetrierung der Differentialschaltung die Temperaturkennlinie und das Diskriminationsverhältnis (CMR) verbessert werden. Da auch der Spannungsverlust aufgrund des Widerstandes minimiert wird, ergibt sich eine Erweiterung des dynamischen Arbeitsbereichs. In der vorliegenden Schaltung wird ein Widerstand R zur Einstellung der Gleichspannungsversetzung verwendet und der Transistor Q,, dient nur zur Gleichspannungspegelverschiebung. Auch

wird die Schleifenverstärkung der in Fig. 7 gezeigten 25

Schaltung im wesentlichen bestimmt von der Größe der Rückkoppelung, wie sie sich aus Gleichung (12) ergibt. Bei einem Stromverstärkungsfaktor h_fel des Transistors Q__1a und einer Eingangsimpedanz Z. des Verstärkers A_Q ergibt sich:

F = Sm-H^₁-Z₁ . (14)

Dieser Wert ist groß und somit ist die Gesamtverzerrung in-der Schaltung sehr klein.

Aus der vorstehenden Beschreibung ergibt sich, daß die Erfindung einen Spannungsgenerator und zumindest einen

Differentialverstärker zu einer Anordnung kombiniert, in der das Ausgangssignal des Differentialverstärkers addiert wird zu demjenigen des Spannungsgenerators. Die erfindungsgemäße Schaltung kann symmetrische Eingangsspannungen an zweiten und weiteren Eingangsanschlüssen empfangen und es ergibt sich somit eine Spannungsaddiererschaltung, die die Gleichspannungspeg"el ihrer Eingangssignale nicht beschränkt.

ORIGINAL

Leerseite

Claims

25 30 35

Patentansprüche

Spannungsaddiererschaltung zum Addieren zumindest eines in symmetrischer Form zugeführten Signals zu zumindest einem in unsymmetrischer Form zugeführten Signal, gekennzeichnet durch zumindest ein Differentialtransistorpaar (Q_2a> ^b^' ^t)^ⁱ dem eine Last mit den Kollektoren jedes Transistors des Paares gekoppelt ist, wobei das symmetrische Signal zwischen den Basen der Transistoren des Paares angelegt wird, und durch einen Eingangstransistor (Q-j_a) mit einer Basiskollektorstrecke, die zumindest über einen Teil einer der Lasten geschaltet ist, wobei das unsymmetrische Signal an einen Emitter des Eingangstransistors angelegt wird und ein Ausgangssignal der Schaltung von einem Signal abgeleitet wird, das an der anderen der Lasten erzeugt wird„

2„ Spannungsaddiererschaltung nach Anspruch 1, dadurch gekennzeichnet , daß mehrere Differentialtransistorpaare vorgesehen sind, wobei jeder Transistor jedes Paares parallel geschaltet ist zu ent-5

sprechenden Transistoren anderer der Differentialtransistorpaare .

3- Spannungsaddiererschaltung nach Anspruch 2, gekennzeichnet durch mehrere Stromquellen,

von denen jeweils eine für ein entsprechendes Differentialtransistorpaar vorgesehen und mit diesem betriebsmäßig gekoppelt ist.

4. Spannungsaddiererschaltung nach Anspruch 1, g e -

kennzeichnet durch einen Ausgangstransistor, dessen Basiskollektorstrecke über der anderen der Lasten geschaltet ist, und eine Stromquelle, die in Reihe mit einem Emitter des Ausgangstransistors liegt, wobei das Schaltungsausgangssignal an

dem Emitter des Ausgangstransistors abgenommen wird.

5- Spannungsaddiererschaltung nach Anspruch 1, gekennzeichnet durch ein Transistorpaar in invertierter Darlington-Schaltung, wobei jeder Transistor des Darlington-Paares eine Basis mit dem Kollektor und einen Kollektor mit dem Emitter eines entsprechenden der Transistoren des Differentialtransistorpaares und einen Emitter mit einem Zwischenpunkt der entsprechenden Last gekoppelt hat. 30

6. Spannungsaddiererschaltung nach Anspruch 1, gekennzeichnet durch einen zweiten Eingangstransistor und ein zweites Differentialtransistorpaar, das symmetrisch und komplementär mit dem erstgenann-

ten Eingangstransistor und Differentialtransistorpaar gekoppelt ist.

SAD ORIGINAL

7. Verstärkerschaltung mit reduzierter 'Verzerrung, gekennzeichnet durch einen FET-Transistor, an dessen Eingangselektrode ein Eingangssignal angelegt wird; ein Differentialtransistorpaar aus einem ersten und zweiten Transistor, wobei die Kollektoren der Transistoren des Differentialtransistorpaares mit einer entsprechenden ersten und zweiten Last gekoppelt sind; einen Eingangstransistor, dessen Basiskollektorstrecke über die erste Last geschaltet ist und dessen Emitter mit einer Ausgangselektrode des FET-Transistors und mit einer Basis des ersten Transistors des Differentialtransistorpaares gekoppelt ist; einen Ausgangstransistor, dessen Basiskollektorstrecke parallel zu der zweiten Last geschaltet ist; erste bis vierte Stromquellen, wobei die erste Stromquelle Strom an die gemeinsam verbundenen Kollektoren des Eingangstransistors und des Ausgangstransistors legt, die zweite Stromquelle Strom von den gemeinsam verbundenen Emittern der Transistoren des Differentialtransistorpaares aufnimmt, die dritte Stromquelle Strom von einem Emitter des Ausgangstransistors aufnimmt und die vierte Stromquelle Strom von der Basis des Eingangstransistors empfängt; einen Operationsverstärker, dessen nichtinvertierender Eingang mit dem Emitter des Ausgangstransistors gekoppelt ist und eine Widerstandsrückkopplung, über die ein Rückkopplungssignal an eine Basis des zweiten Transistors des Differentialtransistorpaares angelegt wird.

8. Verstärkerschaltung nach Anspruch 6, dadurch gekennzeichnet, daß die erste und zweite Last jeweils eine Widerstandsvorrichtung ist.

9. Verstärkerschaltung nach Anspruch 6, dadurch ge-ο ο

kennzeichnet , daß die erste und zweite Last jeweils eine Stromspiegelschaltung ist.