DE3334541A1

DE3334541A1 - Digitalsignal-filtereinrichtung

Info

Publication number: DE3334541A1
Application number: DE19833334541
Authority: DE
Inventors: Robert Adams Burlington N.J. Dischert; William Harry Wrightstown Pa. Meise
Original assignee: RCA Corp
Current assignee: RCA Licensing Corp
Priority date: 1982-09-24
Filing date: 1983-09-23
Publication date: 1984-03-29
Also published as: KR920004920B1; MY8600722A; JPH0422059B2; AU1919783A; FR2533785A1; DE3334541C2; CA1219645A; JPS5981954A; FR2533785B1; ATA338183A; US4538236A; IT8322947A1; GB2128441A; GB2128441B; ES525659A0; IT8322947A0; AT404417B; IT1171089B; KR840006104A; GB8325248D0

Description

Dig it al signa !-Filter ein richtung

Die Erfindung bezieht sich auf eine 'digitale Signalverarbeitungseinrichtung, insbesondere auf eine Siebeinrichtung (coring apparatus) für digitale Signale.

Es ist unvermeidbar, daß elektrische Signale zum einen den erwünschten Informationssignalteil und zum anderen einen unerwünschten Störsignalteil enthalten. Der Begriff "Signal/Rausch-Verhältnis" (SNR) wird gewöhnlich dazu benützt, das Größenverhältnis von Informationsanteil zum Störsignalanteil anzugeben. Das Leistungsvermögen elektronischer Einrichtungen wird im allgemeinen besser, wenn das Nutz-zu-Stör-Signalverhältnis gesteigert wird. Eine _zur Verminderung des Einflusses von Störsignalen verwendete Technik, mit deren Hilfe das SNR verbessert wird, ist eine Siebschaltung (coring circuit).

Eine herkömmliche Siebschaltung verschiebt die Mittelwerte eines Signals, d.h., sie erzeugt ein Ausgangssignal nur dann, wenn sich das Eingangssignal außerhalb eines definierten Wertebereiches befindet. Der Wertebereich, für den kein Ausgangssignal hervorgebracht wird, umschließt einen Null- oder Grundlinien-Signalwert und
liegt gewöhnlich symmetrisch zu diesem. Außerdem ist bei üblichen Siebschaltungen der definierte Wertebereich fest. Daraus ergibt sich, daß herkömmliche Siebschaltungen
sich dazu eignen, Störsignale mit kleinem Pegel nur dann zu beseitigen, wenn keine wesentlichen Informationssig-

nale vorhanden sind. Mit anderen Worten, Störsignale um den Grundlinienpegel herum werden ausgesiebt., nicht jedoch Störsignale, die Informationssignalen überlagert sind; diese werden zusammen mit den Informationssignalen durchgelassen. Darüber hinaus läßt sich der definierte Aussiebbereich bei herkömmlichen Aussiebschaltungen nicht leicht verändern, so daß eine Anpassung an wechselnde

Störsignalpegel nicht möglich ist. Diese Einschränkung Wird durch die sich anpassende Aussiebeinrichtung für Digitalsignale gemäß der Erfindung beseitigt, welche eine Vergleichseinrichtung aufweist, die Digitalsignale hervorbringt, die ein Maß für die Abweichung der Eingangssignale von einem Wertebereich darstellen, der durch ein erstes und ein zweites Digitalsignal bestimmt ist. Bei der erfindungsgemäßen Einrichtung kann der Wertebereieh entsprechend den das maßgebenden Digitalsignalen verändert werden.

Gemäß dem Wesen der Erfindung wird eine Aussiebeinrichtung für Digitalsignale beschrieben. Zwei digitale Bezugssignale werden einer Vergleichseinrichtung von ihrer Signalquelle zugeführt. Die Vergleichseinrichtung vergleicht diese Bezugssignale mit dem digitalen Eingangssignal von dessen Quelle. Die Vergleichseinrichtung entwickelt Digitalsignale, die ein Maß für die Abweichung zwischen den digitalen Eingängssignalen und dem Bereich der Digitalwerte darstellen, welcher durch die digitalen Bezugssignale bestimmt ist. Die Grenzen des Digitalwertebereiches werden nach Maßgabe der die Abweichung angebenden Digitalsignale durch Modifizierungsmittel verändert. Es sind ferner Mittel vorhanden, um aus den den Abweichungsgrad angebenden Digitalsignalen ein gefiltertes Ausgangsdigitalsignal zu entwickeln.

In der Zeichnung zeigen:

Fig. 1 ein Schemaschaltbild einer die Erfindung enthaltenden Einrichtung;

Fig. 2 verschiedene Signalformen, die für das Verständnis der Einrichtung nach Fig. 1 nützlich sind, und

Fig. 3 und 4 Schemabilder von Abwandlungsformen der Ein-

richtung nach Fig. 1.

Digitale Eingangssignale, die eine Folge von Parallelbit-Digitalwörtern enthalten, werden am Eingang 12 einer anpaßbaren Digitalsignal-Siebeinrichtung 10 zugeführt. Diese Siebeinrichtung 10 gibt gesiebte Datenausgangssignale CS, die den gleichen Strom paralleler .Digitalwerte enthalten, an ihrem Ausgang 14 ab.

Mit breiten Pfeilbahnen sind in der Zeichnung die Bahnverläufe von Parallelbit-Digitalsignalen gezeigt, beispielsweise 8-Bit-Digitalwörter, welche in einem Behandlungssystem für digitale Fernsehsignale Helligkeits- und Farbinformationswerte darstellen. Die durch einen Strich dargestellten Pfeilbahnen leiten jeweils digitale Einzelbits, ein Digitalwort in Serienbitform oder ein Dauersignal, z.B. Steuersignale oder Taktsignale.

Ein oberer Digitalkomparator 20 für 8 Bit erhält vom Eingang 12 die Digitalsignale und ein Digitalsignal UTS eines oberen Grenzwertes. Das Signal UTS des oberen Grenz· wertes legt die Obergrenze eines Bereiches von zu siebenden Digitalwerten fest. Der obere Komparator 20 gibt ein oberes 8-Bit-Digitaldifferenzsignal UDS ab, dessen Wert ein Maß für die Differenz zwischen dem Digitaleingangssignal und dem Schwellsignal UTS ist, wenn das digitale Eingangssignal UTS übersteigt, d.h. wenn das digitale Eingangssignal größer als UTS ist und außerhalb des Bereichs der Siebwerte liegt. Ansonsten hat das Differenzsignal UDS den Wert Null.

Ein unterer 8-Bit-Digitalkomparator 22 erhält an seinen Eingängen die vom Eingang 12 kommenden Digitalsignale sowie ein Digitalsignal LTS für den unteren Schwellwert, der die untere Grenze des Bereiches der zu siebenden Werte bestimmt. Daraus entwickelt der untere Komparator 22 ein unteres 8-Bit-Digitaldifferenzsignal LDS, dessen Wert ein Maß für die Differnez zwischen dem digitalen Eingangssignal und dem Schwellwertsignal LDS ist, wenn

das Eingangssignal im entgegengesetzten Sinne zu dem des !Comparators 20 das Signal LTS übergreift, d.h., wenn der Eingangsdigitalsignalwert kleiner als LTS ist und außerhalb des Bereichs der Siebungswerte liegt. Andernfalls

hat das Differenzsignal LDS den Wert null.

Die Differenzsignale UDS und LDS werden von einem 8-Bit-Addierer 24 zu einem 8-Bit-Digitalsignal RDS kombiniert, dessen Wert ein Maß darstellt, inwieweit das digitale

Eingangssignal vom Wertebereich abweicht, der durch Aussiebung ausgeschlossen werden soll, wobei auch die Richtung der Abweichung festgestellt wird. Das maßgebende Signal RDS hat also den Wert Null, wenn sich der Eingangssignalwert innerhalb des Wertebereiches befindet, dessen Grenzen durch die Schwellwertsignale UTS und LTS bestimmt sind. Zudem stellt RDS beispielsweise einen positiven
Differenzwert, wenn der Eingangssignalwert größer als
der Schwellwert UTS ist, dagegen einen negativen Differenzwert, wenn das Eingangssignal unter dem Schwellwert

LTS liegt.

Von einer Signalquelle 34 werden synchron mit der Folge, mit der die Digitalworte des digitalen Eingangssignals
aufgenommen werden, Taktsignale CLK hervorgebracht. In

einem digitalen Fernsehsystem ist die Taktsignalquelle

34 die Abtastsignalquelle, die einen Analog/Digital-Wandler veranlaßt, die ankommenden analogen Videosignale in
eine Folge von Digitalwörtern mit einer Geschwindigkeit
umzuwandeln, die das Drei- bis Vierfache der Farbhilfs-

trägerfrequenz beträgt. Ein 8-Bit-Addierer 30 kombiniert die repräsentativen Digitalsignale RDS oder ein in einem 8-Bit-Puffer 32 gespeichertes Digitalwort, welche den
entsprechenden Eingängen zugeführt werden, woraus eine
Summe gebildet wird, die dann dem Eingang des 8-Bit-Pufferregisters 32 zugeführt wird. Aufgrund des Taktsignals CLK vom Taktgenerator 34 wird das Summensignal im Puffer 32 gespeichert, indem es an die Stelle des vorherigen

-ΙΟΙ Speicherinhalts tritt. Bei jedem Zugang eines Digitalwortes des Eingangssignals wird folglich der Inhalt des Puffers 32 aufdatiert, so daß er das Ergebnis der von den Digitalkomparatoren 20 und 22 durchgeführten Vergleiehe wiedergibt.

Die gespeicherten Inhalte des Puffers 32 werden als die gesiebten digitalen Ausgangssignale CS am Ausgang 14 der Ausiebschaltung 10 abgegeben. Sie dienen außerdem dazu,

IX) die oben bereits erwähnten Schwellwertsignale UTS und .LTS hervorzubringen. Eine Schwellwertbezugssignalquelle 40 erzeugt ein oberes Bezugssignal UR und ein unteres Bezugssignal LR in Abhängigkeit von Steuersignalen, die von einer Bezugssteuereinrichtung "42 zugeführt werden. " Diese kann von Hand bedienbar sein, so daß mit ihr die Grenzwerte des Filterbereichs eingestellt werden können. Die Steuereinrichtung 42 kann aber auch eine,Apparatur für die Bestimmung des FiIt erbereiche.s enthalten, die auf Anzeichen des Pegels dor Störsignale.· reagiert, die in den empfangenen Fernsehsignalen auftreten. Solche Anzeichen können z.B. dem RF-AGC-Pegel im Abstimmsystem des Fernsehempfängers, dem Durchschnittswert des gesiebten Signals CS oder dem Scheitelabstiind des gesiebten Signals CS entnommen werden.

Die Schwellwertbezugssignalquelle 40 enthält zwei Speicherregister, die die Digital Wörter speichert, die ihr als Bezugssignale UR und LR zugeführt werden. Die Werte UR und LR werden von der Bezugssteuerung 42 in die Speicherregister eingeführt. Sie können bis zu 8 Bits enthalten, sind jedoch in einem Fornsehsign.i Lverarbci tungssystem für 8 Digitalbits gewöhnlich kürzer. Diese Bezugssignale UR und LR stellen die obere und untere Grenze des Filterbereiches, bezogen auf den Grund 1iniensignalwert (z.B.

Null) dar.

Der obere Bezugssignalwert UR wird mit dem im Puffer 32 gespeicherten Digitalwert mittels eines 8-Bit-Addierers 44 zur Bildung des oberen Schwellwertsignals UTS kombiniert. Gleiches erfolgt für das Untere Schwellwertsignal LTS in einem 8-Bit-Addierer 46. Ist der Basissignalwert

Null, so ist UR ein positiver Digitalwert, LR dagegen ein V negativer. Der Abstand zwischen diesen Bezugssignalen UR und .LR bildet die Große des Filterbereiches.

'-· Da UR und LR zum Inhalt des Speichers 32 hinzuaddiert . werden, der die Größe des gefilterten Signals wiedergibt, ' geben die Schwellwertsignale UTS und LTS die Größe des durch UR und LR hervorgerufenen Filterbereiches wieder, jedoch bezogen auf einen durch die Größe des gefilterten Signals veränderten Basislinienwert. Das hat zur Folge, < daß der Filtervorgang, der durch die Digitalkompäratoren 20 und 22, die Addierer 24 und 30 und den Puffer' 32 durchgeführt wird, Veränderungen im digitalen Eingangs signal, die eine geringere Größe.als den Filterbereich :

20. ' (UTS-LTS) haben, über den gesamten Bereich der Werte des digitalen Eingangssignals beseitigen und nicht lediglich unfeinen festen" Basislinienwert .' Die Filtereinrichtung paßt sich folglich Schwankungen der Basislinie des • ' Fiiterbereiches in Übereinstimmung mit den digitalen * EingangssignalwertGn an.

Der Filtervorgang ist in der nachfolgenden T.ibol Ie dargestellt, in der die Werte verschiedener Oigitalsign»i-Ie aufgeführt sind, die aufgrund einc?r beispielweisen Folge von digitalen EingangssignalwÖrtern erzeugt wer-¹ den. Die Binärwörter sind in der Tabelle durch ihre äquivalenten Dezimalwerte dargestellt, z.B. "'6" statt "0110". In dem Beispiel der Tabelle sind die Filterbezugswerte UR = +2 und LR = -1. Die einzelnen Digitalsignale sind durch die Buchstabonkoinbinationen gekenn-■ zeichnet , die den Bezeichnungen in der Fig.." 1 entsprechen. So bezeichnet CS beispielsweise den Inhalt des

-12-

Puffers 32 während eines bestimmten Taktzyklus. CS¹ wird dagegen dazu benutzt, den aufdatierton Wert von CS zu kennzeichnen, der am Ende eines bestimmten Taktzyklus erzeugt wird und in den nächsten Taktzyklus hinüberreicht

	Eingnngs- Sional ^Cs	0	UR	Tabelle	UTS	1	LTS	UDS	LDS	RDS	CS¹
Digital ■ SiqnaLe ·		0		LR
•T.ikt - zyklen	0	0	2		2_	-1	0	0	0	0
1	2	0	2	-1	2	-1	0	0	0	0
2	-1	0	2	-1	2	-1	. 0	0	0	0
3	2	0	2	-1	2.	-1	0	0	0	0
4	0	1	2	-1	2	-1	0	0	0	0
5	3	1	2	-1	2	-1	1	0	1	1
6 "	0	2	2	-1	3	0	0	0	0	1
7	4	2	2	-1	2	0	1	0	1	2
β	1	10	2	-1	4	1	0	0	0	2
9	12	ίο'	2	-1	4	1	8	0	8	10
1Ü	9	10	2	-1	12.	9	0	0	0	10
11	12	10	2	-1	12	9	0	0	0	10
12	9	-7	2	-1	12	9	0	0	0	10
13	-8	-10	2	-1	12.	9	0	-17	-17	-7
14	-11	-10	2	-1	-5	zi	0	-3	-3	-10
15	-8	-10	2	-1	-8	-11	0	0	0	-10
16	-11	10	2	-1	-8	-11	0	0	0	-10
17	12	10	2	-1		-11 .	20	0	20	10
18	9	5	2	-1	12.	9	0	0	0	10
19	4	-3	2	-1	12	9	0	-5	-5	5
20	-4	2	2	-1	7	4	0	-8	-8	-3
21	4	-3	2	-1	-1	zi	5	0	5	2
22	-4	-2	2	-1	4	1	0	-5	-5	-3
23	0 '		2	-1	-1	-4	1	0	1	_2
24	0	2	-1	0	-3	0	0	0	_2
25		-1

Fig. ta zeigt die digitalen Eingangssignale 100 entspro-. chend den Werten obigor Tabelle. Die Eingangssignale 100 enthalten erwünschte Signale 102 (gestrichen), die von Störsignalen (nicht gesondert dargestellt) zwischen den Werten +2 und -1 überlagert sind. Die entsprechenden

gefilterten digitalen Ausgangssigna]ο CS am Ausgang des ;■ - Puffers 32 sind als gefilterte Signale 104 in Fig. 2b wiedergegeben.

Ein abgewandeltes Ausführungsbeispiel der Vergleichseinrichtung 20, 22, 24 nach Fig. 1 ist in der Fig. 3 dargestellt. Vom Eingang 12 der Filtereinrichtung 10 ankommende digitale 8-Bit-Eingangssignale erhalten das obere Schwellwertsignal UTS durch einen Subtrahierer 50 abgezogen. Das 8~Bit-Differenzsignal 54 wird parallel auf die ersten Eingänge zugehöriger 8-UND-Glieder 56 gegeben, und das Vorzeichen Bit 52 wird invertiert und den zweiten Eingängen dieser 8-UND-Glieder 56 zugeleitet . Wenn die digitalen - . Eingangssignale in ihrem Wert größer als das obere Schwellwertsignal sind, ist die Differenz positiv (Vorzeichen Bit = "0", invertiertes Vorzeichen Bit = "1"), und die 8-UND-Glieder 56 lassen das Differenzsignal UDS auf 8-ODER-Glieder 24' passieren. Im anderen Fall geht ein Signal . vom Wert "0" weiter.

In vergleichbarer Weise, subtrahiert ein Subtrahierer 60 das Schwellwertsignal LTS vom Eingangssignal und führt das Differenzsignal 64 parallel zu den ersten. Eingängen von 8 UND-Gliedern 66. Das Vorzeichen Bit 62 wird den zwei- · ten Eingängen sämtlicher 8 UND-Glieder 66 zugeleitet.

Ist das digitale Eingangssignal im Wert kleiner als das untere Schwellwertsignal, so ist die Differenz negativ (Vorzeichen Bit = "1"), und 8 UND-Glieder 66 lassen die Differenzsignale LDS auf 8 ODER-Glieder 24' passieren.

Andernfalls wird ein Signal vom Wert "0" durchgelassen.

-ΜΙ Da nur oines dor Dif ferenzs ign.il ο IJ DS oder LDS bei jedem

■ . - Vergleich he-rvorgebracht werden kann, kann der Addierer 24 durch die 8 ODER-Gatter 24" gemäß Fig. 3 ersetzt werden. Jedes ODER-Glied erhalt entsprechend gewichtete Bits von UDS und [.DS an seinen entsprechenden Eingängen und erzeugt je nach auftretender Differenz die Bits, um die Bits vom repräsentativen Differenzsignal RDS an den Ausgängen der 8 ODER-Glieder 24 ' zu erzeugen. Das ,Signal vom Wert "0" an einem oder an beiden Eingängen · des ODER-Gliedes 24' hat keine Wirkung auf den Ausgang.

Fig. 4 stellt eine Abwandlungsform der Filtereinrichtung dar, mit der gefilterte Signale von überhöhten Größenwerten erzeugt werden, so daß einer Verringerung entgegengewirkt wird, die durch den subtraktiven Vorgang des Vergleichs hervorgebracht wird, wie beschrieben. Ein oberes . und ein unteres Differenzsignal- UDS bzw. LDS werden mit dem Basisliniensignalpegel (Null) verglichen, der von einer Nu 1 Lbezugsqutil Ie 80 abgeleitet, wird. Wenn in einzelnen Taktzyklen ein Differenzsignal UDS hervorgebracht wird, führt ein Digitalkomparator 82 einen wahren Logikwert an den J-Eingang'eines Flipflops 88, wodurch sein Q-Aus- " gang in Verbindung mit einem Taktsignal CLK von der Taktquelle 34 gesetzt wird. Hin Multiplexer (MUX) 86 · . -' reagiert auf den im gesetzten Zustand befindlichen Q-Ausgang, indem er das obere Schwell wert.signal UTS zu seinem Ausgang leitet und für die nachfolgenden Taktzyklen ein gefiltertes und wiederhergeslel Lt es digitales Ausgangssignal CS" bereithält.

. ■

Gleichermaßen gibt, wenn das DifTerenzsiqnal LDS erzeugt, wird, der Digitalkomparator 84 einen wahren Logikpegel auf den K-Einganq des Flipflops 88, wodurch sein Q-Ausgnng rückgesetzt wird (Q-Austjang wird gemotzt) sobald ein Taktsignal CLK ankommt.. MUX 86 n-aqiort auf den rückgesptzten Q-Ausgang dadurch, daß das untere Schwellwertsignal LTS seinem Ausgang zugeführt, wird und für die

nachfolgenden Taktzyklon ein gef il torte.·; und wiederhergestelltes Signal CS" bereitsteht.. . ·

Auf diese Weise enthält, das gefilLertc; und wioderhergestell · te Signal CS" gemäß Auswahl durch MUX86 UTS oder LTS ent-. .sprechend dem Sinne, in welchem das digitale Eingangssignal zuletzt von dem dann gültigen Bereich der Filterwerte abweicht. Der Ausgang des Puffers 32 wird für diese Modifikation nicht als Ausgangssignal benötigt. Es sei noch vermerkt, daß die Addierer 44 und 46 die Filterbe-

",Zügssignale UR und LR wiederum dem Speicherinhalt des Puffers 32 hinzuaddieren, um die Schwellwertsignale UTS und LTS zu bilden. Als Ergebnis ist d.is gefilterte und wiedergespeicherte Signal CS" bei der Ausführungsform nach Fig. 4 um die Werte von UR und I,R gegenüber dem gespeicherten Signal erhöht, welches an der. Ausgangsklem me 14 des Ausführungsbeispiels nach Fig. 1 auftritt.

Aufgrund von Eingangssignal en 100, wii: sie in Fig. 2a gezeigt sind, entwickelt dio Fi 1 torc-i nr i ch tung 10 in der • Modifikation nach Fig. 4 gefilterte und wiedergespeichertc;

Signale 106, wie "sie in Fig. 2b gestrichelt dargestellt .sind. In der Tabelle sind durch Unterstreichung die Worte der Schwellwertsignale UTS und LTS hervorgehoben, diedurch MUX 86 ausgewählt sind, um die gefilterten und wiedergespeicherten Signale 106 hervorzubringen.

Abweichungen gegenüber den beschriebenen Ausführungsbeispielen befinden sich innerhalb dos Rahmens der durch dio ^ow Patentansprüche umfaßten Erfindung. So haben beispielsweise die Bezugssignalo UR und LR gleiche Werte, wenn der Filterbereich symmetrisch zum Das isliniensignalwert gewählt wird, so dal] beide Werte von einem Speicherregi- ' ster in der Signalquelle 40 abgolt.-itet werden können. Für diesen Fall kann der Addierer 46 ein dauerhaftes negatives Signal bit empfangen, oder es kann .in die Stelle

des Addierers 46 ein Subtrahierer treten, der das Signal LR vom Signal CS subtrahiert.

In einer 8-Bit-Einrichtung (256 Pegelwertc) genügt es, wenn der Basislinienpegel sich nahe dem Mittenbereichswert hält. So kann der Basislinienwert 127 und können die Ober- bzw. Untergrenzwerte dos Filterbereichs und 125 sein. Es versteht sich, daß eine von der 8-Bit-Teilung abweichende Signalbehandlung möglich ist.

Leerseite

Claims

RCA 78655

U.S.Ser.No.422,667
vom 24.9.1982

RCA Corporation,
New York, N.Y. (V.St.Λ.)

Digitalsigna!-Filtereinrichtung Patentansprüche

Digitalsignal-Filtereinrichtung mit einer Quelle für digitale Eingangssignale und Vergleichsmitteln, die repräsentative Digitalsignale erzeugen, welche das Maß repräsentieren, um wieviel die digitalen Eingangssignale von einem Bereich von Digitalwerten abweichen, g e.k ennzeichnet durch eine Quelle (40, 42) für erste (UR-) und zweite ([,R) Digitalbezugssignale, die Werte haben, welche die unmodifizierten Grenzen des Bereichs von Digitalwerten bestimmen, Modi- ·.

fizierungsmittel (44,46), die aufgrund der repräsentativen Digitalsignale die Grenzen des Bereichs der Digitalwerte modifizieren, und Mittel (30,32,34) für die Hervorbringung von Ausgangssignalen, die zu dem repräsentativen Digitalsignal in Beziehung stehen.

·
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Modifizierungsmittel (44,46) Kombiniermittel (44,46) für das Miteinanderverbinden der repräsentativen Digitalsignale (RDS) mitKuwohl den ersten (UR) als auch den zweiten (LR) Digitalbezugssignalen für

— COPY

die Bestimmung der modifizierten Grenzen (UTS, LTS) des Bereichs von Digitalwertcn aufweisen.
3. Einrichtung nach Anspruch 1, dadurch gekennzeichnet,

daß die Mittel für die Hervorbringung von Ausgangsdigitalsignalen Speichermittel (32) zum Speichern von Digitalsignalen, Mittel (30) zum Summieren der repräsentativen Digitalsignale (RDS) mit den in den Speichermitteln gespeicherten Digitalsignalen und Mittel (34) zum Speichern der summierten Digitalsignale in den Speichermitteln aufweisen.
4. Einrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Mittel zum Hervorbringen von Ausgangsdigital-Signalen die in den Speichermitteln gespeicherten summierten Digitalsignale als die Ausgangsdigitalsignale (CS) abgeben.
5. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichsmittel einen ersten und einen zweiten Komparator (20,22) zum Vergleichen der Eingangsdigitalsignale mit den die oberen und unteren Grenzen (UTS,LTS) des Bereichs von Digitalwerten repräsentierenden Werten aufweisen, wobei der erste Komparator die repräsentativen Digitalsignale hervorbringt, wenn das Eingangsdigitalsignal größer als der modifizierte obere Grenzwert ist, und der zweite Komparator die repräsentativen Digitalsignale hervorbringt, wenn das Eingangssignal kleiner als der modifizierte untere

Grenzwert ist.
6. Einrichtung nach Anspruch 5, dadurch gekennzeichnet; daß die Mittel für das Hervorbringen Signalauswahlmittel (82 , 84 , 86 , 88)enthalten, die aufgrund der repräsen-

tativen Digitalsignale (UDS, LDS), die vom ersten

Komparator (20) hervorgebracht sind, die modifizierten oberen Grenzwerte (UTS) als die Ausgangsdigitalsignale (CS") abgeben und aufgrund der vom zweiten Komparator (22) erzeugten repräsentativen Digitalsignale den modi-

g fizierten unteren Grnezwert (LTS) als Ausgangsdigitalsignale abgeben.
7. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Mittel zum Hervorbringen (30,32,34) eine Spei-

IQ chereinrichtung (32) zum Speichern von Digitalsignalen aufweisen, daß die Modifizierungsmittel (44,46) Mittel (44,46) zum Kombinieren der in den Speichermitteln gespeicherten Digitalsignale mit den ersten (UR) und zweiten (LR) Digitalbezugssignalen aufweisen, um ein erstes (UTS) und ein zweites (LTS) digitales Schwellwert signal zu erzeugen, daß die Vergleichsmittel (20,22,24) die Eingangsdigitalsignale und das erste und das zweite digitale Schwellwertsignal zugeführt erhalten, wobei die repräsentativen Digitalsignale (RDS) die Werte und Vorzeichen wiedergegeben, um die die Eingangsdigitalsignale von einem Bereich von Werten zwischen dem ersten und dem zweiten digitalen Schwellwertsignalwert abweichen, und daß die Mittel zum Hervorbringen von Ausgangssignalen weiterhin Mittel (30) zum Summieren der repräsentativen Digitalsignale und der gespeicherten , Digitalsignale und Mittel zum Speichern der summierten Digitalsignale (CS) in den S.peichermitteln aufweisen.
8. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die Vergleichsmittel einen ersten Komparator (20).

zum Erzeugen eines positiven Differenzdigitalsignals (UDS), wenn der Wert des Eingangsdigi tal.signals über dem des ersten Digitalschwellwertsignals (UTS) liegt, und einen zweiten Komparator (22) zum Erzeugen eines negativen Differenzdigitalsignals (LDS), wenn der Wert des Eingangssignals unter dem des zweiten Digitalschwell wertsignals (LTS) liegt, enthalten.
9. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß die Vergleichsmittel ein Addierer (24) enthalten, in den das positive Differenzdigitalsignal (UDS) und das negative Differenzdigitalsignal (LDS) eingeführt wird zum Erzeugen des repräsentativen Digitalsignals (RDS).
10. Einrichtung nach Anspruch 8, dadurch gekennzeichnet, daß sowohl der erste als auch der zweite Komparator einen Subtrahierer (50;60) zum Erzeugen eines Differenzsignals und Tormittel (56;66) aufweisen, welche abhängig vom Vorzeichen des Differenzsignals das positive Differenzdigitalsignal bzw. das negative Differenzdigitalsignal hervorbringen.
11. Einrichtung nach Anspruch 7, dadurch gekennzeichnet, daß die gespeicherten, summierten Digitalsignale (CS) als gefilterte Digitalsignale abgegeben werden.
12. Einrichtung nach Anspruch 7, gekennzeichnet durch Mittel (80) zum Erzeugen eines Digitalsignals von bestimmtem Wert·, Mittel (82,84) zum Vergleichen des repräsentativen Digitalsignals und des Digitalsignals von bestimmtem Wert und Mittel (86,88), die in Abhängigkeit von den Mitteln zum Vergleichen selektiv das erste oder das zweite Digitalschwellwertsignal als gefiltertes Digitalsignal (CS") hervorbringen.
13. Einrichtung nach Anspruch 12, dadurch gekennzeichnet, daß die Mittel zum selektiven Hervorbringen eine Multiplexeinrichtung (86) enthalten zum Erzeugen des gefilterten Digitalsignals an einem Ausgang, wobei der Multiplexer erste und zweite Eingänge hat, denen die ersten bzw. zweiten Schwellwertsignale zugeführt werden und mit einem Steuereingang versehen ist, mit dem die Mittel zum Vergleichen verbunden sind, um den Multiplexer zu veranlassen, das erste oder zweite

-5-

Schwellwertsignal als das gefilterte Digitalsignal auszuwählen.
14. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Quelle (40,42) Speichermittel zum Speichern des ersten (UR) und zweiten (LR) Bezugssignals und Mittel (42) zum Zuführen dieser Bezugssignale zu den Speichermitteln enthalt.