FR2533785A1 - Circuit adaptatif de creusement de signaux numeriques - Google Patents
Circuit adaptatif de creusement de signaux numeriques Download PDFInfo
- Publication number
- FR2533785A1 FR2533785A1 FR8315162A FR8315162A FR2533785A1 FR 2533785 A1 FR2533785 A1 FR 2533785A1 FR 8315162 A FR8315162 A FR 8315162A FR 8315162 A FR8315162 A FR 8315162A FR 2533785 A1 FR2533785 A1 FR 2533785A1
- Authority
- FR
- France
- Prior art keywords
- digital
- signals
- signal
- representative
- values
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B14/00—Transmission systems not characterised by the medium used for transmission
- H04B14/02—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation
- H04B14/04—Transmission systems not characterised by the medium used for transmission characterised by the use of pulse modulation using pulse code modulation
- H04B14/046—Systems or methods for reducing noise or bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Picture Signal Circuits (AREA)
- Studio Circuits (AREA)
- Dc Digital Transmission (AREA)
- Analogue/Digital Conversion (AREA)
- Error Detection And Correction (AREA)
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
L'INVENTION CONCERNE UN CIRCUIT DE CREUSEMENT DE SIGNAUX NUMERIQUES QUI COMPREND UNE SOURCE DE SIGNAUX NUMERIQUES D'ENTREE ET UN MOYEN DE COMPARAISON DEVELOPPANT DES SIGNAUX NUMERIQUES REPRESENTATIFS DU DEGRE AUQUEL LES SIGNAUX NUMERIQUES D'ENTREE S'ECARTENT D'UNE PLAGE DE VALEURS NUMERIQUES. SELON L'INVENTION, ON PREVOIT UNE SOURCE 40, 42 DE PREMIER UR ET SECOND LR SIGNAUX NUMERIQUES DE REFERENCE AYANT DES VALEURS QUI DETERMINENT LES LIMITES NON MODIFIEES DE LA PLAGE DE VALEURS NUMERIQUES; UN MOYEN DE MODIFICATION 44, 46 QUI REPOND AUX SIGNAUX REPRESENTATIFS POUR MODIFIER LES LIMITES DE LA PLAGE DE VALEURS NUMERIQUES; ET UN MOYEN 30, 32, 34 POUR DEVELOPPER DES SIGNAUX NUMERIQUES DE SORTIE EN REPONSE AUX SIGNAUX NUMERIQUES REPRESENTATIFS. L'INVENTION S'APPLIQUE NOTAMMENT A LA TELEVISION.
Description
La présente invention se rapporte à un dispositif
de traitement de signaux numériques et, plus particulière-
ment, à un dispositif de creusement de signaux numériques.
Les signaux électriques contiennent inévitable-
ment une partie souhaitée du signal de l'information et une partie non souhaitée de signal de bruit Le terme "rapport signal/bruit" (SNR) est couramment utilisé pour décrire les forces relatives des parties du signal de l'information et du signal de bruit La performance de l'équipement électronique s'améliore généralement tandis O que le rapport signal/bruit augmente Une technique employée pour diminuer les effets des signaux de bruit et ainsi
augmenter la valeur de SNR est un circuit de creusement.
Un circuit conventionnel de creusement retire les valeurs centrales d'un signal, c'est-à-dire qu'il produit un signal de sortie uniquement quand le signal d'entrée est en dehors d'une plage définie de valeurs La plage de -valeurs pour laquelle il n'y a pas de signal de sortie contient une valeur de signal nul ou sur ligne de base et elle est usuellement symétrique par rapport à la valeur du signal sur ligne de base Par ailleurs, dans des moyens conventionnels de creusement, la plage définie
des valeurs est fixe.
Par suite, un circuit conventionnel de creusement est efficace pour retirer les signaux de bruit à un bas niveau uniquement lorsqu'il n'y a pas de signaux sensibles de l'information En d'autres termes, les signaux de bruit autour du niveau de la ligne de base sont retirés mais les signaux de bruit superposés sur les signaux de l'information
passent en même temps que les signaux de l'information.
Par ailleurs, la plage définie de creusement d'un circuit conventionnel de creusement n'est pas facile à changer et ne peut donc s'adapter à des niveaux variables
de signaux de bruit.
Ces limites sont surmontées par l'appareil adaptatif de creusement de signaux numériques de la présente invention qui comprend des dispositifs de comparaison pour développer des signaux numériques représentatifs de l'écart des signaux numériques d'entrée par rapport à une plage de valeurs déterminée par des premier et second signaux numériques Un appareil est prévu pour modifier la plage des valeurs selon les signaux numériques représentatifs. Selon les principes de la présente invention,
un appareil de creusement de signaux numériques est décrit.
Deux signaux numériques de référence sont fournis par leur source,àun moyen de comparaison Le moyen de comparaison compare ces signaux de référence au signal numérique reçu de sa source Le moyen de comparaison développe des signaux numériques représentatifs du degré de différence entre les signaux numériques reçus et la plage des valeurs numériques déterminée par les signaux numériques de référence Les limites de la plage des valeurs numériques sont modifiées en réponse aux signaux numériques représentatifs par un moyen de modification Des moyens sont également prévus pour développer le signal numérique creusé de sortie à
partir du signal numérique représentatif.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant plusieurs modes de réalisation de l'invention et dans lesquels: la figure 1 est un schéma d'un appareil comprenant un mode de réalisation de la présente invention; les figures 2 a et 2 b illustrent des exemples de formes d'onde de signaux utiles à la compréhension de l'appareil de la figure 1; et les figures 3 et 4 sont des vues schématiques
de modifications de l'appareil de la figure 1.
Des signaux numériques d'entrée de donnée comprenant une séquence de mots numériques à bits en parallèle sont appliqués à un appareil adaptatif de
creusement de signaux numériques 10 à l'entrée 12.
L'appareil de creusement 10 applique des signaux creusés de sortie de donnée CS comprenant un courant semblable
de mots numériques en parallèle à sa sortie-14.
Sur les figures, les larges flèches indiquent les trajets des signaux numériques à bits en parallèle, par exemple, des mots numériques à huit bits représentant des valeurs de l'information de luminance et de chrominance dans un système de traitement de signaux numériques de télévision Les flèches utilisant des lignes simples indiquent les trajets portant soit un seul bit numérique, un mot numérique à bits en série ou un signal continu, par exemple, des signaux de commande ou des signaux d'horloge. Un comparateur numérique supérieur à huit bits 20 reçoit, à ses entrées, les signaux numériques de l'entrée 12 et un signal numérique de seuil supérieur UTS Le signal de seuil UTS détermine la limite supérieure d'une plage de valeurs numériques à creuser Le comparateur supérieur 20 en développe un signal supérieur numérique de différence à huit bits UDS dont la valeur représente la différence entre
le signal numérique d'entrée et le signal de seuil UTS -
lorsque le signal numérique d'entrée dépasse UTS, c'est-
à-dire lorsque la valeur du signal numérique d'entrée est supérieure à UTS et en dehors de la plage des valeurs de creusement Autrement, le signal de différence UDS a
une valeur nulle.
Un comparateur numérique inférieur à huit bits 22 reçoit, à ses entrées, les signaux numériques de l'entrée 1-2 et un signal numérique de seuil inférieur LTS qui détermine
la limite inférieure de la plage des valeurs à creuser.
Le comparateur inférieur 22 en développe un signal de différence numérique inférieur à huit bits LDS dont la valeur est représentative de la différence entre le signal numérique d'entrée et le signal de seuil LTS quand le signal numérique d'entrée dépasse LTS dans le sens opposé à celui employé par le comparateur 20,'c'est-à-dire quand la valeur du signal numérique d'entrée est plus faible
que LTS et en dehors de la plage des valeurs de creusement.
Autrement, le signal de différence LDS a une valeur nulle.
Les signaux de différence UDS et LDS sont combinés par l'additionneur à huit bits 24 pour développer un signal numérique à huit bits RDS, dont la valeur représente le degré auquel le signal numérique d'entrée s'écarte de la plage des valeurs à retirer par creusement
et le sens associé à cet écart Ainsi, le signal représen-
tatif RDS aura une valeur nulle quand la valeur du signal d'entrée sera dans la plage des valeurs ayant des limites déterminées par les signaux de seuil UTS et LTS De plus, RDS sera, par exemple, une différence de valeur positive lorsque la valeur du signal d'entrée sera supérieure au seuil UTS et sera une différence de valeur négative quand la valeur du signal d'entrée sera en dessous
de la valeur de seuil LTS.
Les signaux d'horloge CLK de la source 34 sont développés en synchronisme avec la fréquence à laquelle sont reçus les mots numériques du signal numérique d'entrée Dans un système de télévision numérique, la
source d'horloge 34 est la source d'horloge d'échantil-
lonnage qui force un convertisseur analogique-numérique à convertir les signaux vidéo analogiques reçus en une séquence de mots numériques à une fréquence de trois ou
quatre fois la fréquence de sous-oorteuse couleur.
L'additionneur à huit bits 30 combine les signaux numériques représentatifs RDS et le mot numérique stocké dans la
mémoire tampon à huit bits 32 reçus à ses entrées respec-
tives pour développer leur somme qui est appliquée à l'entrée du registre tampon à huit bits 32 En réponse au signal d'horloge CLK de la source 34, le signal additionné est stocké dans le tampon 32 en remplaçant son contenu précédent Ainsi, pour chaque mot numérique du signal d'entrée, le contenu du tampon 32 est remis au point pour réfléchir le résultat des comparaisons accomplies par les
comparateurs numériques 20 et 22.
Le contenu stocké du tampon 32 est appliqué sous forme de signaux numériques creusés de sortie CS à la sortie 14 du moyen de creusement 10 Le contenu stocké du tampon 32 est de plus employé pour développer les signaux
de seuil UTS et LTS indiqués ci-dessus.
La source 40 de signaux de référence de seuil- développe un signal de référence supérieur UR et un signal de référence inférieure LR en réponse à des signaux de commande appliqués par la commande de référence 42 La commande 42 peut être un dispositif à entrée manuelle comme des commutateurs à roue entraînée par le pouce pour établir les valeurs limites de la plage de creusement Alternativement, la commande 42 peut comprendre un appareil pour déterminer la plage de creusement en réponse à des indications du niveau du signal de bruit présent sur les signaux de télévision reçus Des indications appropriées pourraient être développées, par exemple, du niveau de réglage automatique du gain à haute fréquence dans le système d'accord du téléviseur, de la valeur moyenne du signal creusé CS ou des excursions crête à crête du
signal creusé CS.
La source de référence 40 comprend deux registres à mémoire qui stockent les mots numériques appliqués sous
forme de signaux de référence UR et LR, respectivement.
Les valeurs de UR et LR sont introduites dans les registres par la commande de référence 42 Chacun de UR et LR peut atteindre huit bits de longueur mais leur longueur est usuellement plus faible dans un système de traitement de signaux numériques de télévision à huit bits Les signaux de référence UR et LR établissent les limites supérieure et inférieure d'une plage de creusement par rapport à une valeur du signal sur ligne de base (comme zéro)0 Le signal de référence supérieur UR est combiné à la valeur numérique stockée dans le tampon 32 par l'additionneur à huit bits 44 pour produire le signal de seuil supérieur UTS Le signal de référence inférieure LR est combiné à la valeur numérique stockée dans le tampon 32 par l'additionneur à huit bits 46 pour produire le signal de seuil inférieur LTS Lorsque la valeur du signal sur ligne de base est zéro, UR est une valeur numérique positive et LR est une valeur numérique négative La différence entre les signaux de référence UR et LR établit la grandeur de la plage de creusement. Comme on ajoute UR et LR au contenu du tampon 32 qui réfléchit la grandeur du signal creusé, les signaux de seuil UTS et LTS réfléchissent la grandeur de la plage de creusement établie par UR et LR mais par rapport à une valeur sur ligne de base qui est modifiée par la grandeur du signal creusé Par suite, l'opération de creusement accomplie par les comparateurs numériques 20 et 22, les additionneurs 24 et 30 et le tampon 32 supprime les variations du signal numérique d'entrée qui sont d'une plus faible grandeur que la plage de creusement (UTS-LTS) sur toute la plage des valeurs du signal numérique d'entrée, et non pas simplement autour d'une valeur de ligne de base fixe L'appareil de creusement 10 est par conséquent adaptatif par le fait qu'il modifie la ligne de base de la plage de creusement selon les valeurs des signaux
numériques reçus.
L'opération de creusement décrite ci-dessus est illustrée par le tableau I ci-dessous qui donne la liste des valeurs des divers signaux numériques produits en réponse à un exemple d'une série de mots de signaux numériques reçus Sur le tableau, les mots binaires sont représentés par leur équivalent décimal, c'est-à-dire " 0110 " est indiqué par " 16 "' Dans l'exemple du tableau I, les valeurs de référence de creusement sont UR = + 2 et LR = -1 Les divers signaux numériques sont identifiés par des combinaisons de lettres correspondant aux désignations données sur la figure 1; par exemple, CS indique le contenu du tampon 32 pendant un cycle donné de l'horloge De plus, on utilise CS' pour indiquer la valeur remise au point de CS que l'on obtient à la fin d'un cycle donné d'horloge et continuant dans le cycle
suivant d'horloge.
TABLEAU I
Signaux Signal
numné d'en-
riques: trée CS UR LR UTS LTS UDS LDS RDS CS' Cycles
d'hor-
loge
3
y
8
il
13
16-
18
23
O O 2 -1 2 -1
2 O 2 -1 2 -1
-1 0 2 -
2 O 2 -
o o 2 -
3 O 2 -
o i 2 -
4 I 2 -
I 2 2 -
12 2 2 -
9 10 2 -
12 10 2 -
9 10 2 -
-8 10 2 -
-il -7 2 -
-8 -10 2 -
-il -10 2 -
12 -10 2 -
9 10 2 -
4 10 2 -
-4 5 2 -
4 -'3 2 -
-4 2 2 -
o -3 2 -
o -2 2 -
o o -o o o o o o
2 -1 O' O O O
2 -1 O O O O
2 -1 O O O
2 -1 I O I I
3 Q O '' O I
3 O I O I 2
4 I 0 O O 2
4 I 8 O 8 10
12 9 O O O 10
12 9 O -O O 10
12 9 O O O 10
12 9 O -17 -17 -7
-5 8 0 -3 -3 -10
-8 -il O O O O -10 -8 -il O O O -10 -il-1 20 O 20 10
12 9 O O O 10
12 9 O -5 -5 5
7 4 O -8 -8 -3
-1 -4 5 O 5 2
4 I O -5 -5 -3
-1 -4 1 O 1 -2
O 1 -3 O O O -2
La figure 2 a, o l'axe des abscisses représente les cycles d'horloge et l'axe des ordonnées les signaux numériques reçus, illustre les signaux numériques reçus 100 correspondant aux valeurs du tableau I Les signaux reçus ou d'entrée 100 comprennent les signaux souhaités 102 (illustrés en tracé fantôme) sur lesquels sont superposés les signaux de bruit (qui ne sont pas séparément représentés) alternant entre des valeurs de + 2 et -1 Les signaux numériques creusés correspondants de sortie CS produits à la sortie du tampon 32 sont illustrés par les signaux creusés 104 de la figure 2 b o le cycle d'horloge est indiqué sur l'axe des abscisses et les signaux numériques creusés sur
l'axe des ordonnées.
Un autre mode de réalisation de l'appareil de comparaison 20, 22, 24 de la figure 1 est illustré par la modification de la figure 3 Le signal de seuil supérieur UTS a été soustrait des signaux numériques à huit bits reçus à l'entrée 12 du moyen de creusement 10 par le soustracteur 50 Le signal de différence à huit bits 54 est appliqué en parallèle aux premières entrées de portes respectives parmi huit portes ET 56 et le bit de signe 52 est inversé et appliqué aux secondes entrées de toutes les huit portes ET 56 Si les signaux numériques reçus ont une plus grande valeur que la valeur du signal de seuil supérieur, la différence est positive (bit de signe = " O ", bit de signe inversé = " 1 "), et les huit portes ET 56 laissent passer le signal de différence UDS à huit porte OU 24 ' Autrement, un signal d'une valeur de
" O " passe.
De même, le soustracteur 60 soustrait le signal de seuil LTS du signal reçu et applique le signal de différence 64 en parallèle aux premières *entrées de huit portes ET 66 Le bit de signe 62 est appliqué aux secondes entrées des huit portes ET 66 Si les signaux numériques reçus ont une valeur plus faible que la valeur du signal de seuil inférieur, la différence est négative (bit de signe = " 1 "), et les huit portes ET 66 laissent passer les signaux de différence LDS vers les huit portes OU 24 ' Autrement, un signal ayant une valeur de
1101 " passe.
Comme un seul des signaux de différence UDS
et LDS peut être produit par une comparaison, l'addition-
neur 24 peut être retiré et remplacé par huit portes OU 24 ' que l'on peut voir sur la figure 3 Chaque porte OU reçoit de façon correspondante des bits pondérés de UDS et LDS à ses entrées respectives et reproduit les bits de toute différence présente pour développer les bits du signal représentatif de différence RDS aux sorties des huit portes OU 24 ' Le signal d'une valeur " 10 "? à l'une ou aux
deux entrées de la porte OU 24 ' n'affecte pas sa sortie.
La figure 4 montre une modification à l'appareil de creusement 10 qui fonctionne pour développer des signaux creusés ayant des grandeurs accrues afin de tendre à agir contre la réduction introduite par le processus de soustraction lors de la comparaison comme on l'a décrit ci- dessus Les signaux de différence supérieur et inférieur UDS et LDS sont comparés au niveau du signal sur ligne de base (zéro) développé par la source de référence zéro 80 Dans des cycles d'horloge o le signal de différence UDS est développé, un comparateur numérique 82 applique un niveau logique vrai à l'entrée J de la bascule ou flip-flop 88 qui positionne sa sortie Q en réponse au signal d'horloge CLK de la source 34 Un multiplexeur (MUX) 86 répond à la sortie Q à l'état positionné en faisant passer le signal de seuil supérieur UTS à sa sortie pour y développer un signal numérique de sortie creusé et restauré CS" pour des
cycles subséquents d'horloge.
De même, quand le signal de différence LDS est développé, le comparateur numérique 84 applique un niveau logique vrai à l' entrée K de la bascule ou flip-flop 88 qui remet sa sortie Q à son état initial (et positionne sa sortie 3) en réponse au signal d'horloge CLK, MUX 86 répond à la sortie Q à un état remis à l'état initial en appliquant le signal de seuil inférieur LTS à sa sortie pour développer un signal creusé et restauré CS" pour les cycles subséquents d'horloge. De cette façon, le signal creusé et restauré
CS" comprend l'un de UTS et LTS choisi par le MUX 86 -
selon le sens dans lequel le signal numérique reçu s'est en dernier écarté de la plage alors présente de valeurs de creusement,, la sortie du tampon 32 n'est pas utilisée comme signal de sortie dans cette modification Il faut noter de nouveau que les additionneurs 44 et 46 ajoutent les signaux de référence de creusement UR et LR au contenu stocké dans le tampon 32 pour développer des signaux de seuil UTS et LTS, respectivement Par suite, le signal creusé et restauré CS" développé par le mode de réalisation de la figure 4 est accru par les valeurs de UR et LR par rapport au signal creusé développé à la borne 14 par le
mode de réalisation de la figure 1.
Par exemple, en réponse aux signaux d'entrée 100
montrés sur la figure 2 a, le moyen de creusement 10 compre-
nant la modification de la figure 4 développe des signaux creusés et restaurés 106 (montrés en tracé fantôme) sur
la figure 2 b Le tableau I est marqué de façon corres-
pondante en soulignant pour identifier les échantillons des signaux de seuil UTS et LTS choisis par le MUX 86
pour développer les signaux creusés et restaurés 106.
Des modifications des modes de réalisation ci-dessus décrits sont envisagéesdans le cadre de la présente invention Par exemple, lorsque la plage de creusement est centrée symétriquement autour de la valeur du signal sur ligne de base, les signaux de référence UR et LR ont des valeurs égales donc tous deux peuvent être
développés par un registre à mémoire dans la source 40.
Dans ce cas, l'additionneur 46 peut recevoir un bit de signe négatif établi en permanence ou un soustracteur peut remplacer l'additionneur 46 pour soustraire le il
signal LR du signal CS.
Il est satisfaisant dans un appareil à huit bits ( 256 niveaux) d'avoir un niveau de la ligne de base proche de la valeur de la plage-moyenne Par exemple, la valeur sur ligne de base peut être 127 et les limites supérieure et inférieure de la plage de
creusement peuvent être de 129 et 125, respectivement.
On peut noter que le traitement de signaux décrit ici peut être accompli en utilisant une quantification autre
qu'à huit bits.
Claims (10)
1. Circuit de creusement de signaux numériques du type comprenant une source de signaux numériques d'entrée; et un moyen de comparaison pour développer des signaux numériques représentatifs du degré auquel les signaux numériques d'entrée s'écartent d'une plage dé valeurs numériques; caractérisé par une source ( 40, 42) de premier (UR) et second (LR) signaux numériques de référence ayant des valeurs qui déterminent les limites non modifiées de ladite plage de valeurs numériques; un moyen de modification ( 44, 46) répondant auxdits signaux numériques représentatifs pour modifier les limites de ladite plage de valeurs numériques; et un moyen ( 30, 32, 34) pour développer des signaux numériques de sortie en réponse auxdits signaux
numériques représentatifs.
2. Circuit selon la revendication 1, caractérisé en ce que le moyen de modification ( 44, 46) précité comprend un moyen de combinaison ( 44, 46) pour combiner lesdits signaux numériques représentatifs (RDS) et chacun desdits premier (UR) et second (LR) signaux numériques de référence pour déterminer les limites
modifiées (UTS, LTS) de ladite plage de valeurs numériques.
3. Circuit selon la revendication 1,-
caractérisé en ce que le moyen précité pour développer comprend: un moyen de stockage ( 32) pour stocker des signaux numériques; un moyen ( 30) pour additionner lesdits signaux numériques représentatifs (RDS) et les signaux numériques stockés dans ledit moyen de stockage; et un moyen ( 34) pour stocker lesdits signaux
numériques additionnés dans ledit moyen de stockage.
4. Circuit selon la revendication 3, caractérisé en ce que le moyen précité pour développer applique les signaux numériques additionnés précités stockés dans le moyen précité de stockage sous forme de signaux numériques de sortie (CS). 5. Circuit-selon la revendication 1, caractérisé en ce que le moyen précité de comparaison comprend des premier ( 20) et second ( 22) comparateurs pour comparer les signaux numériques reçus aux valeurs représentant les limites supérieure (UTS) et inférieure (LTS) modifiées de la plage de valeurs numériques; ledit premier comparateur développant lesdits signaux numériques représentatifs lorsque les signaux numériques d'entrée sont plus grands que la valeur limite supérieure modifiée; et ledit second comparateur développant les signaux numériques représentatifs quand les signaux numériques reçus sont inférieurs à ladite valeur limite
inférieure modifiée.
6. Circuit selon la revendication 5, caractérisé en ce que le moyen précité pour développer comprend un moyen sélecteur de signaux ( 82, 84, 86, 88) répondant auxdits signaux représentatifs (UDS, LDS) développés par ledit premier comparateur ( 20) pour appliquer lesdites valeurs limites supérieures modifiées (UTS) en tant que signaux numériques de sortie (CS"u) et répondant auxdits signaux numériques représentatifs développés par ledit second comparateur ( 22) pour appliquer ladite valeur limite inférieure modifiée (LTS) comme
signaux numériques de sortie.
7. Circuit selon la revendication 19 caractérisé en ce que: le moyen précité pour développer ( 30, 32, 34) comprend un moyen de stockage ( 32) pour stocker les signaux numériques; le moyen précité de modification ( 44, 46) comprend un moyen ( 44, 46) pour combiner les signaux numériques stockés dans ledit moyen de stockage et les premier (UR) et second (LR) signaux numériques de référence pour produire des premier (UTS) et second (LTS) signaux numériques de seuil, respectivement; le moyen de comparaison ( 20,-22, 24) précité reçoit les signaux numériques d'entrée et les premier et second signaux numériques de seuil qui lui sont appliqués, les signaux numériques représentatifs (RDS) représentant les valeurs et les sens par lesquels les signaux numériques d'entrée s'écartent d'une plage de valeurs entre les première et seconde valeurs numériques de seuil; et le moyen précité pour développer comprend de plus un moyen ( 30) pour additionner les signaux numériques représentatifs et les signaux numériques stockés, et un moyen pour stocker les signaux numériques additionnés (CS)
dans le moyen de stockage.
8. Circuit selon la revendication 7, caractérisé en ce que le moyen de comparaison comprend un premier moyen comparateur ( 20) pour produire un signal numérique de différence positive (u DS) quand la valeur du signal numérique d'entrée est supérieure à celle du premier signal de seuil numérique (UTS); un second moyen comparateur ( 22) pour produire un signal numérique de différence négative (LDS) quand la valeur du signal d'entrée est plus faible que celle
du second signal de seuil numérique (LTS).
9. Circuit selon la revendication 8, caractérisé en ce que le moyen de comparaison comprend de plus un additionneur ( 24) auquel sont appliqués les signaux numériques de différence positive (UDS) et de différence négative (LDS) pour produire le signal
numérique représentatif (RDS).
10. Circuit selon la revendication 8, caractérisé en ce que chacun des premier et second moyens comparateurs comprend un soustracteur ( 50; 60) pour produire un signal de différence et un moyen formant porte ( 56; 66) répondant au signe dudit signal de différence pour produire respectivement les signaux numériques de différence positive et de différence négative. -5 11 Circuit selon la revendication 7, caractérisé en ce que les signaux numériques stockés additionnés (CS) sont appliqués sous forme de signaux
numériques creusés.
12. Circuit selon la revendication 7, caractérisé par: un moyen ( 80) pour produire un signal numérique ayant une valeur prédéterminée; un moyen ( 82, 84) pour comparer ledit signal numérique représentatif et ledit signal numérique de valeur prédéterminée; un moyen ( 86, 88) répondant audit moyen pour comparer pour produire sélectivement l'un desdits premier et second signaux de seuil numériques comme signaux
numériques creusés (Cs").
13 Circuit selon la revendication 12, caractérisé en ce que le moyen précité pour produire sélectivement comprend un moyen multiplexeur ( 86) pour développer le signal numérique creusé à une sortie, ayant
des première et seconde entrées o sont appliqués respec-
tivement les premier et second signaux de seuil, et ayant une borne de commande à laquelle est couplé le moyen pour comparer afin de forcer le moyen multiplexeur à choisir l'un des premier et second signaux de seuil en tant que
signal numérique creusé.
14 Circuit selon la revendication 1, caractérisé en ce que la source ( 40, 42) précitée comprend un moyen formant mémoire pour stocker les premier (UR) et second (LR) signaux de référence, et un moyen ( 42) pour appliquer lesdits premier et second signaux de référence
audit moyen formant mémoire.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/422,667 US4538236A (en) | 1982-09-24 | 1982-09-24 | Adaptive digital signal coring circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2533785A1 true FR2533785A1 (fr) | 1984-03-30 |
| FR2533785B1 FR2533785B1 (fr) | 1986-05-23 |
Family
ID=23675863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8315162A Expired FR2533785B1 (fr) | 1982-09-24 | 1983-09-23 | Circuit adaptatif de creusement de signaux numeriques |
Country Status (12)
| Country | Link |
|---|---|
| US (1) | US4538236A (fr) |
| JP (1) | JPS5981954A (fr) |
| KR (1) | KR920004920B1 (fr) |
| AT (1) | AT404417B (fr) |
| AU (1) | AU567689B2 (fr) |
| CA (1) | CA1219645A (fr) |
| DE (1) | DE3334541A1 (fr) |
| ES (1) | ES525659A0 (fr) |
| FR (1) | FR2533785B1 (fr) |
| GB (1) | GB2128441B (fr) |
| IT (1) | IT1171089B (fr) |
| MY (1) | MY8600722A (fr) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4538178A (en) * | 1983-06-24 | 1985-08-27 | Rca Corporation | Digital signal peaking apparatus with controllable peaking level |
| US4635217A (en) * | 1984-10-09 | 1987-01-06 | Gte Government Systems Corporation | Noise threshold estimator for multichannel signal processing |
| US4646254A (en) * | 1984-10-09 | 1987-02-24 | Gte Government Systems Corporation | Noise threshold estimating method for multichannel signal processing |
| US4899221A (en) * | 1986-12-15 | 1990-02-06 | North American Philips Consumer Electronics Corp. | Television signal processing apparatus including rise time normalization and noise reduction |
| US4855943A (en) * | 1987-07-24 | 1989-08-08 | Eastman Kodak Company | Method and apparatus for deaveraging a stream of averaged data |
| US5119195A (en) * | 1991-01-31 | 1992-06-02 | Thomson Consumer Electronics, Inc. | Video noise reduction system employing plural frequency bands |
| DE4239396C1 (de) * | 1992-11-24 | 1994-02-24 | Itt Ind Gmbh Deutsche | Verfahren zur Erzeugung eines modifizierten Videosignals |
| TW297202B (fr) * | 1993-10-13 | 1997-02-01 | Rca Thomson Licensing Corp | |
| US5949597A (en) * | 1996-04-24 | 1999-09-07 | Tandberg Data Storage A/S | Method and apparatus for data pulse qualification wherein the amplitude of a preceding pulse of opposite polarity is tracked |
| DE10011060B4 (de) * | 2000-03-07 | 2008-02-28 | Bts Holding International B.V. | Rauschreduzierer |
| KR101315413B1 (ko) * | 2007-08-27 | 2013-10-07 | 삼성전자주식회사 | 신호처리장치 및 그 제어방법 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716726A (en) * | 1971-07-13 | 1973-02-13 | Bell Telephone Labor Inc | Center clipper |
| US4118785A (en) * | 1973-10-08 | 1978-10-03 | Nippon Telegraph And Telephone Public Corporation | Method and apparatus for digital attenuation by pattern shifting |
| JPS5534613B2 (fr) * | 1973-10-08 | 1980-09-08 | ||
| JPS50102218A (fr) * | 1974-01-09 | 1975-08-13 | ||
| US4240106A (en) * | 1976-10-14 | 1980-12-16 | Micro Consultants, Limited | Video noise reduction |
| US4064530A (en) * | 1976-11-10 | 1977-12-20 | Cbs Inc. | Noise reduction system for color television |
| US4305091B2 (en) * | 1977-01-31 | 1998-02-10 | J Carl Cooper | Electronics noise reducing apparatus and method |
| JPS6016582B2 (ja) * | 1977-03-04 | 1985-04-26 | 日本電気株式会社 | デイジタル周波数分析装置 |
| US4167749A (en) * | 1977-05-26 | 1979-09-11 | Rca Corporation | Noise reduction apparatus |
| US4250458A (en) * | 1979-05-31 | 1981-02-10 | Digital Communications Corporation | Baseband DC offset detector and control circuit for DC coupled digital demodulator |
| NL184298C (nl) * | 1979-07-19 | 1989-06-01 | Philips Nv | Inrichting voor verschilbeeldbepaling. |
| DE3034756C2 (de) * | 1979-09-18 | 1986-09-04 | Victor Company Of Japan, Ltd., Yokohama, Kanagawa | Audiosignalverarbeitungseinrichtung |
| US4303943A (en) * | 1980-03-24 | 1981-12-01 | Magnavox Government & Industrial Electronics | Adaptive enhancement of signal-to-noise ratio in television imagery |
| US4422094A (en) * | 1981-11-06 | 1983-12-20 | Rca Corporation | Digital signal processor with symmetrical transfer characteristic |
| US4350995A (en) * | 1981-04-20 | 1982-09-21 | Rca Corporation | Self-limiting video signal peaking circuit |
| US4399460A (en) * | 1981-10-09 | 1983-08-16 | Rca Corporation | Video signal peaking control system with provision for automatic and manual control |
| US4441121A (en) * | 1982-03-31 | 1984-04-03 | Rca Corporation | Adjustable coring circuit |
| US4437124A (en) * | 1982-04-30 | 1984-03-13 | Rca Corporation | Dynamic coring circuit |
| US4437123A (en) * | 1982-04-30 | 1984-03-13 | Rca Corporation | Dynamically controlled horizontal peaking system |
-
1982
- 1982-09-24 US US06/422,667 patent/US4538236A/en not_active Expired - Lifetime
-
1983
- 1983-09-13 CA CA000436565A patent/CA1219645A/fr not_active Expired
- 1983-09-16 ES ES525659A patent/ES525659A0/es active Granted
- 1983-09-16 AU AU19197/83A patent/AU567689B2/en not_active Expired
- 1983-09-21 IT IT22947/83A patent/IT1171089B/it active
- 1983-09-21 JP JP58176141A patent/JPS5981954A/ja active Granted
- 1983-09-21 GB GB08325248A patent/GB2128441B/en not_active Expired
- 1983-09-22 KR KR1019830004440A patent/KR920004920B1/ko not_active IP Right Cessation
- 1983-09-22 AT AT0338183A patent/AT404417B/de not_active IP Right Cessation
- 1983-09-23 FR FR8315162A patent/FR2533785B1/fr not_active Expired
- 1983-09-23 DE DE19833334541 patent/DE3334541A1/de active Granted
-
1986
- 1986-12-30 MY MY722/86A patent/MY8600722A/xx unknown
Non-Patent Citations (1)
| Title |
|---|
| SMPTE JOURNAL, vol. 87, no. 3, Mars 1978; J.P. ROSSI "Digital Techniques for Reducing Television Noise", pages 134-140 * |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5981954A (ja) | 1984-05-11 |
| GB8325248D0 (en) | 1983-10-26 |
| ES8406014A1 (es) | 1984-06-16 |
| IT8322947A0 (it) | 1983-09-21 |
| KR920004920B1 (ko) | 1992-06-22 |
| ATA338183A (de) | 1998-03-15 |
| IT1171089B (it) | 1987-06-10 |
| DE3334541C2 (fr) | 1993-03-18 |
| GB2128441A (en) | 1984-04-26 |
| AU1919783A (en) | 1984-03-29 |
| ES525659A0 (es) | 1984-06-16 |
| MY8600722A (en) | 1986-12-31 |
| FR2533785B1 (fr) | 1986-05-23 |
| JPH0422059B2 (fr) | 1992-04-15 |
| GB2128441B (en) | 1986-01-08 |
| IT8322947A1 (it) | 1985-03-21 |
| CA1219645A (fr) | 1987-03-24 |
| KR840006104A (ko) | 1984-11-21 |
| AU567689B2 (en) | 1987-12-03 |
| DE3334541A1 (de) | 1984-03-29 |
| AT404417B (de) | 1998-11-25 |
| US4538236A (en) | 1985-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7613264B2 (en) | Flexible sampling-rate encoder | |
| EP1080431B1 (fr) | Systeme d'acquisition de donnees comprenant un circuit de conversion d'un signal d'entree analogique haute frequence en une pluralite de signaux numeriques | |
| FR2533785A1 (fr) | Circuit adaptatif de creusement de signaux numeriques | |
| EP0142439B1 (fr) | Procédé de compression d'une succession d'informations numériques, et dispositif mettant en oeuvre ce procédé | |
| FR2579395A1 (fr) | Appareil pour controler de maniere adaptive un filtre recursif de signaux video | |
| FR2490429A1 (fr) | Convertisseur numerique-analogique | |
| FR2585915A1 (fr) | Appareil de correction de depassements d'un signal numerique | |
| FR2524235A1 (fr) | Systeme de transformation spatiale comprenant un generateur de signal repere | |
| FR2557410A1 (fr) | Circuit de traitement de signaux | |
| FR2511214A1 (fr) | Dispositif pour accomplir une soustraction binaire d'un premier et d'un second nombre | |
| WO1984002822A1 (fr) | Procede de correction permanente de couleur applicable a la prise de vues video et systeme mettant en oeuvre ce procede | |
| EP0204593A1 (fr) | Procédé de réglage de l'échelle des gris dans la reproduction d'images numérisées, et système mettant en oeuvre ce procédé | |
| EP0410826B1 (fr) | Procédé itératif d'estimation de mouvement, entre une image de référence et une image courante, et dispositif pour la mise en oeuvre de ce procédé | |
| EP0834990B1 (fr) | Déphaseur numérique programmable et convertisseur analogique/numérique mettant en oeuvre un tel déphaseur | |
| FR2508265A1 (fr) | Circuit de desaccentuation video | |
| FR2563069A1 (fr) | Dispositif de traitement lineaire parcellaire de signaux video numeriques | |
| FR2739953A1 (fr) | Procede et appareil de transformation de donnees d'image | |
| FR2736741A1 (fr) | Procede de traitement d'une sequence source d'images numeriques bruitees | |
| BE1001792A6 (fr) | Systemes de correction et de production d'image. | |
| FR2501941A1 (fr) | Procede et dispositif d'accentuation des traits d'une image en noir et blanc reproduite a partir d'une transcription numerique | |
| FR2669755A1 (fr) | Dispositif de conversion de la resolution et de l'echelle de gris de donnees d'image d'un document. | |
| EP0092276B1 (fr) | Dispositif d'affichage à balayage récurrent entrelacé de type télévision et oscilloscope numérique comprenant un tel dispositif | |
| FR2595175A1 (fr) | Procede et dispositif pour determiner un " m-tile " souhaite d'un certain nombre d'echantillons numeriques | |
| EP1233402A1 (fr) | Système de traitement de motifs graphiques ayant des formats différents parmi extraction de pixels et acheminement des mêmes vers différents moyens de codage | |
| EP0826960B1 (fr) | Procédé de détection automatique de défauts dans des pièces mécaniques à géométrie complexe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TP | Transmission of property |