DE3329090C2 - - Google Patents

Description

Die Erfindung bezieht sich auf eine Vorrichtung zur Ermittlung eines elektrischen Blindleistungs- oder Blindenergieverbrauchs durch Multiplizieren zweier Größen der im Oberbegriff des Patentanspruchs 1 genannten Gattung.

Es ist bereits eine derartige Vorrichtung bekannt (DE-OS 31 21 448), die die Scheinarbeit, die Wirkarbeit und die Blindarbeit zu zählen vermag.

Ein Verzögerungsglied der vorbekannten Vorrichtung wird derart durch eine Steuerschaltung gesteuert, das bei Nulldurchgängen bzw. Maximalwerten der zu ermittelnden Ströme und Spannungen eine Auswertung stattfindet. Solche Nulldurchgänge und Maximalwerte sind jedoch leicht störbar und bergen sogar die Gefahr eines gelegentlichen Ausfalls der Vorrichtung in sich, wenn beispielsweise Störer das Vorhandensein echter Nulldurchgänge verhindern.

Der Erfindung liegt die Aufgabe zugrunde, die Vorrichtung der eingangs genannten Gattung dahingehend zu verbessern, daß sie sicherer arbeitet; so ist wünschenswert, daß ein Ausfall durch Störungen von Nulldurchgängen und Maximalwerten der ermittelten Ströme und Spannungen vermieden werden kann.

Die Erfindung ist im Patentanspruch 1 gekennzeichnet.

Weitere Ausbildungen und Verbesserungen der Erfindung sind in Unteransprüchen beansprucht und in der Figurenbeschreibung erläutert.

Bei der Erfindung erfolgt eine Integration von Produkten, das heißt dem Resultat von Multiplikationen, und sorgt der Regler dafür, daß der Einfluß von Störern des Wertes α immer wieder auf Null heruntergeregelt wird. Im eingeschwungenen Zustand wird daher auch immer die Bedingung α = 90° erfüllt. Ohne diesen Regler würde der Wert von α dem Einfluß der Störer folgen und unterschiedlich zu 90° sein können. Eine SOLL/IST- Wert-Differenz ist nämlich nur scheinbar nicht vorhanden, da der SOLL-Wert nicht sichtbar ist. Der Akkumulator erzeugt ein zu cos α proportionales Signal.

Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Dabei zeigt:

Fig. 1 ein Blockschaltbild einer Mark-Space-Amplituden-Modulator- Ausbildung gemäß der Erfindung;

Fig. 2 ein Blockschaltbild einer ersten Variante eines Reglers;

Fig. 3 ein Blockschaltbild eines Zeit/Spannungs- Wandlers;

Fig. 4 ein Schaltbild eines Satzes Exklusiv-Oder-Gatter;

Fig. 5 ein Blockschaltbild eines Akkumulators;

Fig. 6 ein Blockschaltbild einer zweiten Variante eines Reglers;

Fig. 7 ein Schaltbild eines Impulshöhen-Modulators und

Fig. 8 ein Blockschaltbild eines, mittels eines Schreib/Lese-Speichers aufgebauten Verzögerungsgliedes.

Die Vorrichtung gemäß der Erfindung, hier in Form einer Mark-Space-Amplituden-Modulator-Ausbildung gemäß der Fig. 1, enthält:

• - einen Mark-Space-Modulator 1 als Impulsbreiten-Modulator,
• - ein Verzögerungsglied 2,
• - einen ersten Puls-Amplituden-Modulator 3 als Impulshöhen-Modulator,
• - einen Regler 4,
• - einen ersten Signaleingang 5,
• - einen zweipoligen zweiten Signaleingang 6,
• - einen Signalausgang 7 und
• - ein Taktsignal 8.

Der Mark-Space-Modulator 1 besitzt zwei Anschlüsse, nachfolgend als Eingangs- und Ausgangs-Anschluß bezeichnet.

Je eine Verbindung besteht in der Fig. 1

• - zwischen dem ersten Signaleingang 5 der Vorrichtung und dem Eingangs-Anschluß des Mark-Space- Modulators 1,
• - zwischen dem Ausgangs-Anschluß des letzteren und dem Dateneingang 9 des Verzögerungsgliedes 2,
• - zwischen dem Ausgang des letzteren und einem Pulseingang 10 des ersten Puls-Amplituden-Modulators 3 sowie einem ersten Signaleingang 11 des Reglers 4,
• - zwischen dem Ausgang 12 des letzteren und einem Takteingang 13 des Verzögerungsgliedes 2,
• - zwischen dem zweipoligen zweiten Signaleingang 6 der Vorrichtung und einem zweipoligen Moduliereingang 14 des ersten Puls-Amplituden-Modulators 3,
• - zwischen dem Ausgang des letzteren und dem Signalausgang 7 der Vorrichtung,
• - zwischen dem Taktsignal 8 und einem Taktsignaleingang 15 des Reglers 4 und,
• - über eine Drahtbrücke 16, zwischen dem zweiten Signaleingang 17 des Reglers 4 und einem der beiden Anschlüsse des Mark-Space-Modulators 1.

Die Drahtbrücke 16 soll nur schematisch andeuten, daß der eine Signaleingang 17 des Reglers 4 wahlweise mit einem der beiden Anschlüsse des Mark-Space-Modulators 1 verbunden ist. Sie braucht in der Praxis nicht wirklich vorhanden zu sein, da die Wahl des Anschlusses vom Aufbau des Reglers 4 abhängt. Ist dieser Aufbau gegeben, so ist der Anschluß vorbestimmt und eine feste Verbindung, ohne Drahtbrücke16, kann zwischen diesem Anschluß und dem zweiten Signaleingang 17 des Reglers 4 erstellt werden.

Der in der Fig. 2 dargestellte Regler 4 enthält:

• - einen Zeit/Spannungs-Wandler 18,
• - einen Satz Exklusiv-Oder-Gatter 19,
• - einen Akkumulator 20 und
• - einen "Rate multiplier" als weiteren Multiplizierer 21.

Je eine Verbindung besteht in der Fig. 2

• - zwischen dem weiteren Signaleingang 11 des Reglers 4 und einem einpoligen Eingang 22 des Satzes Exklusiv-Oder-Gatter 19,
• - zwischen dem einen Signaleingang 17 des Reglers 4 und dem Signaleingang des Zeit/Spannungs-Wandlers 18,
• - zwischen dem Taktsignaleingang 15 des Reglers 4 und den Takteingängen 23 des Zeit/Spannungs-Wandlers 18, 24 des Akkumulators 20 und 25 des weiteren Multiplizierers 21,
• - zwischen dem Ausgang des letzteren und den Ausgang 12 des Reglers 4, und je eine Busverbindung
• - zwischen dem Ausgang des Zeit/Spannungs-Wandlers 18 und einem Bus-Eingang 26 des Satzes Exklusiv-Oder-Gatter 19,
• - zwischen dem Bus-Ausgang des letzteren und einem Bus-Eingang 27 des Akkumulators 20 und
• - zwischen dem Ausgang des Akkumulators 20 und dem "Parallel in"-Eingang des weiteren Multiplizierers 21.

Notfalls kann im Regler 4 zwischen dem ersten Signaleingang 11 und dem einpoligen Eingang 22 des Satzes Exklusiv-Oder-Gatter 19 ein weiteres, nicht dargestelltes Verzögerungsglied zwischengeschaltet werden zur Kompensation der zusätzlichen, im Zeit/Spannungs-Wandler 18 erzeugten Verzögerungszeiten.

Der in der Fig. 3 dargestellte Zeit/Spannungs-Wandler 18 enthält

• - einen Synchronisier D-Flip Flop 28,
• - einen Binärzähler 29 und
• - einen N-Bit Zwischenspeicher 30.

Je eine Verbindung besteht in der Fig. 3

• - zwischen dem Signaleingang des Zeit/Spannungs-Wandlers 18 und dem D-Eingang des Synchronisier D-Flip Flop 28 sowie dem "Up/Down"-Eingang 31 des Binärzählers 29,
• - zwischen dem Takteingang 23 des Zeit/Spannungs-Wandlers 18 und den Takteingängen 32 des Synchronisier D-Flip Flop 28 und 33 des Binärzählers 29,
• - zwischen dem Q-Ausgang des Synchronisier D-Flip-Flop 28 und dem "Reset"-Eingang R des Binärzählers 29 sowie dem Takteingang 34 des Zwischenspeichers 30, und je eine Busverbindung
• - zwischen dem Ausgang des Binärzählers 29 und dem Eingang des Zwischenspeichers 30 und
• - zwischen dem Ausgang des letzteren und dem Ausgang des Zeit/Spannungs-Wandlers 18.

Der in der Fig. 4 dargestellte Satz Exklusiv-Oder-Gatter 19 enthält N zweieingängige Exklusiv-Oder-Gatter 35. Der erste Eingang eines jeden Exklusiv-Oder-Gatters 35 ist mit dem einpoligen Eingang 22 des Satzes 19 verbunden. Die N zweite Eingänge der Exklusiv-Oder-Gatter 35 bilden zusammen einen N-Bit Bus-Eingang, der an dem Bus-Eingang 26 des Satzes 19 angeschlossen ist. Desgleichen bilden die N Ausgänge der Exklusiv- Oder-Gatter 35 einen N-Bit Bus-Ausgang, der mit dem N-Bit Bus-Ausgang des Satzes 19 verbunden ist.

Der in der Fig. 5 dargestellte Akkumulator 20 enthält:

• - einen Addierer 36 und
• - einen N-Bit Akkumulator-Speicher 37.

Je eine N-Bit Bus-Verbindung besteht in der Fig. 5

• - zwischen dem Bus-Eingang 27 des Akkumulators 20 und einem ersten N-Bit Bus-Eingang des Addierers 36,
• - zwischen dem Ausgang des Addierers 36 und dem Eingang des Akkumulator-Speichers 37,
• - zwischen dem Ausgang des letzteren und einem zweiten N-Bit Bus-Eingang des Addierers 36 sowie dem Ausgang des Akkumulators 20 und
• - eine einpolige Verbindung zwischen dem Takteingang 24 des Akkumulators 20 und dem Takteingang des Akkumulator-Speichers 37.

Der in der Fig. 6 dargestellte Regler 4 enthält

• - ein Filter 38,
• - einen zweiten Puls-Amplituden-Modulator 39,
• - einen Frequenzwandler 40,
• - einen Vor-/Rückwärts-Binärzähler 41,
• - ein Exklusiv-Oder-Gatter 42 und
• - einen "Rate multiplier" als weiteren Multiplizierer 21.

Je eine Verbindung besteht in der Fig. 6

• - zwischen dem weiteren Signaleingang 11 des Reglers 4 und einem ersten Eingang des Exklusiv-Oder-Gatters 42,
• - zwischen dem Ausgang des letzteren und einem Pulseingang 47 des zweiten Puls-Amplituden-Modulators 39,
• - zwischen dem einen Signaleingang 17 des Reglers 4 und dem Eingang des Filters 38,
• - zwischen einem zweipoligen Ausgang des letzteren und einem zweipoligen Moduliereingang 46 des zweiten Puls-Amplituden- Modulators 39,
• - zwischen dem Ausgang des letzteren und dem Eingang des Frequenzwandlers 40,
• - zwischen einem Polaritätssignalausgang P′ des Frequenzwandlers 40 und einem zweiten Eingang des Exklusiv-Oder- Gatters 42,
• - zwischen einem Richtungssignalausgang E des Frequenzwandlers 40 und einem "Up/Down"-Eingang 43 des Vor-/Rückwärts- Binärzählers 41,
• - zwischen einem Meßsignalausgang F des Frequenzwandlers 40 und einem Takteingang 44 des Vor-/Rückwärts-Binärzählers 41,
• - zwischen dem Taktsignaleingang 15 des Reglers 4 und den Takteingängen des Vor-/Rückwärts-Binärzählers 41 und des weiteren Multiplizierers 21,
• - zwischen dem Ausgang des letzteren und dem Ausgang 12 des Reglers 4, und
• - eine Busverbindung zwischen dem "Parallel-out"-Ausgang des Vor-/Rückwärts-Binärzählers 41 und dem "Parallel in"-Eingang des weiteren Multiplizierers "Rate multiplier" 21.

Der in der Fig. 7 dargestellte und als Puls-Amplituden-Modulator ausgebildete Impulshöhen-Modulator 3 bzw. 39 enthält einen doppelpoligen Umschalter 48.

Eine Verbindung besteht in der Fig. 7 zwischen dem Pulseingang 10 bzw. 47 des Puls-Amplituden-Modulators 3 bzw. 39 und einem Steuereingang des Umschalters 48.

Ein erster Umschaltkontakt 48 a des Umschalters 48 schaltet einen ersten Pol des zweipoligen Moduliereinganges 14 bzw. 46 entweder auf den einpoligen Ausgang des Puls-Amplituden-Modulators 3 bzw. 39 oder auf Masse, während sein zweiter Umschaltkontakt 48 b umgekehrt einen zweiten Pol des Moduliereinganges 14 bzw. 46 entweder auf Masse oder auf den einpoligen Ausgang des Puls-Amplituden-Modulators 3 bzw. 39 schaltet.

Das in der Fig. 8 dargestellte Verzögerungsglied 2 enthält

• - einen einpoligen Umschalter 49,
• - einen Schreib/Lese-Speicher 50,
• - einen binären Adressezähler 51 und
• - ein Umschalt D-Flip Flop 52.

Je eine Verbindung besteht in der Fig. 8

• - zwischen dem Takteingang 13 des Verzögerungsgliedes 2 und dem Takteingang des binären Adressezählers 51 sowie dem Steuereingang des einpoligen Umschalters 49 und dem "Read/Write"-Eingang 53 des Schreib/Lese-Speichers 50,
• - von dem Daten-Anschluß 54 des Schreib/Lese-Speichers 50 einerseits über den Öffnungskontakt des Umschalters 49 zu dem Dateneingang 9 des Verzögerungsgliedes 2, und andererseits über den Schließkontakt des Umschalters 49 zu dem Ausgang des Verzögerungsgliedes 2, und
• - eine Busverbindung zwischen dem "Parallel out"-Ausgang des Adressezählers 51 und dem Adresse-Eingang des Schreib/ Lese-Speichers 50.

Funktionsbeschreibung

Die Anwendung und der Aufbau von Mark-Space-Amplituden-Modulatoren als Vorrichtung zum Multiplizieren zweier Größen, beispielsweise der Stromstärke und der Spannung eines elektrischen Versorgungsnetzes, und damit die Ermittlung von verbrauchter Leistung bzw. Energie, ist seit langem bekannt, z. B. aus der US-PS 36 02 843.

Es ist auch bekannt, daß zur Ermittlung des Verbrauchs von Blindleistung bzw. von Blindenergie, eine der beiden Größen vor der Multiplikation um 90° phasenverschoben werden muß zur Realisierung der Gleichung

u · i (90°)= (U cos l t) · [I cos (ω t + ϕ + 90°)]
= (U · I/2) [cos (ϕ + 90°) + cos (2 l t + ϕ + 90°)]
= - (UI/2) [sin ϕ + sin (2 ω t + ϕ)]
- (UI/2) sin d          k · UI sin ϕ ≃ k Q, (1)

wobei z. B. der zweite zeitabhängige Term sin (2 ω t + d ) mittels einer Integration eliminiert werden muß.

Dabei ist

u= U · cos ω t der Momentanwert einer Wechselspannung,i= I · cos ( ω t + ϕ ) der Momentanwert eines zugehörigen,um einen Phasenwinkel ϕ phasenverschobenen Wechselstromes,i (90°)= I · cos ( ω t + ϕ + 90°) der Momentanwert des um 90° zusätzlich phasenverschobenen Wechselstromes, k= (- 1/2) eine Konstante und Q= U · I sin d die Blindleistung.

Es ist bereits bekannt, daß die Phasenverschiebung um 90° nicht unbedingt vor der Multiplikation erfolgen muß, sondern durch eine äquivalente Zeitverschiebung innerhalb des Mark-Space-Amplituden-Modulators erfolgen kann mit Hilfe eines Verzögerungsgliedes 2, welches zwischen dem Mark-Space-Modulator 1 und dem nachgeschalteten Puls-Amplituden-Modulator 3 eingeschoben ist.

In der Fig. 1 bilden das Verzögerungsglied 2 und der Regler 4 einen Regelkreis, der dermaßen ausgebildet ist, daß im eingeschwungenen Zustand cos α = 0 gilt, d. h. α = 90°. α ist dabei der Phasenwinkel zwischen dem Ausgangssignal u′ (90°) und dem Eingangssignal u′ des Verzögerungsgliedes 2.

Die beiden in der Fig. 2 und in der Fig. 6 dargestellten Varianten des Reglers 4 nutzen beide folgende mathematische Gesetzmäßigkeit aus:

u′ · u′ ( α)= U′ cos ω t · U′ cos ( ω t + a )
= U′² [cos α + cos (2 ω t + α )
≃ U′² cos a,

wobei der zweite zeitabhängige Term cos (2 ω t + α ) wieder mittels einer Integration z. B. mit Hilfe des Akkumulators 20 (Fig. 2) oder des Vor-/Rückwärts-Binärzählers 41 (Fig. 6) eliminiert werden muß.

Dabei ist

u′ = U′ cos l t der Momentanwert des Eingangssignals des Verzögerungsgliedes 2 und u′ ( α ) = U′ cos ( ω t + α ) der Momentanwert des Ausgangssignals des Verzögerungsgliedes 2.

In der ersten Variante besitzt der Regler 4 einen Aufbau gemäß der Fig. 2 und das Ausgangssignal des Mark-Space-Modulators 1, welches gleichzeitig das Eingangssignal u′ des Verzögerungsgliedes 2 ist, erreicht gemäß Fig. 1 über die Drahtbrücke 16 den zweiten Signaleingang 17 des Reglers 4. Das Ausgangssignal u′ ( a ) liegt am weiteren Signaleingang 11 des Reglers 4. u′ hat die Form eines Mark-Space-modulierten Signals und wird im Regler 4 (Fig. 2) mit Hilfe des Zeit/Spannungs-Wandlers 18 in ein amplitudenmoduliertes Signal zurückverwandelt. Die augenblicklichen Amplitudenwerte erscheinen zeitlich nacheinander als digitale N-Bit Werte am Bus-Eingang 26 des Satzes Exklusiv- Oder-Gatter 19, welcher als Multiplizierer arbeitet zur Erzeugung des Produktes u′ · u′ ( α ). Da u′ (α ) ein digitales Mark-Space-moduliertes Signal ist, also nur die Binärwerte "0" oder "1" besitzt, genügt es, zur Realisierung der Multiplikation, jedes Bit des N-Bit Wertes am Bus-Eingang 26 mit dem gleichzeitig anstehenden binären Wert von u′ ( α ) mittels eines Exklusiv-Oder- Gatters zu multiplizieren. Mit anderen Worten, der Satz Exklusiv- Oder-Gatter 19 besteht aus N Exklusiv-Oder-Gattern 35, die gemäß der Fig. 4 miteinander verknüpft sind.

Das digitale N-Bit Resultat der Multiplikation wird wie bereits erwähnt im Akkumulator 20 integriert zwecks Eliminierung des cos (2 ω t + α)-Terms, und der so erhaltene digitale Wert von (U′² cos a ) als Faktor ( ^m / _n ) in dem weiteren Multiplizierer 21 geladen. Der Akkumulator 20 besteht hauptsächlich aus einem Akkumulator-Speicher 37, in dem das alte Multiplikations-Resultat gespeichert ist, und zu dem das neue Multiplikations-Resultat mit Hilfe des Addierers 36 addiert, d. h. kumuliert wird.

In der zweiten Variante besitzt der Regler 4 einen Aufbau gemäß der Fig. 6 und das Eingangssignal des Mark-Space-Modulators 1 erreicht diesmal über die Drahtbrücke 16 und den einen Signaleingang 17 des Reglers 4 (Fig. 1) sowie über das nachgeschaltete Filter 38 (Fig. 6) zweipolig den Moduliereingang 46 des zweiten Puls-Amplituden-Modulators 39. Der Aufbau der beiden Puls-Amplituden-Modulatoren 3 und 39 ist gleich und an sich bekannt. Er wurde nur vollständigkeitshalber noch einmal in der Fig. 7 dargestellt. Er besteht aus einem doppelpoligen Umschalter 48, der im Takt des am Pulseingang 10 bzw. 47 anliegenden binären Signals umgeschaltet wird, so daß das zweipolige Signal am Moduliereingang 14 bzw. 46 im gleichen Takt einmal nichtinvertiert und einmal invertiert am Ausgang des Puls-Amplituden-Modulators 3 bzw. 39 erscheint. Dieser hat somit die Funktion eines Polumschalters und arbeitet als Multiplizierer, wobei allerdings das Resultat der Multiplikation an seinem Ausgang nur in Form der Fläche einer rechteckförmigen Impulsreihe ansteht, dessen Amplitudenwerte gleich den Werten des Eingangssignals des Mark-Space-Modulators 1 sind und dessen Impulslücken-/Impulsdauer-Werte diejenigen von u′ ( α ) sind. Da u′ nur das Mark-Space-modulierte Signal des Eingangssignals des Mark-Space-Modulators 1 ist, ist das letztere Signal nur eine andere Darstellung von u′. Es ist Amplituden- und nicht Mark-Space moduliert. Die Fläche des Ausgangssignals vom Puls-Amplituden- Modulator 39 ist demnach proportional dem Produkt [u′ · u′ ( α )] und wird im Frequenzwandler 40 in ein rechteckförmiges Meßsignal umgewandelt, dessen Frequenz wiederum proportional dem Produkt [u′ · u′ ( α )] ist und das am Meßsignalausgang F des Frequenzwandlers 40 erscheint. Ist der Wert des Produktes positiv, so erscheint außerdem ein Binärwert "1" am Richtungssignalausgang E des Frequenzwandlers 40 und läßt den Vor-/Rückwärts-Binärzähler 41 vorwärts zählen. Ist der Wert des Produktes dagegen negativ, so erscheint ein Binärwert "0" am Richtungssignalausgang E und läßt den Vor-/Rückwärts-Binärzähler 41 rückwärts zählen. Der letztere mißt die Frequenz des Meßsignals in kumulativer Weise, indem er dessen Impulse zählt. Er arbeitet somit als Akkumulator und eliminiert somit durch Integration den zeitabhängigen Term cos (2 l t + α). Der Zählwert, der dem Produkt U′² cos α entspricht, wird als Faktor ( ^m / _n ) in den weiteren Multiplizierer 21 geladen.

Der Frequenzwandler 40 ist in der US-PS 41 24 821 beschrieben und die Bezeichnungen E, F und P′ wurden aus deren Fig. 1 und Fig. 5 übernommen.

In beiden Varianten ist das am Takteingang 15 des Reglers 4 anstehende Taktsignal 8 (Fig. 1) ein rechteckförmiges Signal der Frequenz f. Die Frequenz des Ausgangssignals des "Rate multiplier" 21 ist dann f′ = ( ^m / _n ) f. Für den Fall, daß m = 1, kann anstelle des weiteren Multiplizierers 21 ein programmierbarer Teiler, z. B. vom Typ MC 14018 B, verwendet werden. In diesem Fall ist die Frequenz des Ausgangssignals gleich (f/n).

Das Ausgangssignal des weiteren Multiplizierers 21 bzw. des Frequenzteilers ist gleichzeitig das Taktsignal des Verzögerungsgliedes 2. Das letztere ist z. B. ein digitales Schieberegister vom Typ MC 14006 B. Es kann jedoch auch mittels eines Schreib/Lese-Speichers 50 gemäß der Fig. 8 ausgebaut sein.

Für den Fall, daß das Verzögerungsglied L Speicherzellen besitzt, ist die Zeitverzögerung zwischen u′ ( α ) und u′ gleich

L ist dabei in der Regel eine Konstante. L kann jedoch auch variabel gewählt werden, indem nicht der serielle Ausgang des Schiebregisters fest, sondern einer seiner Parallelausgänge mittels eines Satzes nicht dargestellter Schalter variabel als Ausgang für das Signal u′ ( α ) gewählt wird.

Im Regelkreis 2; 4 ändert sich der Produktwert U′² · cos α und damit auch das Verhältnis ^m / _n so lange, bis im eingeschwungenen Zustand die Zeitverzögerung

des Verzögerungsgliedes 2 einen Wert erreicht, der einem cos α = 0, d. h. einem α = 90°, entspricht.

In diesem Fall ist das Eingangssignal des ersten Puls-Amplituden- Modulators 3 um 90° phasenverschoben gegenüber dem Ausgangssignal des Mark-Space-Modulators 1, und an seinem Ausgang erscheint, einmal vom Term sin (2 ω t + ϕ) der Gleichung (1) abgesehen, der Wert k U · I · sin ϕ = kQ.

Der Zeit/Spannungs-Wandler 18 gemäß der Fig. 3 arbeitet folgendermaßen: Die positiven Flanken seines Eingangssignals werden mit Hilfe des am Takteingang 23 anstehenden Taktsignals 8 (Fig. 1) und des Synchronisier D-Flip Flop 28 (Fig. 3) synchronisiert. Bei jeder synchronisierten positiven Flanke des Eingangssignals wird der Binärzähler 29 über seinen "Reset"- Eingang R auf Null zurückgestellt. Ab diesem Augenblick und solange das Eingangssignal den Binärwert "1" besitzt, zählt der Binärzähler 29 die Impulse des Taktsignals 8 vorwärts. Besitzt das Eingangssignal dagegen den Binärwert "0", so zählt der Binärzähler 29 rückwärts. Die Differenz dieser beiden Zählungen wird bei der nächsten synchronisierten positiven Flanke des Eingangssignals in den Zwischenspeicher 30 geschrieben und gleichzeitig der Binärzähler 29 für den nächsten Zählvorgang auf Null zurückgesetzt. Der Zeit/Spannungs-Wandler 18 macht somit die Mark-Space-Modulation wieder rückgängig, indem er die Mark-Space-Werte in Amplituden-Werte zurückverwandelt.

Das in der Fig. 8 dargestellte Verzögerungsglied 2 arbeitet wie bereits erwähnt wie ein Schieberegister. In einer ersten Phase, der Schreib-Phase, werden die Binärwerte als Mark- Space-modulierten Ausgangssignals u′ des Mark-Space-Modulators 1 über den Dateneingang 9 in den Schreib/Lese-Speicher 50 eingeschrieben mit Hilfe des am Ausgang des "Rate multiplier" 21 und damit am Takteingang 13 des Verzögerungsgliedes 2 anstehenden Taktsignals der Frequenz

Die Taktimpulse dieses Taktsignals werden im Binärzähler 51 gezählt und der binäre Zählwert bildet die mit der Zeit fortlaufend ansteigende Adresse des Schreib/Lese-Speichers 50. In jeder Zelle des letzteren wird somit ein binärer Abtastwert "0" oder "1" des Mark-Space-modulierten Signals u′ gespeichert. Die positiv gehende Flanke des Taktsignals schaltet während der Lese-Phase den einpoligen Umschalter 49 um, so daß der Daten- Anschluß 54 jetzt mit dem Ausgang des Verzögerungsgliedes 2 verbunden ist. Gleichzeitig wird der Schreib/Lese-Speicher 50 mit Hilfe des "Read/Write"-Eingangs 53 von Schreiben auf Lesen umgeschaltet. Die gespeicherten binären Abtastwerte des Mark- Space-modulierten Signals u′ werden somit jetzt verzögert als Werte des Signals u′ ( α ) aus dem Schreib/Lese-Speicher 50 herausgelesen und dem Ausgang des Verzögerungsgliedes 2 zugeführt. Am Ende des Herauslesens schaltet die negativ gehende Flanke des Taktsignals wieder den einpoligen Umschalter 49 und den "Read/Write"-Eingang 53 zurück, so daß eine neue Schreib-Phase beginnen kann und der neue Wert von u′ unter der gleichen Adresse im Schreib/Lese-Speicher 50 geschrieben wird.

Der weitere Multiplizierer 21 ist z. B. vom Typ MC 14527 B, der Addierer 36 vom Typ MC 14008 B, der Schreib/Lese-Speicher 50 vom Typ MCM 14537 und der Adressezähler 51 vom Typ MC 14163 B.

Die D-Flip-Flop 28 und 52 sind z. B. vom Typ MC 14013 B, die Zähler 29 und 41 vom Typ MC 14516 B, die Speicher 30 und 37 vom Typ MC 14042 B, die Exklusiv-Oder-Gatter 35 und 42 vom Typ MC 14507 B und die Umschalter 48 und 49 vom Typ MC 14066 B.

Alle Bauelemente MC . . . bzw. MCM . . . sind z. B. integrierte Schaltungen und in einem Datenbuch "the european CMOS selection" beschrieben. Es handelt sich ausschließlich um klassische Bauelemente der elektronischen Digitaltechnik, deren Funktionen standardisiert und die jedem Durchschnittsfachmann gut bekannt sind.

Claims (8)

1. Vorrichtung zur Ermittlung eines elektrischen Blindleistungs- oder Blindenenergieverbrauchs durch Multiplizieren zweier Größen, die einerseits dem Laststrom und andererseits der Lastspannung proportional sind und jeweils an einen Signaleingang gelegt sind, von denen der eine Signaleingang mit dem Eingang eines Impulsbreiten-Modulators verbunden ist, dessen Ausgang über ein eine α = 90° Phasenverschiebung bewirkendes Verzögerungsglied, wobei α der Phasenwinkel zwischen dem Ausgangssignal (u′( α )) und dem Eingangssignal (u′) des Verzögerungsgliedes ist, mit einem Pulseingang eines ersten Impulshöhen- Modulators verbunden ist, und von denen der andere Signaleingang den Moduliereingang des Impulshöhen-Modulators bildet, dessen Ausgang mit dem Signalausgang der Vorrichtung verbunden ist, bei der ferner das Verzögerungsglied von einer Steuerschaltung gesteuert ist, deren Ausgang an einem Takteingang des Verzögerungsgliedes und deren Signaleingang an einen Anschluß des Impulsbreiten-Modulators angeschlossen sind, und bei der ein zusätzliches Taktsignal angewendet ist, dadurch gekennzeichnet, daß die Steuerschaltung als Regler (4) ausgebildet ist, von dem ein weiterer Signaleingang (11) mit dem Ausgang des Verzögerungsgliedes (2) verbunden ist, daß der Regler (4) mit dem Verzögerungsglied (2) zur Bildung der 90° Phasenverschiebung (cos α = 0) einen Regelkreis bildet und daß der Regler (4) zur Erzeugung des Produktes seiner beiden Eingangssignale einen Multiplizierer (19, 39) enthält, dessen Ausgang zur Integration des Produktes mit einem Eingang (27) eines Akkumulators (20, 41) verbunden ist, dessen Ausgang seinerseits mit einem Eingang eines weiteren Multiplizierers ("rate multiplier" 21), der außerdem an einen Taktsignaleingang (15) des Reglers (4 zur Zuführung des zusätzlichen Taktsignales (8) angeschaltet ist, verbunden ist, dessen zum Ausgangssignal (m/n) des Akkumulators (20, 41) proportionale Ausgangsfrequenz (mf/n) das an den Ausgang (12) des Reglers (4) geführte Ausgangssignal ist.

2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet,
daß der eine Signaleingang (17) des Reglers (4) an den Ausgangs- Anschluß des Impulsbreiten-Modulators (1) angeschlossen ist,
daß der Regler (4) einen Zeit/Spannungs-Wandler (18) und einen Satz Exklusiv-Oder-Gatter (19) mit folgender Verknüpfung aufweist:

• - der eine Signaleingang (17) des Reglers (4) mit dem Signaleingang des Zeit/Spannungs-Wandlers (18),
• - der weitere Signaleingang (11) des Reglers (4) mit einem einpoligen Eingang (22) des Exklusiv-Oder-Gatters (19),
• - der Taktsignaleingang (15) des Reglers (4) mit den Takteingängen des Zeit/Spannungs-Wandlers (18), des Akkumulators (20) und des weiteren Multiplizierers (21),
• - der Ausgang des letzteren mit dem Ausgang (12) des Reglers (4) und je einer Busverbindung
• - zwischen dem Ausgang des Zeit/Spannungs-Wandlers (18) und einem Bus-Eingang (26) des Exklusiv-Oder-Gatters (19),
• - zwischen dem Bus-Ausgang des letzteren und dem Bus-Eingang (27) des Akkumulators (20) und
• - zwischen dem Ausgang des Akkumulators (20) und dem "Parallel in"-Eingang des weiteren Multiplizierers (21),

und daß das Exklusiv-Oder-Gatter (19) zweieingängige Exklusiv- Oder-Gatter (35) enthält, deren erste Eingänge mit dem einpoligen Eingang (22) des Exklusiv-Oder-Gatters (19) verbunden sind, während deren zweite Eingänge einen Bus-Eingang und deren Ausgänge einen Bus-Ausgang des Exklusiv-Oder-Gatters (19) bilden.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Zeit/Spannungs-Wandler (18) einen Synchronisier D-Flip Flop (28), einen Binärzähler (29) und einen Zwischenspeicher (30) enthält, und im Zeit/Spannungs-Wandler (18) folgende Verknüpfung besteht:

• - der Signaleingang des Zeit/Spannungs-Wandlers (18) mit dem D-Eingang des Synchronisier D-Flip Flop (28) sowie mit dem "Up/Down"-Eingang (31) des Binärzählers (29),
• - der Takteingang (23) des Zeit/Spannungs-Wandlers (18) mit den Takteingängen des Synchronisier D-Flip Flop (28) und des Binärzählers (29),
• - der Q-Ausgang des Synchronisier D-Flip Flop (28) mit dem "Reset"-Eingang (R) des Binärzählers (29) sowie mit dem Takteingang (34) des Zwischenspeichers (30),

und je eine Busverbindung

• - zwischen dem Ausgang des Binärzählers (29) und dem Eingang des Zwischenspeichers (30) und
• - zwischen dem Ausgang des letzteren und dem Ausgang des Zeit/ Spannungs-Wandlers (18).

4. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß der Akkumulator (20) einen Addierer (36) und einen Akkumulator- Speicher (37) enthält, und im Akkumulator (20) je eine Busverbindung besteht:

• - zwischen dem Bus-Eingang (27) des Akkumulators (20) und einem ersten N-Bit Bus-Eingang des Addierers (36),
• - zwischen dem Ausgang des Addierers (36) und dem Eingang des Akkumulator-Speichers (37),
• - zwischen dem Ausgang des letzteren und einem zweiten N-Bit Bus-Eingang des Addierers (36) sowie dem Ausgang des Akkumulators (20), und
• - eine einpolige Verbindung zwischen dem Takteingang (24) des Akkumulators (20) und dem Takteingang des Akkumulator-Speichers (37).

5. Vorrichtung nach Anspruch 1, bei der der eine Signaleingang des Reglers an den Eingang des Impulsbreiten-Modulators angeschlossen ist, dadurch gekennzeichnet, daß der Regler (4) ein Filter (38), einen zweiten Puls-Amplituden- Modulator (39), einen Frequenzwandler (40), einen Vor-/Rückwärts- Binärzähler (41) und ein Exklusiv-Oder-Gatter (42) mit folgender Verknüpfung aufweist:

• - der eine Signaleingang (17) mit dem Eingang des Filters (38),
• - der weitere Signaleingang (11) mit einem ersten Eingang des Exklusiv-Oder-Gatters (42),
• - der Ausgang des letzteren mit einem Pulseingang (47) des zweiten Puls-Amplituden-Modulators (39),
• - ein zweipoliger Ausgang des Filters (38) mit einem zweipoligen Moduliereingang (46) des zweiten Puls-Amplituden-Modulators (39),
• - der Ausgang des letzteren mit dem Eingang des Frequenzwandlers (40),
• - ein Polaritätssignalausgang (P′) des Frequenzwandlers (40) mit einem zweiten Eingang des Exklusiv-Oder-Gatters (42),
• - ein Richtungssignalausgang (E) des Frequenzwandlers (40) mit einem "Up-Down"-Eingang (43) des Vor-/Rückwärts-Binärzählers (41),
• - ein Meßsignalausgang (F) des Frequenzwandlers (40) mit einem Takteingang (44) des Vor-/Rückwärts-Binärzählers (41),
• - der Taktsignaleingang (15) mit den Takteingängen des Vor-/Rückwärts- Binärzählers (41) und des weiteren Multiplizierers (21),
• - der Ausgang des letzteren mit dem Ausgang (12) des Reglers (4), und
• - eine Busverbindung zwischen dem "Parallel-out"-Ausgang des Vor-/Rückwärts-Binärzählers (41) und dem "Parallel-in"-Eingang des weiteren Multiplizierers (21).

6. Vorrichtung nach einem der Ansprüche 1-5, dadurch gekennzeichnet, daß das Verzögerungsglied (2) einen einpoligen Umschalter (49), einen Schreib-/Lese-Speicher (50) und einen binären Adressezähler (51) mit folgender Verknüpfung aufweist:

• - der Takteingang (13) des Verzögerungsgliedes (2) mit dem Takteingang des binären Adressezählers (51) sowie mit dem Steuereingang des einpoligen Umschalters (49) und mit dem "Read/Write"-Eingang (53) des Schreib-/Lese-Speichers (50),
• - der Daten-Anschluß (54) des Schreib-/Lese-Speichers (50) einerseits über den Öffnungskontakt des Umschalters (49) mit dem Dateneingang (9) des Verzögerungsglieds (2) und andererseits über den Schließkontakt des Umschalters (49) mit dem Ausgang, und
• - eine Busverbindung zwischen dem "Parallel-out"-Ausgang des Adressezählers (51) und dem Adresse-Eingang des Schreib-/ Lese-Speichers (50).