DE3317160C2 - - Google Patents

Info

Publication number
DE3317160C2
DE3317160C2 DE3317160A DE3317160A DE3317160C2 DE 3317160 C2 DE3317160 C2 DE 3317160C2 DE 3317160 A DE3317160 A DE 3317160A DE 3317160 A DE3317160 A DE 3317160A DE 3317160 C2 DE3317160 C2 DE 3317160C2
Authority
DE
Germany
Prior art keywords
devices
memory
storage
rows
field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3317160A
Other languages
English (en)
Other versions
DE3317160A1 (de
Inventor
James M. Campbell Calif. Us Anderson
Thomas S. Sunnyvale Calif. Us Knight
Dennis T. Kitagawa
Ernesto San Jose Calif. Us Rey
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Corp
Original Assignee
National Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Semiconductor Corp filed Critical National Semiconductor Corp
Publication of DE3317160A1 publication Critical patent/DE3317160A1/de
Application granted granted Critical
Publication of DE3317160C2 publication Critical patent/DE3317160C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Description

Die Erfindung geht aus von einem Großspeichersystem mit mindestens einem Feld von Speichervorrichtungen, die je eine Mehrzahl von in Reihen und Spalten angeordneten Speicherzellen aufweisen, nach dem Oberbegriff des Patentanspruchs 1, wie es aus der US-PS 38 82 470 bekannt ist.
Festkörpergroßspeicher werden in der Weise aufgebaut, daß Felder von Halbleitervorrichtungen zusammengefaßt und in Parallelschaltung mit gemeinsamen Adressenleitungen, gemeinsamen Ein- und Ausgangsleitungen und anderen gemeinsamen Schaltungsbestandteilen verbunden werden. Typischerweise findet man mehrere hundert Vorrichtungen auf einer einzigen steckbaren Karte montiert vor. Wenn die Vorrichtungen beispielsweise je 16 000 Speicherzellen haben, hat die Karte eine Aufnahmefähigkeit von etwa einem halben Megabit.
Die Datenspeicherung und Wiedergewinnung kann mit jeweils einem Wort zu einer Zeit erfolgen. Typische Wortlängen umfassen zwischen 8 und 64 Bits. Der Einfachheit halber soll hier eine Wortgröße von 8 Bits zum Zweck des Vergleichs betrachtet werden. Wenn eine Wortlänge von 8 Bits benutzt wird, erfordert das Schreiben von Daten die Auswahl einer Reihen- und Spaltenadresse, welche über die gemeinsame Schaltung sämtlichen Vorrichtungen dargeboten wird und wobei eine bestimmte Gruppe von acht Vorrichtungen auf der Karte freigegeben wird, so daß 1 Bit des Wortes in jeder Vorrichtung gespeichert wird. Wenn nun 1 Bit unrichtig gespeichert wird, treten Probleme auf, wenn das Wort später zum Gebrauch durch das System ausgelesen wird. Daher war es stets ein Ziel, absolut einwandfreie Speichervorrichtungen zu haben, in denen jede einzelne unter den tausenden von vorhandenen Speicherzellen jeder Vorrichtung innerhalb eines genormten Satzes von Parametern einwandfrei arbeitet. Das bedeutet, daß Speicherzellen eine umfassende Prüfung durchstehen müssen, bevor sie an die Benutzer abgegeben werden. Die Prüfung ist teuer. Außerdem bestehen trotz sehr hochqualifizierter Prüfungen beim Fertigungsvorgang beträchtliche Teile des Fertigungsausstoßes an Vorrichtungen die Prüfung nicht. Sie müssen dann weggeworfen werden, so daß die Fertigungsmengen verringert und die Kosten noch mehr erhöht werden.
Die einzige bisher bekannte Möglichkeit zur Abmilderung dieses Problems besteht darin, einige der weggeworfenen Vorrichtungen, bei denen nur eine oder zwei schlechte Speicherzellen in einem bekannten Teil der Vorrichtung vorhanden waren, trotzdem zu verwenden. Wenn sich die schlechten Zellen in einem Feld der Vorrichtung befinden, läßt sich das schlechte Feld identifizieren und die Vorrichtung als "halb gut", "dreiviertel gut" oder "ein Viertel gut" in den Verkehr bringen. Diese Teile werden dann als gute Teile von kleinerer Größe verwendet und die schlechten Felder unbenutzt gelassen.
Mit der US-PS 43 10 901 ist ein Zugriffsverfahren für Speichersysteme vorgeschlagen worden, bei dem ein Dauerspeicher für Informationen über schlechte Speicherzellen in den entsprechenden Speichervorrichtungen verwendet und eine Korrektur der Adressierung entsprechend der im Dauerspeicher enthaltenen Informationen vorgenommen wird.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Großspeichersystem zu schaffen, mit dem es möglich ist, auch nicht ganz einwandfreie Speicher-Vorrichtungen benutzen zu können, indem auch ein breiter Bereich teilweise defekter Speicher-Vorrichtungen zur Verwendung heranziehbar ist und außerdem die Möglichkeit vorgesehen wird, zusätzliche schlechte Speicherzellen, die sich zukünftig entwicklen, zu korrigieren.
Zur Lösung dieser Aufgabe wird ein Großspeichersystem der eingangs genannten Art vorgeschlagen, das durch die im Patentanspruch 1 angegebenen Merkmale gekennzeichnet ist.
Mit der Erfindung wird die Anwendung eines Dauerspeichers in Zuordnung zu jedem Feld von Vorrichtungen in Betracht gezogen, der dazu dient, Informationen bezüglich der wirklich schlechten Reihen innerhalb jeder Vorrichtung in dem Feld zu speichern. Ein besonderes Steuergerät kann dann den Dauerspeicher befragen, wenn Daten gelesen oder geschrieben werden, um schlechte Reihen in den Vorrichtungen zu identifizieren und zu vermeiden. Auf diese Weise kann das Feld nicht fehlerhafte Vorrichtungen verwenden, in denen einige Reihen schlechte bzw. nicht standardgemäße Speicherzellen enthalten. Diese Reihen sind naturgemäß von Vorrichtung zu Vorrichtung ganz zufällig verteilt. Wenn man daher acht Vorrichtungen zu einem Zeitpunkt adressiert oder freigibt, ist die Wahrscheinlichkeit, daß zumindest eine dieser Vorrichtungen eine schlechte Reihe in Übereinstimmung mit der adressierten Reihe enthält, unerwünscht hoch. Um den Wirkungsgrad zu verbessern, die Wahrscheinlichkeit des Treffens einer schlechten Reihe zu vermindern und die Größe des Dauerspeichers, der die Erinnerung an alle schlechten Reihen aufnehmen muß, möglichst klein zu halten, wird mit der Erfindung in Betracht gezogen, gleichzeitig schreibende und lesende Vorrichtungen in kleinerer Zahl vorzusehen, wie z. B. vier gleichzeitig, zwei gleichzeitig oder jeweils nur eine, wobei die letztere bei der bevorzugten Ausführungsform am wirksamsten ist. Da die Daten auf noch seriellere Weise als normal in das Datenfeld eintreten und es verlassen, wird ein Schieberegister mit jedem Feld verwendet, um die Daten aus der seriellen in die parallele Form beim Auslesen und von der parallelen in die serielle Form beim Einschreiben umzusetzen. Auf diese Weise erhält das Speichersystem das Aussehen eines üblichen Parallel-Sammelkanal-Zugriffspeichers für jedes externe System, das damit verbunden wird.
Die Auswahl, ob jeweils gleichzeitig eine, zwei, vier oder mehr Vorrichtungen freigegeben werden, wird durch wirtschaftliche Überlegungen diktiert, die mit der Stufe oder Art des Systems, der Güte der Vorrichtungen, der Größe des Dauerspeichers und anderen Dingen zu tun haben, die außer Zusammenhang mit der Erfindung stehen. Dementsprechend wird gemäß der Erfindung eine Vorrichtung zu einem Zeitpunkt freigegeben, wobei die Vorrichtung beispielsweise 64K oder 256K RAM sein kann. Es können aber auch bei anderen Ausführungsformen zwei Vorrichtungen gleichzeitig arbeiten. Der Begriff "Vorrichtung" ist hier in dem Sinn zu verstehen, daß davon auch Gruppen, bestehend beispielsweise aus zwei oder auch vier Vorrichtungen, mitumfaßt werden.
Da ein System gemäß der Erfindung einen Dauerspeicher in Verbindung mit jedem Vorrichtungsfeld enthält, in dem gespeichert ist, welche Reihen schlecht sind, wird es möglich, einen Teil des Dauerspeichers dazu zu benutzen, die Erinnerung festzuhalten, welche Vorrichtungen völlig unbrauchbar sind. Als völlig unbrauchbare Vorrichtungen sind solche anzusehen, die eine übermäßig große Zahl schlechter Reihen aufweisen. Die genaue Anzahl von Reihen, auf welche dieses Kriterium zutrifft, mag wiederum schwanken, jedoch gibt es einen optimalen Punkt, bei dem es vorzuziehen ist, auf eine Reservevorrichtung umzuschalten, statt zu versuchen, sich sämtlicher schlechter Reihen in einer Originalvorrichtung zu erinnern. Vorteilhafterweise ist daher auch eine Anzahl von Reservevorrichtungen in jedem Feld vorgesehen zusammen mit einem in geeigneter Weise programmierten Steuergerät, das in der Lage ist, eine Datenfehlauslesung festzustellen und auf eine Reservevorrichtung umzuschalten. Das Großraumspeichersystem gemäß der Erfindung ist somit ein sich selbst reparierendes, wodurch seine Fähigkeit, nicht dem vollen Standard entsprechende Vorrichtungen zu verwenden, noch verstärkt wird.
Die Verwendung von nicht dem Standard entsprechenden Vorrichtungen, die früher weggeworfen wurden, ist offensichtlich sehr kostensparend. Dazu kommen noch weitere Vorteile. Das System als solches kann nicht ausfallen, sondern braucht nur einfach allmählich seinen Vorrat an Reservevorrichtungen auf. Es kann daher so programmiert werden, daß es eine Verkleinerung des Vorrats an Reservevorrichtungen verfolgt und anzeigt, was bedeutet, daß die Wartung in einer entspannten und bequemen Weise durchgeführt werden kann, je nachdem wie es die Zeit und andere Diensterfordernisse erlauben. Da die dem Stand der Technik entsprechenden Systeme völlig perfekt sein sollten, mußten die Vorrichtungen bei ihnen zwecks raschen und leichten Ersatzes im Fehlerfalle auf Stecksockeln montiert werden. Ein System gemäß der Erfindung repariert sich dagegen selbst, so daß die kostspieligen Stecksockel entfallen und die Vorrichtungen in dem Feld durch Lötung fest angebracht werden können. Durch die Lötung werden eine bessere elektrische Verbindung und weniger Fehler durch Einschwingvorgänge erreicht.
Ganz allgemein ist ein Großspeichersystem gemäß der Erfindung bedeutend billiger als ein Festkörpersystem üblicher Art, wenngleich ein wenig langsamer, aber immerhin schneller als ein Plattenspeichersystem, obschon ein wenig teurer. In jedem Fall stellt ein Großspeichersystem gemäß der Erfindung eine wertvolle Alternative dar, durch die der Zwischenraum zwischen schnellen, teuren Festkörperspeichern und billigen, aber langsamen Plattenspeichern ausgefüllt wird.
Im folgenden wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigt
Fig. 1 eine typische Anordnung gemäß dem Stand der Technik,
Fig. 2 ein Großspeichersystem nach der Erfindung.
Bei dem in Fig. 1 dargestellten dem Stand der Technik entsprechenden System bezeichnet 10 die gestrichelte Umrandungslinie einer typischen Speicherfeldkarte. Der Einfachheit halber sind nur acht Speichervorrichtungen 11 bis 18 angegeben, obgleich gewöhnlich mehrere hundert Vorrichtungen auf jeweils einer Karte 10 zu finden sind. Jede Vorrichtung kann beispielsweise einen RAM mit 64 000 oder 256 000 Zellen, wie an sich bekannt, umfassen.
Um auf die Information in dem Speicher zuzugreifen, arbeitet ein Steuergerät 20 mit einem Bus 22 zusammen und liefert eine Adresseninformation an einen Bankwähldecoder. Der Decoder 24 gibt die richtige Gruppe von acht Vorrichtungen gleichzeitig frei, und es wird ein ganzes Wort auf einmal auf einem 8-Bit-Parallel-Bus 26 präsentiert. Alle Vorrichtungen auf der Karte 10 empfangen die Reihen- und Spaltenadresseninformation aus dem Steuergerät 20 über gemeinsame Adressenleitungen 21, aber nur die richtigen acht Vorrichtungen 11 bis 18 werden durch einen gemeinsamen Freigabestromkreis 23 freigegeben. Wenn alle acht Vorrichtungen perfekt arbeiten, d. h. daß die gleiche Speicherzelle bei der gleichen Reihen- und Spaltenadresse in jeder Vorrichtung korrekt arbeitet, wird das richtige 8-Bit-Wort auf dem Übertragungskanal 26 präsentiert. Bei dem Speichersystem gemäß der Erfindung aber braucht nicht jede einzelne Speicherzelle in jeder Vorrichtung korrekt zu arbeiten, wie nachstehend anhand von Fig. 2 erläutert wird.
Bei der Ausführungsform gemäß der Erfindung entsprechend Fig. 2 ist wiederum eine Vorrichtungsfeldkarte vorhanden. Diese ist mit der gestrichelten Linie 28 umrandet und enthält acht Vorrichtungen 31 bis 38. Die Vorrichtungen 31 bis 38 können je einige schlechte Zellen enthalten. Bei einer solchen bevorzugten Ausführungsform wird jedesmal, wo immer eine schlechte Zelle vorhanden ist, die ganze Reihe, welche diese Zelle enthält, als schlecht angesehen und wird daher nicht benutzt. Die schlechten Reihen in jeder Vorrichtung werden identifiziert und gespeichert von einem Dauerspeicher 30, der beispielsweise einen EPROM, d. h. einen elektrisch programmierten Festwertspeicher, enthalten kann. Der EPROM 30 weist einen Teil auf, der als Vorrichtungsreihensubstitutionsspeicher 39 verwendbar ist, und einen Teil, der als Schlechtvorrichtungsspeicher 41 verwendbar ist. Der EPROM 30 ist auf der Karte 28 angebracht, so daß er ständig Informationen über die eine schlechte Reihe und den Bestand an schlechten Vorrichtungen auf der Karte 28 speichert. Dür diese Ausführungsform ist vorgesehen, daß eine schlechte Vorrichtung definiert ist als solche, bei der mehr als vier Reihen schlecht sind. Wahlweise können auch Spalten statt Reihen als schlecht angesehen werden, wenn die Spalte eine schlechte Zelle enthält. In diesem Sinn ist in dieser gesamten Beschreibung das Wort "Reihe" so aufzufassen, daß es auch die Bedeutung von Spalte einschließen kann.
Auch hier arbeitet ein Steuergerät 40 mit einem Systembus 42 zusammen, um die Adresseninformation an die Karte 28 zu liefern. Es wird jedoch hier ein sequentielles Zwischensteuergerät 44 angewendet, um die notwendige Übersetzung der Adresseninstruktionen durchzuführen, die gebraucht werden, um unbrauchbare Vorrichtungen und schlechte Reihen in brauchbare Vorrichtungen zu vermeiden. Das sequentielle Steuergerät 44 empfängt und übersetzt Informationen über übliche Schnittstellen-Pufferschaltungen 45 und 46. Eine Mikromaschine 47 (micro engine 47), die speziell für diese Aufgabe in bekannter Weise ausgebildet ist, empfängt die Adresseninformation aus dem Steuergerät 40 und präsentiert sie einer Adressen-Inkrementiervorrichtung 48 und einer Wählvorrichtung 49. Die Mikromaschine 47 empfängt auch in dem Speichersystem zu speichernde Daten und präsentiert diese einem Paralleldatenbus 50. Statt ein 8-Bit-Wort an derselben Adresse in acht verschiedenen Vorrichtungen zu speichern, wie es dem Stand der Technik entspräche, wird das 8-Bit-Wort in nur einer durch den Decoder 49 ausgewählten Vorrichtung gespeichert. Dieses 8-Bit-Wort wird durch ein Schieberegister 51 in acht aufeinanderfolgende serielle Bits umgewandelt und auf einer Datenübertragungsleitung 52 sämtlichen Vorrichtungen dargeboten. Der Decoder 49 gibt nur eine der Vorrichtungen frei, z. B. die Vorrichtung 31. Der Inkrementierer 48 ändert die Adresse um eine Einheit, wenn jedes Datenbit auf der Leitung 52 der Vorrichtung 31 dargeboten wird. Bei der bevorzugten Ausführungsform ändert der Inkrementierer 48 die Spaltenauswahl jedesmal um eine Einheit, während eine bestimmte Reihe festgehalten wird, da dies ein etwas schnellerer Weg zum Einschreiben in eine typische dynamische RAM-Vorrichtung ist als die Inkrementierung von Reihen. Gewünschtenfalls könnte man jedoch auch reihenweise inkrementieren, während eine bestimmte Spalte gehalten wird. In diesem Fall würden mit einem Fehler behaftete Spalten vermieden und ein EPROM 30 würde wie ein Vorrichtungsspaltenersatzspeicher 39 wirken. Daher wird das 8-Bit-Wort in acht Speicherzellen in einer Reihe einer Vorrichtung gespeichert. Der umgekehrte Vorgang ermöglicht das Herauslesen des Wortes aus dem Speicher. Die Vorrichtung 31 wird freigegeben, der Inkrementierer 48 wandelt die Startadresse um in acht aufeinanderfolgende Adressen, wobei spaltenweise vorangeschritten wird, und die seriellen Daten auf der Ein-/Ausgangsleitung 52 werden durch das Schieberegister 51 gesammelt und dem Bus 50 zur Übertragung durch das sequentielle Steuergerät 44 an das Steuergerät 40 dargeboten.
Die Vorrichtung 31 mag, wie hier angenommen wird, bis zu vier schlechte Reihen bei einer Gesamtzahl von 256 Reihen aufweisen. Somit beträgt die Wahrscheinlichkeit, daß eine Adresse auf eine schlechte Reihe trifft, weniger als 2%. Wenn ale acht Vorrichtungen 31 bis 38 zur gleichen Zeit mit denselben Reihenadressen adressiert werden, könnte sich die Wahrscheinlichkeit, daß eine schlechte Reihe getroffen wird, dem Wert von 12% nähern, was viel zu hoch wäre. Demgemäß beschreiben wir ein System, bei dem nur eine Vorrichtung jeweils zu einem Zeitpunkt freigegeben wird. Jedoch sind Vorteile hinsichtlich der Geschwindigkeit mit dem gleichzeitigen Wählen von beispielsweise zwei Vorrichtungen, etwa 31 und 32, verbunden. Die Wahrscheinlichkeit des Treffens einer schlechten Reihe würden dann noch immer unter 4% liegen, was bei manchen Ausführungsformen tragbar wäre. Sogar vier Vorrichtungen zum gleichen Zeitpunkt können funktionieren. Ein ähnlicher Wirkungsgrad wäre erreichbar, wenn man jeweils nur eine Vorrichtung zu einem Zeitpunkt benutzt, aber bis zu acht schlechte Reihen annimmt. Was für Ausführungsformen auch immer sich als am wirksamsten erweisen, das Ziel sollte sein, das Fassungsvermögen des EPROM 30 hinsichtlich der Speicherung schlechter Reihen und Vorrichtungen nicht zu überfordern. Also ist die Angabe "eine Vorrichtung zu einem Zeitpunkt freigeben" in dem Sinn aufzufassen, daß ein Segment der Feldkarte 28 gewählt wird, welches mit dem Fassungsvermögen des Speichers 39 verträglich ist.
Die Mikromaschine 47 befragt bei der Verarbeitung jeder Gruppe von Adressen den Speicher 39. Bei der Herstellung wird der Speicher 39 so programmiert, daß er die Reservereihenadressen für jede Adresse einer schlechten Reihe speichert, wie sie während eines zur Charakterisierung jeder Karte 28 vorgenommenen Prüfvorgangs bestimmt ist. Wenn die Adresse einer schlechten Reihe von dem Steuergerät 40 dargeboten wird, stellt die Mikromaschine 47 dies durch Vergleich mit dem Speicher 39 fest und liefert die Ersatzadresse an das Steuergerät 40. Vier Ersatz- oder Reservereihen sind in jeder Vorrichtung für die Benutzung im Falle schlechter Reihen in der Vorrichtung reserviert. Die totale Bitaufnahmefähigkeit der Karte 28 wird dadurch etwas verkleinert und es können besondere Vorrichtungen vorgesehen werden, um dies auszugleichen. Aber die Karte 28 trägt einige Reservevorrichtungen 53, die für den Gebrauch dann bestimmt sind, wenn andere Vorrichtungen ausfallen und eine Reparatur oder ein Ersatz erforderlich wird.
Die Mikromaschine 47 hat die Fähigkeit, das Feld instandzusetzen. Sie beruht auf einer Gruppe von Feldinstandsetzungsinstruktionen 54 und einem Fehlerkorrekturcode-(ECC)-Rechner 55. In an sich bekannter Weise werden die in dem Feld 28 gespeicherten Daten begleitet von einer aus dem ECC-Rechner 55 entwickelten Codezahl. Wenn diese Daten aus dem Speicher herausgelesen werden, wird die gleiche Rechnung durch den ECC-Rechner 55 durchgeführt und die entwickelte Codezahl mit der gespeicherten Codezahl verglichen. Wenn keine Übereinstimmung besteht, so wird dies als ein Fehler angezeigt. Die Mikromaschine 47 kann aufgrund zum Stand der Technik gehörender Arbeitsweisen bestimmen, ob der Fehler korrigierbar ist. Wenn ja, wird das Steuergerät 40 dazu gebracht, die entsprechenden Daten neu zu schreiben und neu zu lesen. Sind die gelesenen Daten wiederum fehlerhaft oder war der erste Fehler nicht korrigierbar, so folgt die Mikromaschine aufgrund ihrer Programmierung der Instruktionsgruppe 54 zur Durchführung einer Instandsetzung. Die Mikromaschine 47 wählt eine Reservevorrichtung aus den Vorrichtungen 53 auf der Karte 28 aus und schreibt die Daten in die ausgewählte Reservevorrichtung ein.
Außerdem versetzt die Mikromaschine 47 den die schlechten Vorrichtungen vermerkenden Speicher 41 auf den neuesten Stand, so daß er eine Information über die neu festgestellte schlechte Vorrichtung festhält. Die Mikromaschine 47 fragt den Speicher 41 jedesmal dann ab, wenn die Decodiervorrichtung 49 eine Vorrichtung auswählt und veranlaßt das Steuergerät 40 jedesmal dann, eine bestimmte Reservevorrichtung zu wählen, wenn eine mit Sicherheit schlechte Vorrichtung adressiert wird. Das System kann auch so programmiert werden, daß es dem Benutzer eine Anzeige liefert, wenn der Vorrat an Reservevorrichtungen 53 einen niedrigen Stand erreicht.

Claims (5)

1. Großspeichersystem mit mindestens einem Feld (28) von Speichervorrichtungen (31-38), die je eine Mehrzahl von in Reihen und Spalten angeordneten Speicherzellen aufweisen,
bei dem über einen Systembus (42) Reihen- und Spaltenadressen an alle Speichervorrichtungen (31-38) in dem Feld (28) anlegbar sind,
bei dem durch Wählvorrichtungen (49) jeweils eine der Speichervorrichtungen (31-38) auswählbar ist, so daß diese eine Speichervorrichtung (31-38) mit dem Systembus (42) verbunden ist,
bei dem ein Adresseninkrementierer (48) die Adressen nacheinander an aufeinanderfolgende Speichervorrichtungen (31-38) sendet und die aufeinanderfolgenden Speichervorrichtungen mit dem Systembus (42) verbindet,
bei dem ein Serien-Parallel-Umsetzer (51) mit dem Systembus (42) verbunden ist, der es ermöglicht,
die seriellen Bits aus den Folgespeichervorrichtungen in parallele Wörter umzusetzen,
bei dem eine Folgesteuereinrichtung (44) mit den Wählvorrichtungen (49), dem Adresseninkrementierer (48) und dem Umsetzer (51) verbunden ist, die auf systemexterne Anforderungen nach Speicherdaten anspricht, um die Freigabe der Speichervorrichtungen (31-38) zu koordinieren und die Adressen-Inkrementbildung derart zu bewerkstelligen, daß dem externen System parallele Wörter dargeboten werden, dadurch gekennzeichnet,
daß in dem Feld (28) von Speichervorrichtungen (31-38) Ersatzspeichervorrichtungen enthalten sind, und
daß eine dem Feld (28) von Speichervorrichtungen (31-38) zugeordnete, mit der Folgesteuereinrichtung (44) verbundene, Speichereinrichtung (30) vorhanden ist, die dazu dient, Adresseninformationen, die von der Folgesteuereinrichtung (44) erhalten werden, darüber zu speichern, welche von den Speichervorrichtungen (31-38) unbrauchbar sind, und auch welche Reihen oder Spalten in brauchbaren Speichervorrichtungen (31-38) nicht brauchbar sind,
daß in Zuordnung zu dem Feld (28) ein Fehlercode-Schreib- und Lesesystem (55) vorgesehen ist, das dazu dient, einen berechneten Fehlercode an das Feld (28) zusammen mit den Daten einzuschreiben und korrigierbare sowie nicht korrigierbare Fehler beim Lesen der Daten festzustellen,
daß mit dem Feld (28) eine Reparaturvorrichtung (47) verbunden ist, die dazu dient, in Abhängigkeit von der Feststellung eines Fehlers durch das Fehlercode-, Schreib- und Lesesystem (55) eine Reservevorrichtung (53) in dem Feld (28) auszuwählen, in diese alle Daten aus der Speichervorrichtung (31-38) zu übertragen, welche die Daten mit dem nicht korrigierbaren Fehler hervorgebracht hatte, und den Inhalt der Speichereinrichtung (30) derart zu verändern, daß die Information, welche Speichervorrichtungen einschließlich derjenigen, die den nicht korrigierbaren Fehler hervorgebracht hatte, nicht brauchbar sind, auf den neuesten Stand gebracht wird, wobei die Speichereinrichtung (30) einen programmierten ersten Teilbereich (39) enthält, der dazu dient, Reservereihen (oder Spalten) in Speichervorrichtungen (31-38) anstelle der unbrauchbaren Reihen oder Spalten zu adressieren.
2. Speichersystem nach Anspruch 1, dadurch gekennzeichnet, daß der Umsetzer (51) auch eine Umsetzung paralleler Wörter aus dem externen System in serielle Bits für die aufeinanderfolgenden Speichervorrichtungen (31-38) ermöglicht.
3. Speichersystem nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Speichervorrichtungen (31-38) mindestens einige umfassen, in denen die Reihen fehlerhafte Zellen enthalten, deren Lage von Vorrichtung zu Vorrichtung in zufälliger Weise unterschiedlich sein kann.
4. Speichersystem nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß in dem ersten Teilbereich (39) der Speichereinrichtung (30) Informationen darüber gespeichert sind, welche Reihe in jeder Speichervorrichtung (31-38) fehlerhafte Zellen enthält.
5. Speichersystem nach Anspruch 4, dadurch gekennzeichnet, daß die Speichereinrichtung (30) in einem zweiten Teilbereich (41) Informationen darüber speichert, welche der Speichervorrichtungen (31-38) zu viele fehlerhafte Speicherzellen enthalten.
DE19833317160 1982-05-17 1983-05-11 Grossspeichersystem Granted DE3317160A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/379,202 US4493075A (en) 1982-05-17 1982-05-17 Self repairing bulk memory

Publications (2)

Publication Number Publication Date
DE3317160A1 DE3317160A1 (de) 1983-11-17
DE3317160C2 true DE3317160C2 (de) 1991-10-24

Family

ID=23496229

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833317160 Granted DE3317160A1 (de) 1982-05-17 1983-05-11 Grossspeichersystem

Country Status (3)

Country Link
US (1) US4493075A (de)
JP (1) JPS5916200A (de)
DE (1) DE3317160A1 (de)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117800A (ja) * 1982-12-25 1984-07-07 Fujitsu Ltd バツフア・ストレ−ジの1ビツトエラ−処理方式
JPH0670880B2 (ja) * 1983-01-21 1994-09-07 株式会社日立マイコンシステム 半導体記憶装置
US4608687A (en) * 1983-09-13 1986-08-26 International Business Machines Corporation Bit steering apparatus and method for correcting errors in stored data, storing the address of the corrected data and using the address to maintain a correct data condition
US4586178A (en) * 1983-10-06 1986-04-29 Eaton Corporation High speed redundancy processor
JPS6176880A (ja) * 1984-09-19 1986-04-19 Ishikawajima Harima Heavy Ind Co Ltd 乾湿式冷水塔
JPS61186782A (ja) * 1985-02-15 1986-08-20 Shinwa Sangyo Kk 冷却塔
EP0198935A1 (de) * 1985-04-23 1986-10-29 Deutsche ITT Industries GmbH Elektrisch umprogrammierbarer Halbleiterspeicher mit Redundanz
JPH0615234B2 (ja) * 1985-12-05 1994-03-02 東洋メタライジング株式会社 虹彩模様を呈する積層体及びその製造方法
US4939694A (en) * 1986-11-03 1990-07-03 Hewlett-Packard Company Defect tolerant self-testing self-repairing memory system
DE68928112T2 (de) * 1988-03-18 1997-11-20 Toshiba Kawasaki Kk Masken-rom mit Ersatzspeicherzellen
JP2617759B2 (ja) * 1988-04-01 1997-06-04 株式会社荏原シンワ 冷却塔
JPH01292455A (ja) * 1988-05-20 1989-11-24 Hitachi Ltd 半導体記億装置
US5268319A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Highly compact EPROM and flash EEPROM devices
US5268870A (en) * 1988-06-08 1993-12-07 Eliyahou Harari Flash EEPROM system and intelligent programming and erasing methods therefor
EP0389203A3 (de) * 1989-03-20 1993-05-26 Fujitsu Limited Halbleiterspeichergerät beinhaltend Information, die die Anwesenheit mangelhafter Speicherzellen anzeigt
US5535328A (en) * 1989-04-13 1996-07-09 Sandisk Corporation Non-volatile memory system card with flash erasable sectors of EEprom cells including a mechanism for substituting defective cells
EP0675502B1 (de) * 1989-04-13 2005-05-25 SanDisk Corporation EEPROM-System mit aus mehreren Chips bestehender Blocklöschung
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US7447069B1 (en) 1989-04-13 2008-11-04 Sandisk Corporation Flash EEprom system
US5077737A (en) * 1989-08-18 1991-12-31 Micron Technology, Inc. Method and apparatus for storing digital data in off-specification dynamic random access memory devices
JPH0449752U (de) * 1990-08-21 1992-04-27
KR0121800B1 (ko) * 1992-05-08 1997-11-22 사또오 후미오 메모리 카드장치
JP2596307B2 (ja) * 1993-04-14 1997-04-02 石川島播磨重工業株式会社 被冷却水の冷却方法及び冷水塔
DE4329012A1 (de) * 1993-08-28 1995-03-02 Sel Alcatel Ag Verfahren und Vorrichtung zur Fehlerprüfung und zur Fehlerkorrektur in Speicherbausteinen
US6801979B1 (en) 1995-07-31 2004-10-05 Lexar Media, Inc. Method and apparatus for memory control circuit
US6081878A (en) 1997-03-31 2000-06-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6757800B1 (en) 1995-07-31 2004-06-29 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US5793942A (en) * 1996-03-26 1998-08-11 Lucent Technologies Inc. Memory chip architecture and packaging method for increased production yield
US5841710A (en) * 1997-02-14 1998-11-24 Micron Electronics, Inc. Dynamic address remapping decoder
US6411546B1 (en) 1997-03-31 2002-06-25 Lexar Media, Inc. Nonvolatile memory using flexible erasing methods and method and system for using same
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
TW446955B (en) * 1998-10-30 2001-07-21 Siemens Ag The read/write memory with self-testing device and its associated test method
WO2000030116A1 (en) 1998-11-17 2000-05-25 Lexar Media, Inc. Method and apparatus for memory control circuit
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) * 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
US7123512B2 (en) * 2002-07-19 2006-10-17 Micron Technology, Inc. Contiguous block addressing scheme
US7187602B2 (en) * 2003-06-13 2007-03-06 Infineon Technologies Aktiengesellschaft Reducing memory failures in integrated circuits
US7624318B2 (en) * 2005-09-27 2009-11-24 International Business Machines Corporation Method and apparatus for automatically identifying multiple combinations of operational and non-operational components on integrated circuit chips with a single part number
KR20180134120A (ko) * 2017-06-08 2018-12-18 에스케이하이닉스 주식회사 반도체시스템

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3434116A (en) * 1966-06-15 1969-03-18 Ibm Scheme for circumventing bad memory cells
US3633175A (en) * 1969-05-15 1972-01-04 Honeywell Inc Defect-tolerant digital memory system
DE1963895C3 (de) * 1969-06-21 1973-11-29 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Datenspeicher und Datenspeicher anste'uerschaltung
US3882470A (en) * 1974-02-04 1975-05-06 Honeywell Inf Systems Multiple register variably addressable semiconductor mass memory
JPS5721799B2 (de) * 1975-02-01 1982-05-10
US4051354A (en) * 1975-07-03 1977-09-27 Texas Instruments Incorporated Fault-tolerant cell addressable array
JPS585477B2 (ja) * 1975-08-25 1983-01-31 日本電信電話株式会社 バツフアメモリホウシキ
US4310901A (en) * 1979-06-11 1982-01-12 Electronic Memories & Magnetics Corporation Address mapping for memory
JPS5622293A (en) * 1979-07-30 1981-03-02 Fujitsu Ltd Control system for replacement memory
US4321695A (en) * 1979-11-23 1982-03-23 Texas Instruments Incorporated High speed serial access semiconductor memory with fault tolerant feature
US4342084A (en) * 1980-08-11 1982-07-27 International Business Machines Corporation Main storage validation means
US4389715A (en) * 1980-10-06 1983-06-21 Inmos Corporation Redundancy scheme for a dynamic RAM
US4376300A (en) * 1981-01-02 1983-03-08 Intel Corporation Memory system employing mostly good memories
US4422161A (en) * 1981-10-08 1983-12-20 Rca Corporation Memory array with redundant elements

Also Published As

Publication number Publication date
DE3317160A1 (de) 1983-11-17
JPS5916200A (ja) 1984-01-27
US4493075A (en) 1985-01-08

Similar Documents

Publication Publication Date Title
DE3317160C2 (de)
DE2617408C3 (de) Speichermodul fur ein Datenverarbeitungsgerät mit Speicherhierarchie
DE4006285C2 (de)
DE4234155A1 (de) Zeilenredundanzschaltung fuer eine halbleiterspeichervorrichtung
DE68924639T2 (de) Matrixspeicher, der Standardblöcke, Standard-Unterblöcke, einen redundanten Block und redundante Unterblöcke beinhaltet, und integrierter Kreis, der eine Vielzahl solcher Matrixspeicher beinhaltet.
DE3209679C2 (de)
DE69412230T2 (de) Verfahren zur Programmierung von Redundanzregistern in einer Spaltenredundanzschaltung für einen Halbleiterspeicherbaustein
DE2400064A1 (de) Speicherpruefanordnung und diese verwendendes endgeraetsystem in einem datenverarbeitungssystem
DE2744109C2 (de)
DE3618136C2 (de)
EP1046993B1 (de) Halbleiterspeicheranordnung mit BIST
EP1113362B1 (de) Integrierter Halbleiterspeicher mit einer Speichereinheit zum Speichern von Adressen fehlerhafter Speicherzellen
EP1008993B1 (de) Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren
DE10147138B4 (de) Verfahren zur Integration von imperfekten Halbleiterspeichereinrichtungen in Datenverarbeitungsvorrichtungen
DE3329022A1 (de) Datenspeichereinrichtung
DE102008003938A1 (de) Verfahren zum Scramblen von Adressendaten und Speichersystem
DE69032844T2 (de) Halbleiterspeicher mit Einrichtung zum Ersetzen defekter Speicherzellen
DE102004054968B4 (de) Verfahren zum Reparieren und zum Betreiben eines Speicherbauelements
DE19830362A1 (de) Halbleiterspeichervorrichtung
DE19922786B4 (de) Halbleiterspeicher mit Testeinrichtung
WO1997046942A1 (de) Redundanzkonzept für speicherschaltungen mit rom-speicherzellen
DE102004027423A1 (de) Speicherschaltung mit redundanten Speicherbereichen
DE10307027A1 (de) Verfahren und Testeinrichtung zum Ermitteln einer Reparaturlösung für einen Speicherbaustein
DE69518163T2 (de) Schaltungen, systeme und verfahren zur diagnose von fehlerhaften zellen in einer speichereinrichtung
DE4433504C2 (de) Halbleiterspeichervorrichtung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: G11C 29/00

8128 New person/name/address of the agent

Representative=s name: RICHTER, J., DIPL.-ING., 1000 BERLIN GERBAULET, H.

D2 Grant after examination
8364 No opposition during term of opposition