DE3237405A1

DE3237405A1 - Datenuebertragungssystem

Info

Publication number: DE3237405A1
Application number: DE19823237405
Authority: DE
Inventors: Hitoshi Kadoma Osaka Fukagawa; Yoshiyuki Osaka Komoda; Yoshiharu Suzuki; Osamu Kadoma Osaka Tanaka
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1981-10-15
Filing date: 1982-10-08
Publication date: 1983-05-05
Also published as: GB2109206A; JPS5866541A; JPS6232650B2; US4514719A; DE3237405C2; FR2514973A1; GB2109206B; FR2514973B1; CA1195746A

Description

237405

BESCHREIBUNG Datenübertragungssystem

Die Erfindung betrifft ein Datenübertragungssystem gemäi3 dem Oberbegriff des Anspruchs 1*

Ein Datenübertragungssystem unter Verwendung einer Einphasen-Wechselstrom-Netzleitung ist bereits bekannt und wird in der Praxis verwendet. Ein derartiges Datenübertragungssystem ist ferner auf ein System mit einer Dreiphasen-Wechselstrom-Netzleitung erweitert worden. Beispielsweise wird ein System zur Steuerung verschiedener elektrischer Innen- oder Hausgeräte durch Überlagerung eines Hochfrequenzträgers als Steuerdaten auf einer Wechselstromwelle einer Spannungsversorgung mittels einer Innen- oder Hausnetzleitung praktisch eingesetzt. Grundsätzlich wird die Datenübertragung synchron mit den Wechselstromzyklen der Netzleitung durchgeführt. Insbesondere wird, wie in Figur 1 dargestellt ist, indem als Bezug eine Phase der Wechselspannung verwendet wird, bei der diese eine Spannung von Null Volt besitzt (Nulldurchgang), der Abstand zwischen zwei Nulldurchgängen in vier Abschnitte eingeteilt. Die Daten werden durch eine Kombination von in diesen Abschnitten vorhandenen Trägern bzw. Trägerwellen bestimmt. Beispielsweise stellt der erste Abstand zwischen Nulldurchgängen in Figur 1 ein Startsignal, der zweite Abstand zwischen NuI!durchgängen den Wert "1" und der dritte Abstand zwischen Nulldurchgängen den Wert "O" dar. Die Steuerung eines Verbrauchers oder einerLast kann durch Verwendung der Daten zur Verbrauchersteuerung erreicht werden, wobei die Daten aus einigen dieser Werte "1" und "0" aufgebaut sind.

Bei einem auf ein System mit Verwendung einer Dreiphasen-Wechselstromleitung erweiterten Datenübertragungssystem

existiert ein Problem der Synchronisation zwischen einem Sender und einem Empfänger. Insbesondere kann, da die Lage des Nulldurchgangs für jede Phase verschieden ist (siehe Figur A), die Datenübertragung nicht zwischen dem Sender und dem Empfänger erfolgen, die mit verschiedenen Phasen verbunden sind, wenn als Bezug der jeweilige Nulldurchgang gewählt wird. Beispielsweise werden Daten, die synchron mit dein Nulldurchgang der R-Phase gesendet sind, als andere Daten empfangen, wenn diese mit den Nulldurchgängen der S-Phase oder T-Phase synchronisiert sind. Daher wird es notwendig, eine Synchronisation der Signale zwischen einem Sender und einem Empfänger in einem Datenübertragungssystem mit einer Dreiphasen-Wechselstromleitung vorzusehen. Ein typisches Beispiel einer bekannten Lösung für die Synchronisation eines Signales zwischen einem Sender und einem Empfänger in einem Datenübertragungssystem unter Verwendung einer Dreiphasen-Wechselstromleitung ist in der am 24. Oktober 1980 von Yoshiharu Suzuki et al. eingereichten US-Patentanmeldung 200,079 desselben Anmelders, der Matsushita Electric Works, Ltd., beschrieben. Bei dieser bekannten Lösung wird vor der Übertragung eines Steuersignals ein zur Synchronisation eines Signals zwischen Sender und Empfänger erforderliches Synchronisationssignal ausgesendet. Das Synchronisationssignal wird in einem besonderen vorbestimmten Schlüssel ausgesendet. Auf der Empfängerseite wird eine Synchronisation eines Signals zur Senderseite dadurch erreicht, daß das Synchronisationssignal in Bezug auf den eigenen Empfänger-Nulldurchgang erhalten wird und eine Phasenverschiebung gegenüber der Senderseite aufgrund einer Veränderung des oben beschriebenen Schlüssels des empfangenen Signals festgestellt wird. Bei diesem Stand der Technik kann jedoch die Synchronisation zwischen Sender und Empfänger, die durch ein Erfassen des Synchronisationssignals hergestellt ist, nicht notwendigerweise aufrechterhalten werden, bis das folgende Steuersignal vollständig empfangen ist, da bei der bekannten Lösung eine Synchronisations-

Schaltung ständig in Freigabe- bzw. Betriebszustand ist und damit, wenn dasselbe Kodesignal als ein aufgrund von Störungen oder Rauschen verändertes Synchronisationssignal in einem auf das Synchronisationssignal folgenden Steuersignal auftritt, die Synchronisationsschaltung notwendigerweise auf diese Signale reagiert. Daher kann in einem solchen Fall die Synchronisationsbeziehung zwischen einem Sender und einem Empfänger im Verlauf der Datenübertragung verlorengehen. In diesem Fall schlägt die Datenübertragung fehl.

Es ist daher wünschenswert, ein Datenübertragungssystem unter Verwendung einer Dreiphasen-Wechselstrom-Netzleitung zu schaffen, bei dem die Synchronisationsbeziehung bis zum Ende der Datenübertragung aufrechterhalten werden kann, wenn einmal eine Signalsynchronisation zwischen einem Sender und einem Empfänger auf das Erfassen eines Synchronisationssignals hin eingerichtet ist. Als ein möglicher Weg zur Ausbildung eines derartigen Datenübertragungssystems kann in Betracht gezogen werden, daß unmittelbar nach einem Synchronisationssignal ein Signal zum Außerbetriebsetzen der Synchronisationsschaltung oder daß nach einer Datenübertragung ein Signal zum Wiederfreigeben der Synchronisationsschaltung geliefert wird. Ein derartiger Lösungsweg macht jedoch einen Sender und einen Empfänger kompliziert und damit nicht wirtschaftlich.

Es ist daher die Aufgabe der Erfindung, eine Veränderung des synchronisierten Verhältnisses von Sender und Empfänger im Laufe der Datenübertragung bei einem Datenübertragungssystem unter Verwendung einer Dreiphasen-Wechselstrom-Netzleitung zu verhindern. Es ist insbesondere eine Aufgabe der Erfindung, ein Datenübertragungssystem, das eine Dreiphasen-Wechselstrom-Netzleitung verwendet, zu schaffen, bei dem die Datenübertragung mehrmals wiederholt wird und bei dem für jedes wiederholte Mal eine Syn-

chronisation zwischen Sender und Empfänger hergestellt werden kann, so daß die Zuverlässigkeit erhöht ist.

Diese Aufgabe wird durch ein Datenübertragungssystem der eingangs beschriebenen Art gelöst, das gemäß der Erfindung gekennzeichnet ist durch die Merkmale des kennzeichnenden Teils des Anspruchs 1.

Eine Mehrzahl von Sendern und eine Mehrzahl von Empfängern sind mit der Netzleitung einer Dreiphasen-Wechselstromversorgung verbunden. Jeder Sender sendet kontinuierlich Daten nach dem Abschicken eines Koppelsignals in einem vorbestimmten Format zum Herstellen einer Signalsynchronisation zwischen einem Sender und einem Empfänger synchron mit den Zyklen der Phase, mit der der Sender verbunden ist. Jeder Empfänger erfaßt das Koppelsignal synchron mit den Zyklen der Phase, mit der der Empfänger verbunden ist, und stellt eine Signalsynchronisation zwischen Empfänger und Sender entsprechend einer Veränderung her, die das Koppelsignal erfährt. In jedem Empfänger wird nach der Synchronisation das Synchronisationsverhältnis aufrechterhalten, d.h. eingestellt bzw. verriegelt bis zum Ende der Datenübertragung.

Bei einer bevorzugten Ausführungsform der Erfindung wird die Koppelung bei einem Empfänger in Antwort auf das Erfassen eines Koppelsignals und die Entkoppelung in Antwort auf das Erfassen eines Nicht-Besetztsignals nach dem Ende der Datenübertragung durchgeführt. Bei der bevorzugten Ausführungsform der Erfindung ist es nicht erforderlich, ein separates Signal zur Koppelung und Entkoppelung der gegenseitigen Verriegelung zusätzlich vorzusehen.

Bei einer weiteren bevorzugten Ausführungsform der Erfindung wird die Übertragung des Koppelsignals und der darauffolgenden Daten mehrmals wiederholt. Diese Wiederholung wird verschachtelt mit Zeiträumen für das Nicht-Besetzt-

signal durchgeführt. Damit wird jedesmal eine Koppelung und Entkoppelung der gegenseitigen Verriegelung durchgeführt und damit die Zuverlässigkeit erhöht.

Weitere Merkmale und Zweckmäßigkeiten der Erfindung ergeben sich aus der Beschreibung von Ausführungsbeispielen der Erfindung im Zusammenhang mit den Figuren. Von den Figuren zeigen:

Fig. 1 in einer graphischen Darstellung verschiedene Signalformen zur Erklärung des Grundkonzeptes einer Datenübertragung unter Verwendung einer Netzleitung;

Fig. 2 ein Schemabild einer Übersicht des erfindungsgemäßen Signalübertragungssystems unter Verwendung einer Dreiphasen-Wechselstrom-Netzleitung;

Fig. 3 eine bevorzugte Ausführungsform eines Signalformats zur Verwendung bei der erfindungsgemäßen Datenübertragung;

Fig. 4 in einer graphischen Darstellung Wellenformen eines Dreiphasen-Wechselstroms und ein Beispiel eines der Dreiphasen-Wechselspannung überlagerten Koppelsignals zur Erklärung, wie eine Signalsynchronisation zwischen einem Sender und einem Empfänger mittels des Koppelsignals hergestellt wird;

Fig. 5 eine bevorzugte Ausführungsform eines Signalformats in dem Fall, in dem eine Datenübertragung mehrmals wiederholt wird;

Fig. 6A ein schematisches Blockschaltbild einer bevorzugten Ausführungsform eines erfindungsgemäßen Senders;

Fig. 6B ein Zeitschaubild zur Erklärung der Betriebsweise des in Figur 6A gezeigten Senders;

Fig. 7 ein schematisches Blockschaltbild einer bevorzugten Ausfuhrungsform des erfindungsgemäßen Empfängers;

Fig. 8 den in Figur 7 gezeigten Synchronisationsteil

171 separat und im Detail;

Fig. 9 den in Figur 8 gezeigten "lllllXOX"-Detektor 83 einzeln;

Fig. 10 den Entkoppelungsteil 77 einzeln;

Fig. 11 ein Diagramm zur Erläuterung der Erfassung eines Zeitraumes eines Nicht-Besetztsignals;

Fig. 12 eine andere bevorzugte Ausführungsforra des in Figur 8 gezeigten Koppelsignalerfassungsteils 74; und

Fig. 13 einen in Figur 7 gezeigten Verbrauchersteuerteil

172 einzeln und im Detail.

Figur 2 ist ein Blockschaltbild einer Übersicht des erfindungsgemäßen Datenübertragungssystems unter Verwendung einer Dreiphasen-Wechselstrom-Netzleitung. Eine Mehrzahl von Sendern Tl, T2,..., Tn und eine Mehrzahl von Empfängern Rl, R2, ..., Rn sind jeweils mit einer Phase der Dreiphasen-Wechselstrom-Netzleitung verbunden. Die Datenübertragung kann zwischen jedem beliebigen Sender und jedem beliebigen Empfänger erfolgen.

Figur 3 zeigt ein Beispiel eines Signalformats zur. Verwendung bei einer derartigen Datenübertragung. Wie in Figur 3 gezeigt ist, wird ein im weiteren als Koppelsignal bezeichnetes Verriegelungssignal zur Signalsynchronisation zwischen einem Sender und einem Empfänger vor dem Abschicken eines Steuersignals mit einem Startsignal, einem Adressensignal, einem Laststeuersignal und einem Endsignal abgesendet. Das Startsignal ist ein Signal zur Angabe des Beginns und das Endsignal ein Signal

zur Angabe des Endes des Steuersignals. Ferner ist das Adressensignal ein Signal zur Angabe eines Empfängers, an den das Steuersignal gerichtet ist, und das Laststeuersignal ein Signal zur Angabe eines Steuervorgangs einer Last, beispielsweise des EIN- oder AUS-Schaltens einer Stromversorgung. Derartige Steuersignale oder Signale sind im einzelnen in der oben erwähnten US-Patentanmeldung beschrieben, die durch Bezugnahme mit in die Beschreibung aufgenommen wird.

Anhand wiederum der Figur 2 soll die Betriebsweise eines erfindungsgemäßen Senders und eines erfindungsgemäßen Empfängers schematisch beschrieben werden. Ein von irgendeinem Sender mit dem in Figur 3 gezeigten Format gesendetes Signal wird von allen Empfängern erhalten. Jeder Empfänger erfaßt zunächst ein Koppelsignal, das in dem vom Sender abgesendeten Signal enthalten ist und sich im vorderen Bereich des Signals befindet, und führt eine Signalsynchronisation zwischen dem Empfänger und dem das Signal abschickenden Sender durch. Eine Synchronisationsart soll in Verbindung mit Figur 4 beschrieben werden. Bei jedem Empfänger wird nach dem Herstellen einer Synchronisation mit dem das Koppelsignal abschickenden Sender auf das Erfassen des Koppelsignals hin das Synchronverhältnis unverändert oder verriegelt gelassen, bis der Empfang der nachfolgenden Signalfolge beendet ist. Wenn einmal eine Synchronisation hergestellt ist, stellt jeder Empfänger ein auf das Koppelsignal folgendes Steuersignal fest und es wird im Fall, daß über ein im Steuersignal enthaltenes Adressensignal festgelegt ist, daß das Signal an den betreffenden Empfänger selbst gerichtet ist, daraufhin eine durch ein im Steuersignal enthaltenes Laststeuersignal angegebene Steueroperation für die Last durchgeführt. Die Koppelung wird auf das Erfassen eines vorbestimmten Zeitraums für ein Nicht-Besetztsignal nach dem Ende einer Signalreihe freigegeben. Wenn daraufhin wiederum

eine neue Signalreihe gesendet wird, erfaßt der Empfänger daher ein neues Koppelsignal und führt auf die Erfassung den neuen Koppel signals hin eine Synchronisation mit dem Sender durch, der die neuen Signale aussendet.

In Figur 4 ist eine bevorzugte Ausführungsform eines Koppelsignals und einer Erstellungsart einer Signal synchronisation zwischen einem Sender und einem Empfänger mittels des Koppelsignals gezeigt. In (b) ist eine bevorzugte Ausführungsform eines Koppelsignals gezeigt, das beispielsweise der R-Phase eines in (a) gezeigten Dreiphasen-Wechsel Stroms überlagert abgeschickt werden soll. Das gezeigte Koppelsignal besitzt vier Abschnitte, in die der Abstand zwischen zwei Nulldurchgängen eingeteilt wird, wobei der erste Abschnitt den Wert "O" (kein Träger) und der zweite, dritte und vierte Abschnitt den Wert "1" (Träger) aufweist, was ein Signalformat "Olli" ergibt. Das Koppelsignal wird auf der Empfängerseite empfangen, bei der die Nulldurchgänge beim Empfänger als Bezug verwendet werden. Um das Koppelsignal genau zu erfassen, wird bei einem Empfänger ein System von 8 Abschnitten verwendet. Daher wird entsprechend der Phase, mit der der Empfänger verbunden ist, das Koppelsignal in einer der folgenden drei Arten empfangen. Es ist zunächst leicht verständlich, daß bei einer R-Phase das Format des empfangenen Signals "00111111" ist, da das Koppelsignal von der R-Phase ausgesendet wurde. Bei einer S-Phase ist das Format des empfangenen Signals "11X0X111", da die Posi-Lion des Nulldurchgangs der R-Phase um 120° voraneilt, wie in Figur 4 (a) gezeigt ist. Das Zeichen "X" bezeichnet einen unbestimmbaren Abschnitt, bei dem teilweise ein Träger vorliegt. Schließlich ist bei einer T-Phase das empfangene Signal "11111X0X", da die Position des Nulldurchgangs der R-Phasee um 60° vorauseilt. Auf solche Weise kann die Phasenverschiebung zwischen dem Nulldurchgang beim Sender und dem Nulldurchgang beim Empfänger durch Erfassen der Art erfaßt

werden, in der das Koppel signal erhalten wird. Damit, wird das NulldurchgangGsignal im Empfänger zur Korrektur tier Phasenverschiebung verzögert. Das verzögerte Signal wird als Synchronisationssignal zum Empfang des auf day Koppelsignal folgenden Steuersignals verwendet. Damit kann die Synchronisation eines Signals zwischen einem Sender und einem Empfänger erreicht werden.

Bei solcher Lösung ist es prinzipiell erforderlich, mindestens zwei Intervalle von einem Nulldurchgang zum nächsten als Koppelsignalperiode zu verwenden, da die Lage, in der ein Signal erfaßt wird, verschoben ist. Dazu sei das erste und das zweite Nulldurchgangsintervall in Figur 4 betrachtet. Wie im folgenden beschrieben werden wird, werden beim Herstellen einer ersten Signalsynchronisation zwischen einem Sender und einem Empfänger in dem Fall, in dem die gleichen Koppelsignale fortlaufend zweimal erfaßt werden, drei oder mehr Nulldurchgangsintervalle benötigt. Dazu sei auf das erste, zweite und dritte Nulldurchgangsintervall in Figur 4 verwiesen. Das Koppelsignal in der Form "Olli", wie voranstehend beschrieben, ist lediglich als Beispiel angegeben. Selbstverständlich kann jedes beliebige Koppelsignal außer einem Signal mit nur "0"en oder nur "l"en im Nulldurchgangsintervall verwendet werden. Der wesentliche Kern ist, daß das Koppelsignal in einer von der Verschiebung der erfaßten Stelle abhängigen verschiedenen Form erfaßt wird.

In Figur 5 ist ein bevorzugtes Ausführungsbeispiel eines Signalformats für den Fall gezeigt, in dem die Datenübertragung mehrmals (in diesem Beispiel zweimal) wiederholt wird. Das Format der einzelnen Signalgruppen ist gleich dem in Figur 3 gezeigten. Insbesondere wird darauf hingewiesen, daß zwischen zwei Signal gruppen ein Nicht-Besetztsignalzeitraum bzw.' eine Signalpau.se vorgesehen ist.

BAD ORIGINAL

Der Zweck der Signalpause ist, die gegenseitige Verriegelung zu lösen. Um die Datenübertragung zu beschleunigen, ist daher eine kürzere Signalpause günstig, vorausgesetzt, daß die Pause ausreicht, die Verriegelung zu lösen. Dieses wird noch im Detail dargelegt. Bei einer Datenübertragung, die mehrmals wiederholt wird, erfolgt die Erfassung des Koppelsignals und die Synchronisation zwischen einem Sender und einem Empfänger in Antwort auf die Erfassung des Koppelsignals jedesmal. Selbst wenn aufgrund einer Änderung des ersten Koppelsignals durch Störungen oder dergleichen die korrekte Synchronbeziehung nicht hergestellt wurde, erfolgt die Synchronisation von neuem durch das folgende zweite und dritte Koppelsignal (wenn die Datenübertragung dreimal wiederholt wird). Damit kann im Vergleich zu einer einfachen Datenübertragung die Zuverlässigkeit erhöht werden.

In Figur 6A ist in sehematischer Blockdarstellung eine bevorzugte Ausführungsform eines erfindungsgemäßen Senders dargestellt. Der Sender enthält drei mit einer strichpunktierten Linie umgrenzte Teile, nämlich ein Sendeteil 620 zur Erzeugung eines Sendesignals, ein Empfangsteil 630 zum Empfang eines Antwortsignals von einem Empfänger und ein Zeitgeberteil 610 zum Betrieb des Sendeteils 620 und des Ernpfangsteils 630 synchron mit einem Nulldurchgangssignal. Zwischen dem Sende- und Empfangsteil 620, 630 und einer Dreiphasen-Wechselstrom-Netzleitung ist ein Modem (S4O zum Modulieren und Demodulieren eines Signals vorgesehen. Jedes Teil wird im folgenden anhand der Figur L)A im Detail beschrieben.

Zunächst :.uj 1 I der Zeitgeberteil Γ)10 erläutert werden. Kin mit der Ureiphasen-Wechselstrom-Netzleitung verbundener Nulldurchgangsdetektor 611 erfaßt den eigenen Nulldurchgang, d.h. den Nulldurchgang der Phase, mit der der Sender verbunden ist, und liefert Nulldurchgangsimpulse

$AD ORIGINAL

- Ib -

an einen Taktsignalerzeuger 612. Der Taktsignalerzeuger 612 mit einem eingebauten Taktgeber erzeugt mittels des eingebauten Taktgebers Taktsignale, die vom Sende teil 620 und Empfangsteil 630 benötigt werden, wobei der Nulldurchgangsimpuls vom Nulldurchgangsdetektor 611 als Bezug verwendet wird. Die Taktsignale werden einer Zeitsteuerung 623 und einem Sendesignalerzeuger 628 im Sende toil b?A) und einem Antwortsignaldetektor 631 im KrtipfangHlei 1 (53O zugeleitet.

Als nächstes soll das Sendeteil 620 beschrieben worden. In der Anordnung des Sendeteils 620 reagiert ein mit einem Sendestartschalter 621 verbundener Triggersignalerzeuger 622 auf das Einschalten des Schalters damit, der Zeitsteuerung 623 ein Triggersignal zur Freigabe 'der Zeitsteuerung 622 zuzuleiten. Die Zeitsteuerung 623 schickt ein Zeitsteuersignal zur Steuerung des zum Erzeugen eines Sendesignals erforderlichen Zeitablaufs an ein Schieberegister 625, einen im weiteren als Koppelsignalerzeuger bezeichneten Verriegelungssignalerzeuger 626, einen Signalwähier 627 und den Sendesignalerzeuger 628. Der Signal wähl er

627 wählt eines der im Koppelsignal erzeuger 626 erzeugten Koppelsignale und Steuerdaten, die in einem Steuerdatenerzeuger 624 erzeugt werden und im Schieberegister 62b von einer parallelen Form in eine serielle Form umgewandelt werden, so daß das ausgewählte Signal dem Sendesignalerzeuger 628 zugeleitet wird. Der Sendesignalerzeuger

628 empfängt ein Signal vom Signalwähler 627, das ein logisches Signal darstellt, und wandelt dieses um in ein Trägersignal synchron mit dem Taktsignal vom oben beschriebenen Zeitgeberteil 610. Das Trägersignal wird dem Modem 640 zugeleitet, so daß es dem Dreiphasen-Wechselstrom bzw. -wechselspannung überlagert wird.

Figur 6B ist ein Zeitschaubild bzw. ein AbIaufdiagramm zur Erleichterung des Verständnisses des Betriebes des wie oben beschrieben aufgebauten Sendeteils 620. Anhand

BAD ORIGINAL

von Figur 6B soll der Betrieb des Sendeteils 620 erläutert werden. Der Triggersignal erzeuger 622 erzeugt in Antwort auf das Schalten des Sendestartschalters 621 ein Triggersignal·, wie im Zeitschaubild (a) gezeigt ist. Auf den Empfang des Triggerimpulses hin wird die Zeitsteuerung 623 freigegeben. Die Aufgabe der Zeitsteuerung 623 ist es, den Zeitablauf des Betriebes jedes Teils des Sendeteils 620 zu steuern, so daß die Daten synchron mit den Nulldurchgangssignalen abgeschickt werden. Demgemäß empfängt die Zeitsteuerung 623 den Nulldurchgangsimpuls vom Taktsignalerzeuger 612 und steuert den Betrieb jedes Teils mittels des Nulldurchgangsimpulses als Referenz in folgender Weise.

Zunächst wird beim ersten Nulldurchgang unmittelbar nach dem Trigger ein Koppelsignalerzeuger-Wählsignal (b) an den Signalwähler 627 geschickt. Der Signalwähler 627 reagiert auf das Signal (b) mit der Ansteuerung des Koppelsignalerzeugers. Gleichzeitig wird ein Setzsignal (d) an den Koppelsignalerzeuger 626 gegeben. Der Koppelsignalerzeuger 626 reagiert auf das Signal (d) mit der Erzeugung der Koppelsignaldaten. In der gezeigten Ausführungsform besitzen zum Zweck der Vereinfachung der Vorrichtung die Daten im Koppelsignal den gleichen Wert wie der Wert "1", aus dem das Steuersignal aufgebaut ist. Insbesondere ist dann, wenn der Steuerwert "1" durch das Kodeformat "Olli" in vier Abschnitten des Nulldurchgangsintervalls angegeben ist, das Koppelsignal ebenfalls durch das Kodeformat "Olli" angegeben. Da der erfindungsgemäße Empfänger eine Koppelfunktion betsitzt, wird der Steuerwert "1" niemals irrtümlich als Koppelsignal angenommen. Es ist ebenfalls möglich, das Koppelsignal verschieden vom Steuerwert "1" zu machen. In diesem Fall kann das Koppelsignal, wie im folgenden beschrieben wird, in gleicher Weise wie ein Startsignal und ein Endsignal behandelt werden.

In dieser Weise erzeugt der Koppelsignalerzeuger 626 nach der bevorzugten Ausführungsform den Steuerwert "1", d.h. ein Signal mit hohem Pegel. Das Koppelsignal wird dem Sendesignalerzeuger 628 über den Signalwähler 627 zugeleitet. Dieser Zustand liegt andauernd während zweier Nulldurchgangsintervalle vor und wird durch ein Rücksetzsignal (d) von der Zeitsteuerung 623 beendet. Insbesondere wird der Koppelsignalerzeuger 626 rückgesetzt. Gleichzeitig wird anstelle des Koppelsignalerzeuger-Ansteuersignals (b) ein Schieberegister-Ansteuersignal (c) an den Signalwähler 627 geschickt, so daß das Intervall L für das Koppelsignal beendet wird.

Der Sendesignalerzeuger 628 empfängt ein Koppelsignal mit hohem Pegel und erzeugt ein entsprechendes Signal "Olli". Es ist festgelegt, daß der Wert "1" einem Signal "Olli" in einem einzigen Nulldurchgangsintervall entspricht. Das entsprechende Signal wird synchron mit dem vom Taktsignalerzeuger 612 gelieferten Taktsignal erzeugt. Genauer gesagt sind die Taktsignale Signale zur Unterteilung eines einzelnen Nulldurchgangsintervalls in vier Abschnitte.

Der Signalwähler 627 empfängt das Schieberegister-Ansteuersignal (c) zur Ansteuerung des Schieberegisters 625. Gleichzeitig wird der Startsignalerzeugerimpuls (e) von der Zeitsteuerung 623 zum Sendesignalerzeuger 628 geschickt. Beim Empfang des Impulses (e) erzeugt der Sendesignalerzeuger 628 ein festgelegtesStartsignal, beispielsweise "0101", während eines einzigen Nulldurchgangsintervalls. Gleichzeitig mit dem Ende des Startsignals wird an das Schieberegister 625 von der Zeitsteuerung 623 ein Taktsignal (f) zum Auslesen angelegt. Das Schieberegister 625 sendet dem Sendesignalerzeuger 628 über den Signalwähler 627 im Steuerdatenerzeuger 624 erzeugte Steuerda-

ten in paralleler Form bitweise synchron mit dem Takt (f). Die Steuerdaten geben eine Adresse eines Empfängers an, der das Signal empfangen soll, sowie die Art der Laststeuerung, d.h. die Steuerdaten enthalten ein Adressensignal und ein Laststeuersignal. Die Steuerdaten werden vor dem Schalten des Sendestartschalters 621 durch einen externen Vorgang erzeugt. Die Bitzahl dieser Signale ist festgelegt und beträgt im gezeigten Beispiel jeweils 7 Bits. Der Sendesignalerzeuger 628 empfängt die Steuerdaten bitweise und erzeugt ein entsprechendes Signal. Die Erzeugung.swelse war bereits oben beschrieben. Beispielsweise wird entsprechend dem Wert "1" ein Signal "Olli", entsprechend dem Wert "O" ein Signal "0100" erzeugt.

Nach Beendigung der Verarbeitung der 7-Bit-Daten liefert die Zeitsteuerung 623 einen Endsignalerzeugerimpuls (g) an den Sendesignalerzeuger 628. Der Sendesignalerzeuger 628 empfängt den Impuls (g) und erzeugt ein Endsignal, beispielsweise "0001", in Trägersignalart für ein einziges Nulldurchgangsintervall. Gleichzeitig mit der Beendigung des Endsignals wird der Signalwähler 627 in Neutralzustand versetzt, in dem keines der auswählbaren Signale gewählt wird. Insbesondere wird von der Zeitsteuerung 623 an den Signalwähler 627 kein Wählsignal angelegt. Als Folge davon ist das Intervall (C) für das Steuersignal abgeschlossen und das Intervall N für ein Nicht-Besetztsignal bzw. Leeroder Pausensignal beginnt. Während des Intervalls N erzeugt der Sendesignalerzeuger 628 keine Trägersignale (d.h. ein Signal "0000"), da das Teil 627 keine Daten erhält. Auf diese Weise wird ein an den Empfänger abzuschickendes Trägersignal im Modem 640 einem Dreiphasen-Wechselstrom bzw. -wechselspannung überlagert.

Schließlich soll das Empfangsteil 630 erläutert werden. Ein Antwortsignaldetektor 631 empfängt ein Antwortsignal von einem Empfänger, das im Modem 640 demoduliert wird,

und wandelt dieses synchron mit den Taktsignalen vom Taktsignalerzeuger 612 in ein logisches Signal um. Das Signal wird einem Signaldetektor- und -prüfteil 633 zugeleitet, nachdem es im Schieberegister 632 von einer seriellen Form in eine parallele Form umgewandelt wurde. Das Signaldetektor- und -prüfteil 633 prüft den Inhalt des Signal κ und steuert eine Anzeige 634 derart, daß nine: dem Inhalt entsprechende Anzeige erfolgt.

In Figur 7 ist eine bevorzugte Ausführungsform eines erfindungsgemäßen Empfängers in schematischer Blockdarstellung gezeigt. Der Empfänger enthält ein mit einer Dreiphasen-Wechselstrom-Netzleitung verbundenes Modem 71 zum Demodulieren eines der Dreiphasen-Wechselspannung bzw, -wechselstrom überlagerten Trägerwelle, ein Synchronisierteil 171, das ein Koppelsignal vom Modem 71 und Nulldurchgangssignale vom nichtgezeigten Nulldurchgangssignalerzeuger empfängt und ein Synchronisationssignal zum Empfang erzeugt, sowie ein Laststeuerteil 172, das ein Steuersignal vom Modem 71 und ein Synchronisationssignal vom Synchronisierteil 171 empfängt und mit dem Modem 71 und dem Synchronisierteil 171 zur Laststeuerung verbunden ist. Genauer gesagt enthält das Synchronisierteil 171 einen im weiteren als Koppelsignaldetektor bezeichneten Verriegelungssignaldetektor 74 zum Erfassen eines Koppelsignals vom Modem 71, einen Synchronisationssignalerzeuger 75 zum Erzeugen eines Ernpfangs-Synchronisationssignals in Antwort auf ein Erfassungssignal vom Koppelsignaldetektor 74 durch Einstellung der Phase eines Nulldurchgangssignals, eine Koppelschaltung 76 zum Außerbetriebsetzen des Synchronisationssignalerzeugers 75 in Antwort auf das erste Erfassungssignal vom Koppelsignaldetektor 74, so daß der Synchronisationssignalerzeuger 75 nicht auf dem ersten Erfassungssignal folgende E-rfassungssignale reagiert, eine im folgenden als Entkoppelteil bezeichnete Verriegelungsfreigabeeinrichtung 77 zum Erfassen des Intervalls des Nichtbesetztsignalg bzw. der Signalpause vom Modem 71 und

^ßAD ORDINAL

zum Freigeben des Außerbetriebsetzens des Synchronisationssignalerzeugers. Insbesondere enthält das Laststeuerteil 172 ein Signaldetektor- und -prüfteil 72 zum Erfassen und Prüfen des Steuersignals vom Modem 71 synchron mit einem Synchronisationssignal vom Synchronisierteil 171, und eine Relais-Steuerschaltung 73 zur Steuerung eines Relais 78 zur Laststeuerung in Antwort auf ein Erfassungsund Prüfausgangssignal vom Signaldetektor- und -prüfteil 72. Der jeweilige Aufbau eines jeden Blocks ist in Figur und weiteren auf Figur 8 folgenden Figuren beschrieben und wird noch im Detail" beschrieben.

Zunächst soll unter Bezug auf Figur 7 die Betriebsweise des gezeigten Empfängers erläutert werden. Das mit einer beliebigen Phase einer Dreiphasen-Wechselstrom-Netzleitung verbundene Modem 71 empfängt einen Dreiphasen-Wechselstrom, dem ein Trägersignal überlagert ist, und demoduliert diese, um das Trägersignal zu entnehmen. Das entnommene Trägersignal wird jeweils dem Koppelsignaldetektor 74, dem Entkoppelteil 77 und dem Signaldetektor- und -prüfteil 72 zugeleitet. Der Koppelsignaldetektor empfängt das Trägersignal und erfaßt ein im Anfangsteil des Signals vorliegendes Koppelsignal, wobei der eigene Nulldurchgang, d.h. der Nulldurchgang derjenigen Phase, mit der das Modem 71 verbunden ist, als Referenz verwendet wird. Wie oben mit Bezug auf Figur 3 beschrieben wurde, gibt es drei Erfassungsarten. Bei wiederum einem Beispiel wird im Fall, in dem ein der R-Phase überlagertes Signal an einer R-Phase empfangen wird, das empfangene Signal als "00111111", und im Fall, in dem das der R-Phase überlagerte Signal an einer S-Phase empfangen wird, das empfangene Signal als "11X0X111" erfaßt. Ferner wird im Fall, in dem das der R-Phase überlagerte Signal an einer T-Phase empfangen wird, das empfangene Signal als "11111X0X" erfaßt. Das

erfaßte Ausgangssignal wird der Koppelschaltung 76 sowie dem Synchronisationssignalerzeuger 75 zugeleitet.

Der Synchronisationssignalerzeuger 75 empfängt das erfaßte Ausgangssignal und erzeugt ein Synchronisationssignal zur Verwendung beim Empfang eines Steuersignals, das auf das Koppelsignal folgend gesendet wird. Das Detektorausgangssignal "00111111" gibt an, daß ein Empfänger und ein Sender mit derselben Phase verbunden sind. In einem solchen Fall gibt der Synchronisationssignalerzeuger 7b sein eigenes Nulldurchgangssignal als Synchronisiersignal an das Signaldetektor- und -prüfteil 72. Das Detektorausgangssignal "11XDX111" gibt an, daß der Nulldurchgangszeitpunkt der Phase, mit der ein Sender verbunden ist, um 60° nach dem Nulldurchgangszeitpunkt der Phase liegt, mit der ein Empfänger verbunden ist. Daher liefert in diesem Fall der Synchronisationssignalerzeuger 75 an das Signaldetektor- und -prüfteil 72 ein Signal als Synchronisiersignal, das gegenüber dem eigenen Nulldurchgangssignal um 60° verzögert ist. Das Detektorausgangssignal "11111X0X" gibt an, daß der Nulldurchgangszeitpunkt der Phase, mit der der Sender verbunden ist, um 120° nach der Nulldurchgangsphase der Phase liegt, mit der der Empfänger verbunden ist. Daher liefert in diesem Fall der Synchronisationssignalerzeuger an das Signaldetektor- und -prüfteil 72 als Synchronisiersignal ein Signal, das gegenüber dem eigenen Nulldurchgang um 120° verzögert ist.

Das Signaldetektor- und -prüfteil 72 bestimmt, erfaßt und prüft ein Steuersignal, das vom Modem 71 geliefert wird, synchron mit dem Synchronisiersignal. Das Steuersignal enthält ein Startsignal, ein Adressensignal, ein Laststeuersignal und ein Endsignal, wie bereits beschrie-

ben wurde. Der Betieb des Signaldetektor- und -prüfteils 72 wird in Antwort auf das Erfassen des Startsignals begonnen und in Antwort auf das Erfassen des Endsignals beendet. Das Signaldetektor- und -prüfteil 72 führt eine im folgenden beschriebene Vergleichsoperation für das auf das Startsignal folgende Adressensignal und das Steuersignal durch und betätigt, wenn das Adressensignal mit der Adresse des Empfängers übereinstimmt, die Relais-Steuerschaltung 73 und steuert das Relais 78 zur Laststeuerung.

Andererseits reagiert die Koppelschaltung 76 auf das erste Detektorausgangssignal des Koppelsignaldetektors 74 damit, den Synchronisationssignalerzeuger 75 unempfindlich gegenüber auf das erste Ausgangssignal folgende Detektorausgangssignale zu machen, d.h. den Synchronisationssignalerzeuger 75 zu verriegeln. Als Folge davon wird, nachdem ein Synchronisiersignal als Ausgangssignal des Synchronisationssignalerzeugers 75 in Antwort auf das erste Detektorausgangssignal vom Koppelsignaldetektor, wie voranstehend beschrieben wurde, geliefert wurde, das Synchronverhältnis beibehalten, bis die Verriegelung in der im folgenden beschriebenen Weise gelöst wird.

Die Entkoppelung bzw. das Lösen der Verriegelung erfolgt im Entkoppelteil 77. Das Entkoppelteil 77 empfängt ein Signal vom Modem 71 und erfaßt eine im Signal enthaltene Signalpause bzw. ein Leersignal. Bei Erfassen der Signalpause läßt das Entkoppelteil 77 den Synchronisationssignalerzeuger 75 auf das Detektorausgangssignal vom Koppelsignaldetektor 74 reagieren, d.h., die Verriegelung wird aufgehoben. Selbstverständlich wird im Fall, daß der Koppel signaldetektor 74 darauffolgend ein Koppelsignal erfaßt, von neuern ein dementsprechendes Synchronisiersignal angelegt. Immer, wenn das Koppelsignal von einer von der vor-

hergehenden Phase verschiedenen Phase stammt, wird das Synchronisiersignal entsprechend verändert, wenn aber das Koppeisignal von derselben Phase wie vorher stammt, ist das Synchronisiersignal wiederum in gleicher Weise vorgesehen. Damit kann ein Empfänger erhalten werden, bei dem im Laufe des Empfangs einer Reihe von Signalen, die ein Koppelsignal und ein Steuersignal, enthalten, das Synchronisiersignal nicht verändert, wird und die gegenseitige Koppelung bzw. Verriegelung in Antwort auf die Beendigung der Signalreihe gelöst bzw. aufgehoben wird. Es kann auch möglich sein, eine Koppelung in Antwort auf das Erfassen eines Endsignals zu lösen, was im folgenden beschrieben werden soll.

Figur 8 zeigt im Detail speziell ein Synchronisierteil 171 nach Figur 7. Der Koppelsignaldetektor 74, der Synchronisationssignalerzeuger 75 und die Koppelschaltung 76 nach Figur 7 sind mit strichpunktierten Linien umgrenzt, wobei jedes Teil in Figur 8 mit den gleichen Bezugszeichen versehen ist. Der Koppelsignaldetektor 74 enthält einen "O0111111"-Detektor 81, einen ^llllXXOXlll"-Detektor 82 und einen "lllllXOX"-Detektor 83, die jeweils Signale vom Modem 71 empfangen. Der Koppelsignaldetektor 74 enthält ferner ein ODER-Gate 84, das ein "llXOXlll"-Detektorausgangssignal an seinem einen Eingang und ein "11111XOX"-Detektorausgangssignal an seinem anderen Eingang erhält, sowie ein ODER-Gate 85, das ein "0011llll"-Detektorausgangssignal an einem Eingang und das Ausgangssignal des ODER-Gates 84 an seinem anderen Eingang erhält. Die Koppelschaltung 76 enthält einen Puffer 87, dem ein Ausgangssignal vom ODER-Gate 85 im Koppelsignaldetektor 74 zugeleitet wird, ein RS-Flip-Flop 88, dem ein Ausgangssignal des Puffers 87 an seinem Rücksetzeingang R und ein Ausgangssignal vom Entkoppelteil 77 an seinem Setz-

eingang S zugeleitet wird, sowie ein UND-Gate 89, dem an seinem einen Eingang ein Ausgangssignal vom RS-Flip-Flop 88 und an seinem anderen Eingang ein Ausgangssignal vom ODER-Gate 85 im Koppelsignaldetektor 74 zugeführt wird. Der Synchronisationssignalerzeuger 75 enthält ein D-Flip-Flop 86, dem ein Ausgangssignal des ODER-Gates 84 im Koppelsignaldetektor und ein Ausgangssignal vom "11111XOX"-Detektor 83 im Koppelsignaldetektor 74 zugeführt wird. Das D-Flip-Flop 86 empfängt ein Ausgangssignal vom UND-Gate 89 in der Koppel schaltung 76 an seinem Takteingang CK und ein Ausgangssignal vom Entkoppelteil 77 an seinem Rücksetzeingang R. Die Ausgänge Ql und Q2 vom D-Flip-Flop 86 werden an die Schalter 183 bzw. 184 im Synchronisationssignalerzeuger 75 als dessen Steuereingang angelegt. Eine Eingangsseite des Schalters 183 ist mit der Ausgangsseite des Schalters 184 verbunden. Ein Nulldurchgangssignal wird an die andere Eingangsseite des Schalters 183 angelegt. Eine Eingangsseite des Schalters 184 ist mit einem monostabilen Multivibrator 181 zur Verzögerung des empfangenen Nulldurchgangssignals um 120° versehen. Die andere Eingangsseite des Schalters 184 1st mit einem monostabilen Multivibrator 182 zur Verzögerung eines empfangenen Nulldurchgangssignals um 60° verbunden.

Der in Figur 8 gezeigte spezielle Aufbau des Synchronisierteils kann die im Zusammenhang mit der Figur 7 beschriebene Betriebsweise des Synchronisierteils 171 vollständig erreichen und gewährleisten.

Figur 9 zeigt speziell einen "lllllXOX"-Detektor 83 der drei in dem in Figur 8 gezeigten Koppelsignaldetektor 74 enthaltenen Detektoren 81, 82, 83. Als Beispiel ist lediglich ein Detektor gezeigt, selbstverständlich sind jedoch die anderen Detektoren in ähnlicher Weise aufgebaut. Ein Frequenzmesser 101 ist mit dem Modem 71 verbunden und empfängt von diesem ein von diesem demoduliertes Trägersignal.

Der Frequenzmesser 101 zählt die Zahl der Wiederholungen eines Trägersignals, so daß ein Ausgangssignal in Abhängigkeit der An- oder Abwesenheit des Trägers ausgegeben wird. Der Zeittakt bei diesem Zählen wird durch eine Zeitsteuerung 104 gesteuert, die mit dem Nulldurchgangssignal der Phase, mit der der Empfänger verbunden ist, synchronisiert ist. Insbesondere reagiert die Zeitsteuerung 104 auf ein einzelnes Nulldurchgangssignal damit, dem Rücksetzeingang R des Frequenzmessers 101 8 Rücksetzzeitsignale zuzuleiten, so daß der Frequenzmesser 101 in jedem Nulldurchgangsintervall 8mal wiederholt eine Zähloperation durchführen kann. Der Frequenzmesser 101 liefert an ein Schieberegister 102 ein Ausgangssignal mit dem Wert einer logischen "1", die die Anwesenheit eines Trägers angibt, nur dann, wenn der Zählwert zum Zweck einer klaren Unterscheidung zwischen Störungen oder Rauschen und einem Trägersignal einen vorbestimmten Wert überschreitet. Es ist leicht verständlich, daß der vorbestimmte Zählwert von der Trägerfrequenz und einer Dauer des Zählintervalls abhängt. Im Fall, daß der Zählwert nicht den vorbestimmten Wert erreicht, wird ein Ausgangssignal mit dem Wert einer logischen "0", welches die Abwesenheit eines Trägers angibt, an das Schieberegister 102 angelegt. Das Schieberegister 102 liest das Ausgangssignal mit dem Wert einer logischen "1" oder "0" vom Frequenzmesser 101. Dieses Auslesen erfolgt synchron mit einem in der Zeitsteuerung 104 erzeugten Lesetakt. Von den Ausgängen Ql bis Q8 des Schieberegisters 102 werden nur die Ausgänge Q2 und Q4 bis Q8 an ein UND-Gate 103 angelegt, wobei der Ausgang Q2 invertiert wird. Daher wird nur dann ein Ausgangssignal mit dem Wert einer logischen "1" vom UND-Gate 103 abgegriffen, wenn das Ausgangssignal des Schieberegisters 102 "11111X0X" wird. Damit erfaßt der in Figur 9 gezeigte "lllllXOX"-Detektor, ob das Signal vom Modem 71 den Wert "11111X0X" besitzt oder nicht. In gleicher Weise werden

die "00111111"- und "llXOXlll"-Signale vom Modem 71 im "OOllllir'-Detektor 81 bzw. im "llXOXlll"-Detektor 82 in Figur 8 erfaßt.

In Figur 10 ist speziell das in Figur 7 und 8 gezeigte Entkoppelteil 77 dargestellt. Ein Frequenzmesser 111, ein Schieberegister 112 und eine Zeitsteuerung 114, wie sie darin gezeigt sind, sind in gleicher Weise wie der Frequenzmesser 101, das Schieberegister 102 und die Zeitsteuerung 104, wie im Zusammenhang mit Figur 9 beschrieben, aufgebaut und arbeiten in gleicher Weise. Von den Ausgängen Ql bis Q8 des Schieberegisters 112 sind lediglich die Ausgänge Q2 bis Q5 an ein UND-Gate 113 angelegt, wobei alle diese Ausgänge invertiert sind. Daher wird nur dann ein Ausgang mit dem Wert einer logischen "1" vom UND-Gate 113 abgegriffen, wenn der Ausgang des Schieberegisters 112 "XXXOOOOX" wird. Das Ausgangssignal mit dem Wert einer logischen "1" vom UND-Gate 113 ist ein Signal zur Entkoppelung. Da die Entkoppelung durch Erfassen der oben beschriebenen Signalpause (d.h., einem Intervall mit "00000000") erfolgt, ist verständlich, daß ein Ausgangssignal mit dem Wert einer logischen "1" vom UND-Gate 113 dann abgegriffen wird, wenn der Ausgang des Schieberegisters 112 "00000000" beträgt. In dem Fall, in dem nur ein Nulldurchgangsintervall als Signalpause verwendet wird, muß in Betracht der Situation, in der ein Empfänger irrtümlich aufgrund von Störungen oder dergleichen mit einer separaten Phase gekoppelt ist, eine Entkoppelung durch Erfassen des Signals "XXXOOOOX" erfolgen. Insbesondere wird, wie in Figur 11 gezeigt ist, bei einer verschiedenen Phase das Signal "00000000" als Signal "0000000X" oder "11X00000" empfangen. Um auch bei Empfang einer der drei Signale eine sichere Entkoppelung zu erreichen, genügt es, daß nur die gemeinsamen "0"-Werte, also das Signal "XXXOOOOX", erfaßt werden. Wenn zwei oder

mehr, vorzugsweise zwei, Nulldurchgangsintervalle als Signalpause verwendet werden, kann genauso das Signal "OOOOOOOO" erfaßt werden. Damit erfaßt das in Figur 10 gezeigte Entkoppelteil 77 eine Signalpause im Signal vom Modem 71.

Wiederum im Zusammenhang mit Figur 8 wird im folgenden der Fall einer Signalpause betrachtet. Das Entkoppelte!] 77 erfaßt eine Signalpause bzw. das Intervall eines Nicht-Besetztsignals, wie im vorangehenden beschrieben wurde, und setzt das RS-Flip-Flop 88 und setzt das D-Flip-Flop 86 zurück. Damit sind in diesem Fall die die Schalter 183 und 184 steuernden Ausgänge Ql bzw. Q2 des D-Flip-Flops86 beide auf dem Pegel "0". Der Schalter 183 ist in Antwort auf ein Steuereingangssignal mit dem Pegel "1" mit dem Ausgang des Schalters 184 und in Antwort auf ein Steuereingangssignal mit dem Pegel "0" mit dem Nulldurchgangssignal verbunden, wie gezeigt. Der Schalter 184 ist in Antwort auf ein Steuereingangssignal mit dem Pegel "1" mit dem monostabilen Multivibrator 181 zur Verzögerung des Nulldurchgangssignals um 120° und in Antwort auf ein Steuereingangssignal mit dem Pegel "0" mit dem monostabilen Multivibrator 182 zur Verzögerung des Nulldurchgangssignals um 60° verbunden. In der betrachteten Situation besitzt der Ql-Ausgang des D-Flip-Flops 86 den Pegel "0" und damit ist der Schalter 183 mit dem als Synchronisationssignal abgegriffenen Nulldurchgangssignal verbunden. Andererseits ist, wie oben beschrieben wurde, das RS-Flip-Flop 88 durch das Detektorausgangssignal des Entkoppelteils 77 gesetzt. Damit wird der eine Ausgang des RS-Flip-Flops 88 an den einen Eingang des UND-Gates 89 gelegt. In einem derartigen Zustand ist es ersichtlich, daß das Ausgangssignal vom ODER-Gate 85, das das Detektorausgangssignal vom Koppelsignaldetektor darstellt, an den Takteingang des D-Flip-Flops 86 angelegt wird. Damit befindet sich der Synchronisationssignalerzeuger 75 in einem Zustand, in dem er auf das nächste Detektorausgangssignal vom Koppelsignaldetektor reagiert. Diese Antwort wird im Detail im folgenden beschrieben. Auf diese Weise macht das Detektorausgangssignal

einer Signalpause vom Entkoppelteil 77 den Synchronisationssignalerzeuger 75 empfindlich bzw. reagierend gegenüber dem Koppelsignaldetektor 74, was bedeutet, daß die gegenseitige Verkoppelung gelöst wird, und verursacht ein Anlegen des Nulldurchgangssignals als Synchronisationssignal.

Als nächstes soll ein auf eine Signalpause folgendes Koppelsignal betrachtet werden. Wie oben beschrieben wurde, wird das Koppelsignal von einem der drei Detektoren 81, 82 und 83 erfaßt. Es ist einleuchtend, daß jedes Detektorausgangssignal von jedem Detektor als Ausgang des ODER-Gates 85 abgegriffen werden kann. Der Ausgang des ODER-Gates 85 wird an den Takteingang CK am D-Flip-Flop 86 über das oben beschriebene UND-Gate 89 angelegt. Es soll betont werden, daß der Takteingang aufgrund eines Kondensators 186 geringfügig später als der Ausgang vom ODER-Gate 85 erfolgt. Das Ausgangssignal des ODER-Gates

85 wird ebenfalls dem Puffer 87 zur Verriegelung bzw. Koppelung des Synchronisationssignalerzeugers 75 zugeführt, was im folgenden beschrieben werden soll. Andererseits ist im folgenden der logische Zustand der Eingänge Dl und D2 des D-Flip-Flops

86 in Abhängigkeit davon, welcher Detektor ein Koppelsignal erfaßt, beschrieben.

Erfassen von "00111111"

Dl ---. 0, D2 = 0
Erfassen von "11X0X111"

Dl = 1, D? = 0
Erfassen von "1111LXOX"

Dl = 1, D2 = 1

Das D-Flip-Flop wird unmittelbar nach Anlegen eines der oben beschriebenen Eingangssignale getaktet und liefert die Ausgangssignale Ql und Q2. Damit liegt folgende Kombination der logischen Zustände der Ausgänge Ql und Q2 des D-Flip-Flops 86 vor: Ql = 0, Q2 = 0, wenn das Koppelsignal in der Form "00111111" erfaßt wird; Ql = 1, Q2 = 0, wenn das Koppelsignal in der Form "11X0X111" erfaßt wird; und Ql = 1, Q2 = 1, wenn das Koppelsignal in der Form "lllllXOX" erfaßt wird. Die Schal-

ter 183 und 184 empfangen diese Ausgangssignale Ql bzw. Q2 und werden in der bereits beschriebenen Form gesteuert. Damit wird in Abhängigkeit der Form, in der das Koppelsignal erfaßt wird, das Synchronisiersignal in folgender Weise angelegt: Erfassen des Koppelsignals in der Form "00111111"

Nulldurchgangssignal
Erfassen des Koppelsignals in der Form "11X0X111"

Nulldurchgangssignal um 60° verzögert Erfassen des Koppelsignals in der Form "llillXOX" Nulldurchgangssignal um 120° verzögert

Damit kann die Signalsynchronisation zwischen einem Sender und einem Empfänger erreicht werden.

Andererseits wird das Ausgangssignal des ODER-Gates 85, das ein Detektorausgangssignal eines Koppelsignals darstellt, ebenfalls dem Puffer 87 zugeleitet, wie oben beschrieben wurde. Der Puffer 87 verzögert das Signal um einen geeigneten Zeitbetrag, der zumindest größer ist als die Zeitverzögerung aufgrund des Kondensators 186. Das verzögerte Signal setzt das RS-Flip-Flop 88 zurück. Damit wird unmittelbar nach dem Takten des D-Flip-Flops 86 ein Signal mit Pegel "0" an einen Eingang des UND-Gates 89 angelegt. Selbst wenn von dieser Zeit an ein Signal mit Pegel "1" an den anderen Eingang des UND-Gates 89, der mit dem Ausgang des ODER-Gates 85 verbunden ist, angelegt wird, führt daher kein Ausgangssignal des UND-Gates 89 mit Pegel "1" zum Takten des D-Flip-Flops 86. Genauer gesagt kann das D-Flip-Flop 86 nicht ein entsprechendes Ausgangssignal in Antwort auf das folgende Erfassen eines Koppelsignals liefern. Das bedeutet, daß selbst bei Erfassen eines Koppelsignals (etwa aufgrund einer Störung oder dergleichen), nachdem in Antwort auf ein Detektorausgangssignal des ersten Koppelsignals ein Ausgangssignal des D-Flip-Flops 86, das dem Detektorausgangssignal entspricht (mit anderen Worten dem Synchronisiersignal entspricht), geliefert wurde, das Synchronisiersignal im Laufe des Empfangs

einer Signalreihe nicht verändert wird. Damit wird der Synchronisationssignalerzeuger unmittelbar nach dem Erfassen des ersten Koppelsignals gekoppelt bzw. verriegelt und reagiert nicht auf das folgende Erfassen des Koppelsignals. Wie oben beschrieben wurde, wird die Koppelung bei einer auf die Signalreihe folgenden Signalpause gelöst.

In Figur 12 ist eine weitere bevorzugte Ausführungsform des in Figur 8 gezeigten Koppelsignaldetektors (74) dargestellt. Bei dieser Ausführungsform wird ein entsprechendes Synchronisiersignal geliefert, wenn das Koppelsignal in gleicher Form aufeinanderfolgend zweimal erfaßt wird, so daß die Zuverlässigkeit erhöht wird. Wie oben bereits beschrieben wurde, ist es als Voraussetzung der vorliegenden Ausführungsform erforderlich, ein Koppelsignal mindestens dreimal zu senden. Die Detektorausgangssignale der Detektoren 81, 82 und 83, die ein Koppelsignal synchron mit dem Nulldurchgangssignal erfassen, werden den entsprechenden Eingängen A bzw. B und C eines D-Flip-Flops 91 zugeführt, die vom Nulldurchgangssignal getaktet werden. Die Ausgänge Q., Q_n und Q_n des D-Flip-Flops 91 werden an die entsprechenden Eingänge D bzw. E und F des D-Flip-Flops 92, das vom Nulldurchgangssignal getaktet wird, sowie jeweils einem Eingang der UND-Gates 93 bzw. 94 und 95 angelegt. Die Ausgänge Q_n, Q„ und Q„ des D-Flip-Flops 92 sind mit den anderen Eingängen der UND-Gates 93 bzw. 94 und 95 verbunden. Es wird festgestellt, daß jeder Ausgang der UND-Gates 93, 94 und 95 jeweils einem Ausgang der Detektoren in Figur 8 entspricht. Damit sind die in Figur 12 gezeigten ODER-Gates 84 und 85 die gleichen wie in Figur 8.

Als Beispiel soll der Fall beschrieben werden, in dem ein Koppelsignal in der Form "11X0X111" erfaßt wird. Andere Formen werden in gleicher Weise behandelt. In Antwort auf die erste Erfassung wird ein A-Eingangssignal des D-Flip-Flops 91 ange-

legt und daraufhin wird das Q.-Ausgangssignal des D-Flip-Flops 91, d.h. das D-Eingangssignal des D-Flip-Flops 92, in Antwort auf das Taktsignal des Nulldurchgangssignals geliefert. Das auf die zweite Erfassung folgende Takten des NuIldurohgangssignals liefert das Q.-Ausgangssignal und gleichzeitig das Q„-Ausgangssignal. Beide Signale werden als Eingangssignale an das UND-Gate 93 angelegt und damit liefert das UN-D-Gate 93 ein Detektorausgangssignal, das angibt, daß das Koppelsignal zweimal in gleicher Form erfaßt wurde. Im Fall, daß das zweite Koppelsignal in einer von der Form des ersten Males verschiedenen Form erfaßt wurde, wird das Detektorausgangssignal nicht geliefert, da nur ein Eingangssignal an das UND-Gate 93 angelegt wird. In dieser Form wird nur, wenn ein Koppelsignal zweimal hintereinander in gleicher Form erfaßt wird, das Detektorausgangssignal zum Erstellen eines entsprechenden Synchronisationssignals erzeugt und damit die Zuverlässigkeit erhöht. Dadurch kann ein fehlerhafter Betrieb aufgrund einer Störung oder dergleichen vermieden werden.

Schließlich zeigt Figur 13 speziell und im Detail das Laststeuerteil nach Figur 7. Der Aufbau und Betrieb dieses Teils soll im folgenden kurz beschrieben werden. Ein im Modem 71 demoduliertes Trägersignal wird einem Start/Endsignaldetektor 130 und einem Speicher 131 zugeführt. In diesem Schritt wird das Trägersignal in ein Signal mit logischem Pegel umgewandelt. Der Start/Endsignaldetektor 130 erfaßt ein Startsignal und ein Endsignal synchron mit einem wie oben beschrieben erzeugten Synchronisiersignal. Der Detektor 130 gibt einen Taktgenerator

132 frei zum Erzeugen eines Taktsignals synchron mit einem Synchronisiersignal, wenn das Startsignal erfaßt wird. Der Speicher 131 speichert ein Adressensignal und ein Laststeuersignal aufgrund des Taktsignals. Gleichzeitig wird das Adressensignal vom Speicher 131 ausgelesen und einem Adressenerkennungsteil

133 zugeführt. Wenn das Adressensignal mit einer in einem

Adressenspeicher 136 vorliegenden Adresse übereinstimmt, liefert das Adressenerkennungsteil 133 ein Übereinstimmungssignal an ein Steuersignalerkennungsteil 134 und gibt dieses frei. Das Steuersignalerkennungstei1 134 liest ein Laststeuersignal aus dem Speicher 131 und stellt die Steuerart fest (beispielsweise EIN- oder AÜS-Schalten einer Laststromversorgung oder dergleichen), so daß ein Laststeuerteil 135 derart betrieben wird, daß es die gewünschte Steuerung der Last durchführt. Gleichzeitig gibt das Steuersignalerkennungsteil 134 den Antwortsignalerzeuger 137 frei. Der Antwortsignalerzeuger 137 erzeugt ein dem Zustand der zu steuernden Last entsprechendes Antwortsignal. Das Antwortsignal wird an einen Eingang eines UND-Gates 138 und ein im Taktgenerator 132 erzeugts Taktsignal an den anderen Eingang des UND-Gates 138 angelegt. Damit führt das UND-Gate 138 dem Modem 71 ein Antwortsignal synchron mit dem Taktsignal zu. Das Antwortsignal wird im Modem 71 moduliert und wird einem Sender über die Dreiphasen-Wechselstrom-Netzleitung zugeschickt.

Wie oben beschrieben wurde, kann die Entkoppelung in Antwort auf das Erfassen des Endstgnals erfolgen. In diesem Fall wird anstelle eines Signalpause-Detektorausgangssignals vom in den Figuren 7 und 8 gezeigten Entkoppelteil 77 ein Endsignal-Detektorausgangssignal, vom in Figur 13 gezeigten Start/Endsignaldetektor verwendet. Daher wird das Entkoppelteil 77 nicht benötigt. Das Endsignal ist jedoch nicht grundsätzlich für die Steuerdaten erforderlich und daher kann diese Lösung nicht in einem solchen Fall verwendet werden, in dem ein Endsignal nicht in den Steuerdaten enthalten ist.

Claims

pil

PATENTANWALT DIPL.-PHYS. LUTZ H. PRÜFER · D-8OOO MÜNCHEN 9O

FO 13-2565 P/K/ro

Matsushita Electric Works, Ltd., Osaka/Japan

'^l{'i'■'■' " Datenübertragungssystem

PATENTANSPRÜCHE

Datenübertragungssystem mit Verwendung einer Dreiphasen-Wechselstrom-Netzleitung zur Zufuhr eines Dreiphasen-Wechselstromes zur Datenübertragung synchron mit den Zyklen des Wechselstromes, gekennzeichnet durch

eine Mehrzahl von mit einer Phase der Dreiphasen-Wechselstrom-Netzleitung gekoppelten Sendern (Tl, T2, T3) und einer Mehrzahl von mit einer Phase der Dreiphasen-Wechselstrom-Netzleitung gekoppelten Empfängern (Rl, R2, R3), wobei jeder Sender (Tl, T2, T3).

eine Verriegelungssignalerzeugereinrichtung (626) zum Erzeugen eines Verriegelungssignals, das zur Signalsynchronisation zwischen Sender und jedem der Empfänger erforderlich ist, eine Datenerzeugereinrichtung (624, 625) zum Erzeugen von an jeden Empfänger geschickten Daten und eine Sende-Zeitsteuereinrichtung (623, 628) zur Steuerung der Sendezeitfolge des Verriegelungssignals und der Daten derart, daß das Verriegelungssignal und die auf das Verriegelungssignal folgenden Daten jeweils synchron mit den Zyklen der Phase gesendet werden, mit der der Sender verbunden ist, aufweist und wobei jeder Empfänger (Rl, R2, R3)

PATENTANWALT DIPL.-PHYS. LUTZ H.PRÜFER · D-BOOO MÜNCHEN Θ0 · WILLROIDERSTR. β · TEL. (009)640640

-Z-

eine Verriegelungssignal-Empfangseinrichtung (74) zum Empfang des Verriegelungssignals synchron mit den Zyklen der Phase, mit der der Empfänger verbunden ist,

eine Phasenverschiebungs-Detektoreinrichtung (74) zum Erfassen der Phasenverschiebung zwischen der gesendeten Phase und der empfangenen Phase im Empfänger auf der Grundlage des empfangenen Verriegelungssignals,

eine Synchronisiereinrichtung (75) zur Herstellung einer Signalsynchronisation zwischen einem Empfänger und einem Sender, der das empfangene Verriegelungssignal aussendet, in Antwort auf ein Ausgangssignal von der Phasenverschiebungs-Detektoreinrichtung (74),

eine Verriegelungseinrichtung (76) zum Verriegeln der Synchronisiereinrichtung (75), so daß die Synchronbeziehung nach dem Erstellen der Synchronisation aufrechterhalten wird, eine Enddetektoreinrichtung (77) zum Erfassen der Beendigung der Datenübertragung, und

eine Verriegelungsfreigabeeinrichtung (77) zur Freigabe der Verriegelung in Antwort auf ein Ausgangssignal von der Enddetektoreinrichtung (77), so daß die Synchronbeziehung verändert werden kann.
2. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß die Verriegelungseinrichtung (76) eine Abschalteinrichtung zum Außerbetriebsetzen der Synchronisiereinrichtung (75) und

daß die Verriegelungsfreigabeeinrichtung (77) eine Einrichtung zum Wiederinbetriebsetzen der Synchronisiereinrichtung (75) für die Phasenverschiebungs-Detektoreinrichtung (74) aufweist.
3. Datenübertragungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Enddetektoreinrichtung (77) eine Einrichtung zum Erfassen eines Nicht-Besetztsignalintervalls nach Beendigung der Datenübertragung aufweist.
4. Datenübertragungssystem nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Daten ein das Datenende angebendes Endsignal enthalten und daß die Enddetektoreinrichtung (77) eine Vorrichtung zum Erfassen des Endsignals aufweist.
5. Datenübertragungssystem nach Anspruch 3, dadurch gekennzeichnet, daß die Sende-Zeitsteuereinrichtung (6?Π, 628) den Sendezeitablauf derart steuert, daß nach Ablauf einer vorbestimmten Zeitspanne nach der Übertragung der auf das Verriegelungssignal folgenden Daten diese Daten wiederum auf das gleiche Verriegelungssignal folgend übertragen werden und dieser Schritt eine vorbestimmte Anzahl von Malen wiederholt wird.
6. DatenUbertragungssystem nach Anspruch 5, dadurch gekennzeichnet, daß ein Bit der Daten vom Zeitraum einer Halbwelle des Wechselstromes und das Nicht-Besetztsignalintervall von einem Zeitraum mindestens einer Halbwelle des Wechselstromes dargestellt wird.
7. Datenübertragungssystem nach Anspruch 1, dadurch gekennzeichnet, daß ein Bit der Daten von einem Zeitraum einer Halbwelle des Wechselstromes gebildet wird, daß das Verriegelungssignal von mindestens dem Zeitraum von zwei Bits gebildet wird, wobei jedes der zwei Bits nach dem gleichen vorbestimmten Kodeformat aufgebaut ist, und daß die Phasenverschiebungs-Detektoreinrichtung (74) einen ersten Detektor (81) zum Erfassen des vorbe- stimmten Kodeformats, einen zweiten Detektor (82) zum Erfassen eines vorbestimmten Kodeformats, wenn das Verriegelungssignal bei einer verschiedenen Phase empfangen wird, und einen dritten Detektor (83) zum Erfassen eines weiteren vorbestimmten Kodeformats, wenn das Verriegelungssignal in einer weiteren verschiedenen Phase empfangen wird, aufweist.
8. Datenübertragungssystem nach Anspruch 7, dadurch gekennzeichnet, daß der dem Verriegelungssignal zugeteilte Zeitraum

von mindestens zwei Bit einen Zeitraum von mindestens drei Bit umfaßt, und daß das Detektorausgangssignal des Kodeformats erzeugt wird, wenn das Verriegelungssignal zweimal hintereinander im selben Kodeformat erfaßt wird.