DE3237386A1

DE3237386A1 - Digital-analog-wandler

Info

Publication number: DE3237386A1
Application number: DE19823237386
Authority: DE
Inventors: Miki Yokohama Kanagawa Abe; Tadao Tokyo Suzuki
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-10-08
Filing date: 1982-10-08
Publication date: 1983-05-05
Also published as: JPH063878B2; DE3237386C2; GB2110023B; US4573039A; GB2110023A; CA1200013A; AU557035B2; NL190303C; FR2514587B1; FR2514587A1; JPS5860823A; KR900007376B1; KR840002172A; NL190303B; AU8919582A; NL8203916A

Description

** "■*■ ·ψ - κ * f _vw « w w ι4

Beschreibung Digital-Analog-Wandler·

Die Erfindung bezieht sich generell auf Digital-Analog-Waridler vom Zählertyp und insbesondere auf Verbesserungen bei einem Digital-Analog·-Wandler vom Zählertyp, der geeignet ist für die Anwendung in einer Schaltungsanordnung zur Verarbeitung eines digitalen stereophonen Tonsignals, wie von einer PCM-Tonsignalplatte oder von Bandspielgeräten oder PCM-Tonadaptern.

Ein Digital-Analog-Wandler, der in Verbindung mit einer PCM-Tonplatte oder einem Bandspielgerät oder einem PCM-Tonadapter verwendet wird, muß eine Reihe von PCM-Tonsignalen für die linken und rechten Stereo-Kanäle in entsprechende Analog-Signale umsetzen. Im allgemeinen ist der betreffende Wandler vom Zählertyp, wodurch die überlegene Leistung erzielt werden kann. Ein Digital-

^° Analog-Wandler vom Zählertyp umfaßt einen stromerzeugenden Schaltungsteil, in dem ein digitalter Zähler vorgesehen ist, der mit Datenwörtern zu laden ist, die umzusetzen sind, wobei der betreffende Zähler Taktimpulse solange zahlt, bis seine Zählerstellung eine bestimmte

Zählerstellung erreicht, die den Daten in dem jeweiligen Datenwort entspricht. Außerdem ist eine Konstantstromquelle vorgesehen, die einen bestimmten konstanten Strom während einer Zeitspanne abgibt, die von dem Zeitpunkt aus, zu dem der Zähler die Taktimpulse zu zählen

beginnt, bis zu dein Zeitpunkt reicht, zu dem der Inhalt des Zählers die oben erwähnte bestimmte Zählerstellung

erreicht. Darüber hinaus ist ein integrierender Schaltungsteil vorgesehen, in welchem ein Integrator vorgesehen ist, dem der konstante Strom bzw. der Konstanistrora eingangsseitig von dem stromerzeugenden Schaltungsteil her zugeführt wird und der daraufhin ausgangs seitigeine integrierte Spannung abgibt. Überdies ist ein Tiefpaßfilter vorgesehen, welches aus dem Ausgangssignal des Integrators die integrierte Spannung als analoges Ausgangssignal ableitet.
10

Ein bereits vorgeschlagener Digital-Analog-Wandler vom ■s. Zählertyp, der in Verbindung mit einei' PCM-Tonplatte oder einem Band-Abspielgerät oder einem PCM-Tonadapter verwendet wird, weist eine Reihe von Paaren des"stroraerzeugenden Schaltungsteiles und des integrierenden Schaltungsteiles auf, um gesondert die jeweiligen digitalen PCM-Tonsignale für die linken und rechten Stereokanäle umzusetzen. In jedem der Paare des stromerzeugenden Schaltungsteiles und des integrierenden ^w Schaltungsteiles ist die Umsetzzeit relativ lang gewählt, um die Frequenz des Taktimpulses bzw. der Taktimpulse herabzusetzen.

Wie oben erwähnt, weist der bereits vorgeschlagene Digital-Analog-Wandler vom Zählertyp, der in einem PCM-Tonsystem benutzt wird, eine Reihe von gesonderten Digital-Analog-Umsetzschal tungswegen auf, und demgemäß wird die Schaltungsstruktur des betreffenden Systems sehr kompliziert, und die Kosten der betreffenden Anlage stei-

30

gen. Da eine Zeit zur Gewinnung des analogen Ausgangssignals von dem integrierenden Schaltungsteil relativ kurz ist, währenddessen die Umsetzzeit als relativ lang gewählt ist, kann der Pegel des analogen Ausgangssignals

im übrigen nicht genügend groß sein, und zwar insbeson-35

dere in dem Fall, daß der Pegel bezüglich einer Signalkomponente in dem relativ hohen Frequenzbereich herabge-

setzt wäre.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, einen verbesserten Digital-Analog-Wandler vom Zählertyp zu schaffen, der den oben aufgezeigten Mangel und Nachteil der betrachteten bekannten Lösung vermeidet,

Darüber hinaus soll ein verbesserter Digital-Analog-Wandler vom Zählertyp geschaffen werden, der zwei verschiedene Arten von Datenwörtern abwechselnd miteinander in zwei entsprechende getrennte analoge Signale bei einem vereinfachten Schaltungsaufbau umsetzen kann.

Außerdem soll ein verbesserter Digital-Analog-Vandler ° vom Zählertyp mit einem gemeinsamen stromerzeugenden Schaltungsteil geschaffen werden, dem umzusetzende Datenwb'rter zugeführt werden, wobei eine Reihe von integrierenden Schaltungsteilen mit dem gemeinsamen stromerzeugenden Schaltungsteil derart verbunden sein

soll, daß selektiv davon eine Speisung mit einem Strom erfolgt, der dem jeweiligen Datenwort entspricht, um verschiedene analoge Signale zu erzeugen.

Schließlich soll ein verbesserter Digital-Analog-Wandler

vom Zählertyp geschaffen werden, der geeignet ist für die Verwendung in einer Anordnung zur Verarbeitung eines digitalen stereophonen Tonsignals.

Gelüst wird die vorstehend aufgezeigte Aufgabe durch die 30

in den Patentansprüchen erfaßte Erfindung.

Gemäß einem Aspekt der vorliegenden Erfindung ist eine verbesserte Digital-Analog-Wandlerschaltung vom Zählergeschaffen, die für die Umsetzung beispielsweise

tier Datenwörter des linken Kanals und der Datenwörter des rechten Kanals eines PCM-Stereo-Tonsignals dient,

wobei die betreffenden Datenwörter abwechselnd aufeinanderfolgend in entsprechende analoge Signale für den linken Kanal bzw. den rechten Kanal umgesetzt werden. In der betreffenden Schaltungsanordnung ist ein einen djgitalen Zähler umfassender stromerzeugender Schaltungsteil vorgesehen, der gemeinsam für die linken Kanal- und die rechten Kanal-Datenwörter dient, um die Datenwörter jeweils in einen entsprechenden Strom innerhalb einer Wortperiode im Anschluß an die Vortperiode des umgesetzten Datenworts umzusetzen. Ferner ist eine Reihe von integrierenden Schaltungsteilen mit dem stromerzeugenden Schaltungsteil derart verbunden, daß von diesem Schaltungsteil eine Speisung mit einem Strom entsprechend dem linken Kanal-Datenwort bzw. dem rechten Kanal-Datenwort erfolgt, und zwar für abwechselnde Wortperioden, um auf den dem linken Kanal-Datenwort entsprechenden Strom hin eine erste integrierte Spannung und auf den dem rechten Kanal-Datenwort entsprechenden zugeführten Strom hin eine zweite integrierte Spannung zu erzeugen.

Die beiden integrierten Spannungen werden dabei von dem entsprechenden integrierenden Schaltungsteil innerhalb jedes der aufeinanderfolgeaden bzw. abwechselnden Wortperioden im Anschluß an die Wortperiode gewonnen, in der der Strom von dem stromerzeugenden Schaltungsteil her zugeführt wird.

Anhand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. 1 zeigt in einem Schaltungsdiagramm einen Teil

eines herkömmlichen Digital-Analog-Wandlers vom Zählertyp, dem zur Umsetzung Datenwörter des linken Kanals eines PCM-Stereo-Tonsignals zugeführt werden.

Fig. 2 und 3 zeigen in Diagrammen Signal- bzw. Impulsverläufe, anhand derer der Betrieb des in Fig. 1 dargestellten Schaltungsteiles des herkömmlichen Wandlers erläutert wird.

BAD ORIGINAL

-δι Fig·. ^4 zeigt in einem Schaltungsdiagramm eine Ausführung s form des Digital-Analog-Wandlers vom Zälilertyp geinjiß der vorliegenden Erfindung.

Fig. 5 zeigt in einem Diagramm Signalverläufe, die für die Erläuterung des Betriebs der in Fig. h dargestellten Ausführungsform herangezogen werden. Fig. 6 zeigt in einem Schaltplan einen Teil einer weiteren Ausführungsform eines Digital-Analog-Wandlers vom Zählertyp gemäß der vorliegenden Erfindung.

Fig. 7 zeigt in einem detaillier· ten Schaltplan einen box der Ausführungsform gemäß Fig. 6 verwendeten Haupttaktoszillator.

Fig. 8 zeigt in einem Schaltplan einen Schaltungsteil, durch den eine gleichspannungsfreie Steuerung

erfolgt, die bei dem Wandler gemäß der vorliegenden Erfindung anwendbar ist. Fig. 9 zeigt in einem Diagramm die Kennlinie des in Fig. 8 dargestellten Schaltungsteiles.

^2<~* Fig. 10 bis 12 zeigen Kennlinien, die zur Erläuterung des Betriebs der Ausführungsformen gemäß Fig. k und 6 herangezogen werden.

Zur Unterstützung des Verständnisses der Ausführungsformen wird zunächst unter Bezugnahme auf Fig. 1, 2 und 3 ein herkömmlicher Digital-Analog-Wandler vom Zählertyp b οsehri eb en.

In Fig. 1 ist ein Teil bzw. ein Ausschnitt eines her-

kömmlichen Digital-Analog-Wandlers vom Zählertyp veranschaulicht; diesei" Wandler wird zur Umsetzung der linken Kanal-Datenwörter bzw. der Datenwörter des linken Kanals eines PCM-Stereo-Tonsignals in einer PCM-Tonanlage verwendet, die beispielsweise das von einem Magnetband wie-

derjjogcbene pulscodemodulierte Tonsignal, kurz als PCM-Sterco-Tonsignal bezeichnet, verarbeitet. Bei diesem

Ausführungsbeispiel der PCM-Tonanlage, wie sie an Fig. 2 veranschaulicht ist, weist ein unizu.se tuend es serielles Datensignal DT Datenwörter mit 16 Bits, ein Bittaktsignal BC mit 1,^098 MHz, ein Taktsignal VCW mit 88,112 MIIz und ein Worttaktsignal VC mit kh ,0^6 kHz εηιΤ. Dieses Datensignal wird von einem Decoder in der Wiedergabeanordnung gewonnen. Das seriellen Datensignal DT umfaßt die Datenwörter L für den linken Kann! und d:ic Dfitcnwörtcr R für den rechten Kanal, die abwechselnd rnifeinanderfolgend auftreten und die einem .stromorzeugonden Scha]-. tungsteil 10L zugeführt werden, der einen digitalen Zähler umfaßt und dem hier die Datenworter L für den linken Kanal zur Umsetzung zugeführt werden.

Die dem stromerzeugenden Schaltungsteil 1OL zugeführten seriellen Daten DT werden auf die Anstiegsflanke des Bittaktsignals BC hin in ein 16-Bit-Schieberegister 11 übernommen. Die Datenworter L des linken Kanals werden in dem betreffenden Schaltungsteil TOL wortweise in einer 1o-Bit-Zwischenspeicherschaltung 12 zwischengespeichert, und zwar auf die Rück- bzw. Abfallflanke des Vorttaktsignal s WC hin.

Unterdessen verden das Worttaktsignal WC und das Taktsignal WCW, dessen Frequenz zweimal so hoch ist wie die Frequenz des Worttaktsignals VC, einem UND-Glied 21 zugeführt, und ein Umsetz-Befehlssignal CC tritt mit einem niedrigen Pegel während einer Zeitspanne auf, die durch das erste, zweite und dritte Viertel einer Zeitspanne

Ts zwischen zwei benachbarten abfallenden Flanken des Worttaktsignals WC gegeben ist, wie dies Fig. 2 veranschaulicht. Dieses Befehlssignal CC wird von dem UND-Glied 21 her erhalten. Das Umsetz-Befehlssignal CC wird einer Zeitsteuerschaltung 17 zugeführt. Der Zeitsteuerschaltung 17 werden außerdem Haupttaktimpulse MC mit einer Frequenz zugeführt, die wesentlich höher ist als

-ιοί die Frequenz des Bittaktsignals BC. Infolgedessen werden Zeitsteucrsignale, wie das Zählersetzsignal CS gemäß Fig. 2, von der Zeitsteuerschaltung 17 erhalten. Darüber hinauf werden die Haupttaktinipulse MC von der Zeitsteuer-Schaltung 17 während bzw. über die Zeitspanne gewonnen, innerhalb der das Umsetzbefehlssignal CC den niedrigen Pegel annimmt. Die Zeilsteuersignale von der Zeitsteuerschaltung 17 her werden einem Entladungs-Taktgenerator zugeführt, von dem das Entladungs-Taktsignal DC erhalten wird.

Zu dem Zeitpunkt unmittelbar nach der Abfallflanke des Umsetz-Befehlssignals CC wird ein Schalter 2L, der beispielsweise durch einen Feldeffekttransistor gebildet ist und der mit einem Integrator 1L verbunden ist, welchem ein Ausgangsstrom von dem stromerzeugenden Schaltungsteil 1OL her zugeführt wird, um auf diesen Strom hin eine integrierte Spannung zu erzeugen, durch das Entladungs-Taktsignal DC eingeschaltet, so daß eine auf der integrierten Spannung basierende Ausgangsspannung V des Integrators 1L auf 0 zurückgesetzt wird.

Lj

Auf die Zurückstellung der Ausgangsspannung V_ auf 0 hin

Lj

werden die unteren acht Bits und die oberen acht Bits eines der Datenwörter L des linken Kanals, die in der Zwischcnspeicherschaltung 12 zwischengespeichert sind, an 8-Bit-Hochgescliwindigkeitszähler 13 bzw. lh abgegeben, und zwei Schalter I5 und 16 werden durch die Auggangs signale der botreffenden Zähler 13> I'* eingeschaltet, so di\ß die Ausgangs ströme 11 bzw. 12 des stromer-

zeugenden Schaltungsteiles 10L zu fließen beginnen. Die

Ströme 11 und 12 sind im Verhältnis von 1:2 (d.h. 1:256) gewählt.

Die Zähler 13 und 14 zählen die von der Zeitsteuerschal-

tung 17 her gewonnenen bzw. erhaltenen Haupttaktimpulse MC. Wenn der Inhalt des Zählers 13 eine· den Daten der

unteren aclit Bits des zvi schengcspei chericn Datcnwori es für den linken Kanal entsprechende ZJiTiler.steilung einreicht, wird der Schalter 15 durch das Ausgangssri gnal des Zählers 13 ausgeschaltet, um das Fließen des Stroms 11 zu beenden. Venn der Inhalt des Zählers 1 Jj eine Zählerstellung erreicht, die den Daten der oberen acht Bits des zwischengespeicherten Dnienworts für den linken Kanal entspricht, wd rd der Schalter 16 durch das Ausgangs signal des Zählers 1'f abgeschaltet, um das Fl ie-Ben des Stroms 12 zu beenden« Diese Situation ist so, vie dies Fig. ^veranschaulicht, vas bedeutet, daß innerhalb der Zeitspanne, innerhalb der das Umsetz-Befehlssignal CC den niedrigen Pegel annimmt und innerhalb der die Haupttaktimpulse MC den Zählern I3 und 14 von der Zeitsteuerschaltung 17 her zugeführt werden, der Strom 11 während der Zeitspanne T1 fließt, die durch die Daten in den oben erwähnten untei'en acht Bits bestimmt ist, und daß der Strom 12 während der Zeitspanne T2 fließt, die durch die Daten der oben erwähnten oberen acht Bits bestimmt ist. In diesem Falle werden unter der Annahme, daß eine wiederholt auftretende Zeitspanne der Haupttaktimpulse MC mit t gegeben ist, die folgenden Beziehungen erhalten:

T1 = η · t, T2 = η . t,

wobei η und m entsprechende Zahlen innerhalb des Bereits

ches von 0 bis 2 -1 sind»

Die Ströme 11 und 12 werden dem Integrator IL zugeführt, und an dem Integrator 1L wird auf die Ströme 11 und 12 hin die integrierte Spannung erzeugt. Diese integrierte Spannung wird vom Ausgang des Integrators IL als Ausgangsspannung V_T abgenommen. Demgemäß kann unter der An-

¹^

nähme, daß die Ausgangsspannung V_T , die zu dem Zeitpunkt

JL/

erhalten wird, zu dem das Umsotzbnfehlssignal CC mit

BAD ORIGINAL

seiner Ans ti egsflanke eine Spannung von Vq aufweist, die Spannung V_T durch folgenden Ausdruck angegeben werden!

JL/

V_TO = - K I J-i^Ui ^ I ^I2^dT

⁰O

- ( I₁ · T_{1 +} I₂ · T₂ )

ι

= -¹ ( T₁ + 2⁸ C.

= ( η + 2⁸m ) · Vo ,

wobei C die Integrationskapazität des Integrators IL bedeutet und wobei Vo folgender Beziehung genügt:

,. II · t
Vo = .

Demgemäß kann die Spannung V_T„ 2 abgestufte Werte annehmen, die um Vo von dem Minimalvert von O aus sich ändern, und zwar in dem Fall, daß beide Größen η und m O sind, bis y,u einem Maximalwert von

{;λ⁸ - 1 + 2⁸ (2⁸ - 1)}· Vo = (2¹⁶ - 1) · Vo in dem Fall, daß boidc Größen n und in durch 2 - 1 gegeben sind. Der Wert dieser Sptinnung V wird solange konstant gehalten, wie der Schalter 2L durch das Entladungs-Taktsignal DC wieder eingeschaltet ist, und zwar zum Zeitpunkt unmittelbar nach der nächsten Abfallflanke des Umsetzungs-Befehlssignals CC. Sodann wird das Umsetzungs-Befehlssignal CC einem Tastschalter 3L als Tast-Taktsignal AC

ORIGINAL

zugefühi"t, so daß die Spannung V durch den betreffenden Tast-Schalter 3L innerhalb einer Zeitspanne im letzten Viertel der Periode Ts übertragen bzw. getastet wird, innerhalb der der Wert der Spannung V konstant gehiilten wird und innerhalb dor das Tast-Taktsignal AC einen hohen Pegel annimmt,

¥ie oben erwähnt, wird jedes Datenwort L für den linken Kanal, welches in dem seriellen Datensignal DT enthalten ist, das die Datenwörter L und R für den linken Kanal und den rechten Kanal umfaßt, abwechselnd in den Strom umgesetzt, der den betreffenden Daten entspricht, und die integrierte Spannung wird auf diesen Strom hin während der unmittelbar nach dem umgesetzt.eB.Dat enwort auftretenden Zeitspanne im ersten, zweiten und dritten Viertel der wiederholt auftretenden Periode Ts des Worttaktsignals WC erzeugt. Sodann wird die integrierte Spannung, die als Spannung V erhalten wird, über den Tastschalter 3L innerhalb der Zeitspanne des letzten Viertel der wiederholt auftretenden Periode Ts weitergeleitet bzw. getastet. Die von dem Tastschalter 3L erhaltene Spannung V _ς wird einer Pufferschaltung kL· zugeführt, und eine Ausgangsspannung VS der betreffenden Pufferschaltung 4L wird einem Tiefpaßfilter $L· ziajje- ° führt, um in einen analogen Pegel umgesetzt zu werden. Dieser analoge Pegel wird über einen Leitungsverstärker 6L als analoges Ausgangssignal für den linken Kanal gewonnen.

Die oben erwähnte Digital-Analog-Umsetzschaltung ist für die Umsetzung der Datenwörter L für den linken Kanal vorgesehen. Eine weitere Digital-Analog-Umsetzschaltung, die in derselben Weise aufgebaut ist (allerdings nicht

in der Zeichnung dargestellt ist), ist für die Umsetzung 35

der Datenwörter R für den rechten Kanal vorgesehen. In einer solchen Digital-Analog-Umseizschaltung für die

- 12« -

Datenwörter Ιϊ des rechten Knnals wird ein Worttaktsignal verwendet, welches in seiner Polarität entgegengesetzt ist zu dem Worttaktsignal WC, welches in Fig. 2 gezeigt ist. Ferner werden ein Urnsetzbefehlssignal oder ein Tastungs-Takt signal sowie ein Entladungs-Taktsignal um eine Wortperiode im Vergleich zu dem Umsetzungs-Befehlssignnl CC bzw. zu dem Tastungs-Taktsignal AC bzw. zu dem Entladungs-Taktsignal DC gemäß Fig. 2 verschoben verwendet. Infolge dieser Maßnahme wird die Umsetzung der Datenwörter R des rechten Kanals in einen den Daten des umgesetzten Wortes entsprechenden Strom in einem stromerzeugenden Schaltungsteil und die Weiterleitung bzw. Tastung einer auf den. Strom von dem stromerzeugenden Schaltungsteil her erzeugten integrierten Spannung eines Integrators während entsprechender Zeitspannen bzw. Perl öden vorgenommen, die um eine Wortperiode im Vergleich zu den entsprechenden Perioden im Falle der Datenwörter für den linken Kanal verschoben sind.

Da der oben erwähnte herkömmliche Digital-Analog-Wandler vom Zählertyp eine Reihe von Digital-Analog-Vandlerschaltungen aufweist, deren jede den den Zähler verwendenden stromerzeugenden Schaltungsteil für die Umsetzung der Datenwörter für den linken Kanal bzw. für den rechten Kanal umfaßt, wird jedoch der Schaltungsaufbau des betreffenden Wandlers sehr kompliziert und teuer. Da die Zeitspanne zum Umsetzen des Datenwortes in die integrierte Spannung als relativ lange Zeitspanne gewählt ist, wie mit eineinhalb Wortperioden, und da die Zeit-

spanne zur Wc; i terl eitung bzw. Tastung der integrierten

Spannung als relativ kurz gewählt ist, Wie mit einer halben Wortperiodo, kann überdies der Pegel des analogen Ausgangssignals nicht groß genug werden, und zwar insbesondere dann nicht, wenn der Pegel bei dem relativ 35

hohen Frequenzbereich herabzusetzen wäre, was durch eine gestrichelte Linie in Fig. 10 veranschaulicht ist,

BAD ORIGINAL

auf die weiter unten noch eingegangen werden wird. Demgemäß ist es generell erforderlich, eine·' Schaltungsanordnung, wie eine Spitzenwertbildungssclialtung bzw. kimgsüberhöhungSschaltung 7L vorzusehen, die mit dom Leitungsverstärker 6L verbunden ist, wie dies Fig. 1 veranschaulicht, um den flachen Vorlauf wie für den Pegel des analogen Ausgangssignals zu erhalten, was in Fig. 10 durch eine vollausgczogenc Linie veroiiHclmul ich! ist.

Nachfolgend werden die Ausführung»formen der vorliegenden Erfindung näher erläutert.

Fig. k zeigt ein Ausführungsbeispiel des Digital-Analog-Wandlers vom Zählertyp gemäß der vorliegenden Erfindung, der bei einer solchen PCM-Tonanlage angewandt wird, welches das PCM-Stereo-Tonsignal verarbeitet, das von dem Magnetband wiedergegeben ist, wie dies oben erwähnt worden ist. Diese Ausführungsform umfaßt einen stromerzeugenden Schaltungsteil 10, der in derselben Weise gebildet ist wie der stromerzeugende Schaltungsteil 1OL gemäß Fig. 1 und der gemeinsam für die Datenwörter L und R des linken Kanals und des rechten Kanals vorgesehen ist. Ein erster SchÄltungszweig und ein zweiter Schaltungszweig sind mit dem stromerzeugenden Schaltungsteil 10 verbunden, um die analogen Ausgangssignale für den linken Kanal bzw. den rechten Kanal zu erzeugen. Der erste Schaltungszweig bzw. Schaltungsweg enthält den Integrator 1L, den Schalter 2L, den Tastschalter 3h, die Pufferschaltung kL·, das Tiefpaßfilter 5L und den Leitungsverstärker ÖL. Alle diese Schaltungselemente sind oben bereits erwähnt worden. Der zweite Schaltungszweig bzw. Schaltungsweg enthält einen Integrator IR, einen Schalter 2R, einen Tastschalter 3R, eine Pufferschaltung 4R, ein Tiefpaßfilter 5R und einen Leitungsverstärker 6R. Diese Schaltungselemente entsprechen dem Integrator 1L, dem Schalter

-ΙΟΙ 2L, dem Tastschaller 3L, der Pufferschaltung ^L, dem Tiefpaßfdlter 5L bzw. dem Leitungsverstärker ÖL. Darüber hinaus sind ein Schalter 4i Tür die abwechselnde Abgabe des von dom stromorzeupenden Schaltungsteil 10 her erhai tonen Stroms an die Integratoren IL und 1R sowie ein weiterer Schalter h2 für die abwechselnde Abgabe des von dem Ent1adungstaktgenerator 18 her erhaltenen Entladungs-Taktsignals DC an den Schalter 2L als Entladungs-Taktsignal DC_T für den linken Kanal und an den Schalter 2R als Entladungs-Taktsignal DCp für den rechten Kanal- vorgesehen.

Die an den stromerzeugenden Schaltungsteil 10 abgegebenen scriollcn Daten DT werden in dem Schieberegister 11 auf die Ansticgsflanke des Bittaktsignals BC hin aufgenommen, und die Datenwörter L und Il für den linken bzw. den rechten Kanal werden in dem betreffenden Schaltungsteil wortweise in der Zwischenspeicherschaltung 12 auf die Abfallflanke des Taktsignals WCV zwischengespeichert bzw. festgehalten. Die Frequenz dieses Taktsignals ist zweimal so hoch wie die Frequenz des Worttaktsignals VC, wie dies in Fig. 5 veranschaulicht ist.

Unterdessen ist bei dieser Ausführungsform den an die ^° Zeit steuerschaltung I7 abgegebenen Haupttaktimpulsen MC eine Frequenz gegeben, die eineinhalb mal so hoch ist vie die Frequenz der Haupttaktimpulse, die für die in Fig. 1 dargestelHe herkömmliche Digital-Analog-Umsetzschaltung verwendet werden, so daß jedes Datenwort in

den Strom für eine Wortperiode umgesetzt wird, die zwei Drittel der Umsetzperiode bei der herkömmlichen Digital-Anal og-Umsetzschaltung entspricht. Dem Umsetz-Befehlssignai CC, welches der Zeitsteuerschaltung I7 zugeführt wird, wird eine Prequenz gegeben, die zweimal so hoch

ist wie die Frequenz des Worttaktsignals VC. Darüber

BAD ORIGINAL

hinaus vird das Tastungs-Talitsignal AC von «loin Umseizungs· Befehlssignal CC gesondert bereitgestellt, wobei dieses Taktsignal seinen Pegel mit jeder Woriperjode in derselben Weise ändert wie das Worttaktsignal WC. Dieses Tastungs-Taktsignal AC vird ferner <len Schaltern U1 und h2 und zu den Tastschaltern 3 L und 3K zugeführt.

Demgemäß ist es möglich, das Taktsignal WCW als Umse-tzungs-Befehlssignal CC auszunutzen und außerdem das Worttaktsignal WC als Tastungs-Taktsignal AC auszunutzen. Da das Worttaktsignal WC und das Taktsignal WCW, welches mit dem erstgenannten Signal von dem Decoder in der Wiedergabeanordnung gewonnen ist, ein Zittern bzw. .Jittern aufweisen, sind in einem solchen Fall die Ausgangsspannungen VS_T und VS , die über die Pufferschaltungen ^lL L· ix

und kB. von den Tastschaltern 3L bzw. JR her erhalten werden, durch unerwünschte Impulsbreitenmodulationen beeinflußt und auf der Zeitachse nicht genau ausgerichtet, so daß die Umsetzung nicht genau ausgeführt werden kann. Um den durch das Zittern hervorgerufenen ungünstigen Einfluß zu vermeiden, werden demgemäß das Umsetzungs-Befehlssignal CC und das Tastungs-Talctsignal AC verwendet, wobei diese Signale mit der Anstiegsflanke des Bittaktsignals BC synchronisiert sind, wie dies in Fig. 5 veranschaulicht ist.

Um ein derartiges Umsetzungs-Befehlssignal CC sowie ein Tastungs-Taktsignal AC in Synchronismus mit dem Bittaktsignal BC zu erzeugen, ist ein Paar von D-Flipflopschal-

tungen 31 und 32 vorgesehen. Wenn das Taktsignal WCW und das Bittaktsignal BC einem Dateneingangsanschluß D bzw. einem Takteingangsanschluß CL der D-Flipflopschaltung zugeführt werden, tritt ein Taktsignal, dessen Abfallflanke auf die Anstiegsflanke des Bittaktsignals BC hin gerade nach der Abfallflanke des Taktsignals WCW auftritt und welches mit seiner Ansfiegsflanke auf die An-

^ΛΓ»

stiegsflanke des Dittaktsignals BC hin gerade nach der Anstiegsflanke des Taktsignals WCW auftritt, an einem Ausgangsanschluß Q der D-Flip'flopschaltung 31 auf. Dieses Taktsignal wird als das Umsetzungs-Befehlssignal CC verwendet. In entsprechender Weise wird dann, wenn das Wort taktsignal WC und das Bittaktsignal BC einem Dateneing-fuigs ans cliluß D bzw. einem Tale t eingangs ans chluß CL der D-Flipflopschaltung 32 zugeführt werden, ein Taktsignal, welches mit seiner Abfallflanke auf die Anstiegs-

]0 flanke des Bittaktsignals BC unmittelbar nach der Abfallflanke des Worttaktsignals WC auftritt und welches mit seiner Anstiegsflanke auf die Anstiegsflanke des Bittaktsignals BC hin unmittelbar nach der Anstiegsflanke des Worttaktsignals WC auftritt, an einem Ausgangsanschluß Q der D-Flipflopschaltung 32 erhalten. Dieses Taktsignal wird als das Tastungs-Taktsignal AC ausgenutzt .

Den Zeitsteuersignalen, wie dem Zähler-Einstellsignal, welches von der Zeitsteuerschaltung 17 erhalten wird, wird eine Wiederholungsperiode von einer Wortperiode gegeben, und die Haupttaktimpulse MC werden stets den beiden Zählern 13 und 14 von der Zeitsteuerschaltung her zugeführt. Dem von dem Entladungs-Taktgenerator 18 her erhaltenen Entladungs-Taktsignal DC wird ebenfalls die Wiederholungsperiode von einer Wortperiode gegeben.

Nunmehr sei die Umsetzung der Datenwörter L für den linken Kanal zum Zeitpunkt unmittelbar nach der Abfall-

flanke des Tastungs-Taktsignals AC betrachtet. Dabei wird der Schalter i?L durch das Entladungs-Taktsignal DC.. für den linken Kanal eingeschaltet, so daß die Ausgangsspannung V des Integrators IL auf 0 zurückgesetzt wird. Auf <lie Rückstellung der Ausgangsspanllung V auf 0 hin worden die unteren acht Bits und die oberen acht Bits eines der Datenwörter L für den linken

RAD ORIGINAL

Kanal, die in der Zwischenspeicherschnltung 12 zwischungespeichert bzw. festgehalten sind, an die Zähler 13 bzw, 1 h abgegeben, und die Ausgangsströme Ii und 12 des stromerzeugenden Schaltungstoiles 10 beginnen zu fließen. Der Strom 11 fließt välirend der Zeit, die durch die Daten der erwähnten unteren acht Bits bestimmt ist, und der Strom 12 fließt während der Zeit, die durch clic Daten der oben erwähnten oberen acht Bits bestimmt ist, und zwar innerhalb einer Zeitspanne, innerhalb der das Tastungs-Taktsignal AC den niedrigen Pegel annimmt. Die Ströme 11 und 12, die innerhalb dor einen Wortperiode fließen, werden an den Integrator 1L abgegeben, und die integrierte Spannung wird an dem Integrator 1L auf die Ströme 11 und 12 hin erzeugt. Diese integrierte Spannung wird am Ausgang des Integrators IL als Ausgangsspannung V₁. erhalten. Die Ausgangs spannung V_T wird zu der Spannung V zu Beginn der nächsten Wortperiode, innerhalb der das Tastüngs-Taktsignal AC den hohen Pegel annimmt. Der Wert der Spannung V _g wird während der nächsten Wortperiode konstant gehalten und über den Tastschalter JL weitergeleitet bzw. getastet. Die durch den Tastschalter JL getastete Spannung wird an die Pufferschaltung 4L abgegeben, und die Ausgangsspannung VS_L der Pufferschaltung ^L wird an das Tiefpaßfilter ^L abgegeben, um auf den analogen Pegel umgesetzt zti werden.

Die Umsetzung der Datenwörter R des rechten Kanals wird in nahezu derselben Art und Weise erzielt wie die oben erwähnte Umsetzung der Datenwörter L für den linken

Kanal. Im Falle der Umsetzung der Datenwörter R für den rechten Kanal werden jedoch die Umsetzung des jeweiligen Datenvorts R des rechten Kanals in den Strom in dem stromerzeugenden Schaltungsteil 10 und die Tastung der Ausgangsspannung V_p des Integrators IR auf

or . ■ W " .

der Grundlage der integrierten Spannung, die der Integrator 1R auf den Strom von dem stromerzeugenden Schal-

lungsteil 10 hin erzeugt;, während entsprechender Perioden vorgenommen, die um eine Wortperiode im Vergleich zu den entsprechenden Perioden im Falle der Umsetzung· der Daten— vörter L für den linken Kanal verschoben sind.

Fig. 6 zeigt einen Teil eines weiteren Ausführungsbeispiels des Digital-Analog-Wandlers vom Zählertyp gemäß der vorliegenden Erfindung, der bei einer digitalen Tonplattenanlage angewandt wird, welche das PCM-Stereo-Tonsignal verarbeitet, das von einer digitalen Ton-Kompaktplatte wiedergegeben ist. Die digitale Tonplattenanlage arbeitet mit einem Systerntaktsignal von beispielsweise 8,6436 MIIz, und bei dieser Ausführungsform ist die Frequenz der Haupttaktimpulse MC für den Betrieb ,g des Digital-Analog-Vandlers vom Zählertyp so gewählt,

daß sie N (positive ganze Zaiii) mal so hoch ist wie die Frequenz des Systemtaktsignals, so daß der Digital-Analog-Vandler vollsLändig mit der digitalen Tonplattenanlage synchronisiert ist.

Bei der Ausführungsform gemäß Fig. 6 werden die von

einem Haupttaktoszillator 50 her erhaltenen Haupttaktimpulse MC dem stromerzeugenden Schaltungsteil 10 und ■j ι

einem — -Zähler 61 zugeführt. Von dem — -Zähler 61 wird η η

das Systemtaktsignal SC mit einer Frequenz von 8,6436 MHz erhalten. Dieses Systemtaktsignal SC wird den beiden ]J-F.lipfl opschal Lunten 3I und 32 zugeführt, die zur Vermeidung des ungüiis I i gen Einflusses vorgesehen sind, welcher durch Jitter von ztj ge führt en Taktsignalen hervorgerufen wird. Ferner wird das betreffende Taktsignal an weitere Teile des digitalen Tonplattensystems übex" einen Pufferverstürker 71 abgegeben.

Ein dctaiJliertes Hchaltungs-Ausführungsbeispiel mit dem Haupt t.aktoszillator 30» dem tj -Zähler,usw. ist in Fig. 7 veranschaulichL. Bei diesem Ausführungsbeispiel ist der

Haupt takt oszillator 50 'lurch einen Transistor 5I gebildet, der als Emitterfolger geschaltet ist und mit dessen Emitter ein Schwingung^transformator 52. vcrlninUcii ist. D η s Haupt taUct signal MC, das von der Prä mär wi clv lung des Transformators 52 her erhalten wird, wird dem ^ -Zähler 61 zugeführt. Das von der erdfreien Sekundärwicklung· des Transformators 52 erhaltene Haupttaktsignal wird dem Digital-Analog-WandJer zugeführt.

Da ein Digital-Analog-Wandler vom Zählertyp generell ein analoges Ausgangssignal mit einem Pegel erzeugt, tier entweder höher oder niedriger ist als ein bestimmter Bezugsspannungspegel, ist es üblicherweise erforderlich, den Gleichspannungspogel des analogen Ausgangssignals einzustellen. Dabei tritt ein Problern einer Fege!verschiebung bzw. einer Pegeldrift auf_s die durch Temperaturechwankungen hervorgerufen wird. Unterdessen ist es für einen Digital-Analog-Wandler, der in Audio- bzw. Tonsystemen verwendet wird, nicht erforderlich, den Gleich.spannungsp.egel seiner analogen Ausgangssignale zu übertragen bzw. abzugeben.

In Verbindung damit zeigt Pig. 8 eine Schaltungsanordnung, die bei einem Digital-Analog-Wandler vom Zählex·- typ gemäß der vorliegendem Erfindung anwendbar ist, um die Gleichspannungsverschiebung einstellungsfrei zu machen. Bei der Schaltungsanordnung gemäß Fig. 8 werden die von den Leitungsverstärkern 6L· und 6R erhaltenen analogen Ausgangssignale an zusätzliche Tiefpaßfilter

SL bzw. 8R abgegeben, die jeweils einen Widerstand R1 und eine Kapazität Cl aufweisen. Die von den Tiefpaßfiltern 8L und 8R auf die zugeführten analogen Ausgangssignale hin erhaltenen Gleichspannungs-Ausgangssignale werden den Eingangsseiten der Tastschalter " 3L bzw. 3^^{ über zusätzliche Integratoren 9"L bzw. 3l\ rückgekoppelt, die jeweils einen Widerstand R2 und eine Kapazität- C2

aufweisen, so daß ύ Lo Gleichspa-rrrmngs-Verschiebespanrmngen fin den Ausgängen der Leitungsverstärker oL und 6li vermindert sind. Venn die Zeitkonstante C1 · RI so gewählt ist, daß sie gleich der Zeitkonstante C2 . R2 ist, dann veisen in diesem Falle die Tiefpaßfilter SL und 8R jeweils den durch eine Kurve A in Fig. 9 gezeigten Frequenzgang auf: Ordinate: Ansprechpegel · r, Abszisse: Frequenz · f. Jeder der Integratoren 9L, 9R weist den durch die Kurve B in Fig. 9 gezeigten Frequenzgang auf. Damit kann die stabilisierte Gleichspannungs-Rückkopplung erzielt werden.

Wie oben beschrieben, ist bei dem Digital-Analog-Vandler vom Zählertyp gemäß der vorliegenden Erfindung der etromerzeugende Schaltungsteil 10 gemeinsam für die Datenwörter des linken Kanals und des rechten Kanals vorgesehen, um die betreffenden Datenwörter des linken Kanals und des rechten Kanals in entsprechende Ströme umzusetzen, und zwar in einer zeitlich getrennten Art und Weise. Des— halb können der Schaltungsaufbau insgesamt vereinfacht und seine Kosten im "Vergleich zu dem herkömmlichen Digital-Analog-Wandler herabgesetzt werden, der eine Reihe von gesonderten stromerzeugenden Schaltungsteilen aufweist, um die Datenwi rter des linken Kanals und des rechten Kanals in entsprechende Ströme umzusetzen. Da die Periode, innerhalb der die Ausgangsspannung der Inlcgrntore-n 2L und 2R jeweils we.i t ergeleitet bzw. getastet wird, auf eine Vort.periode verlängert ist, ist überdies der Pegel der analogen Ausgangssignale für

den linken Kanal und den rechten Kanal erhöht, beispielsweise um 6dB, und außerdem kann der flache Frequenzgang, wie er durch die vollausgezogene Kurve in Fig. 10 veranschaulicht ist (Ordinate: Ansprechpegel · r, Abszisse: Frequenz · f), erzielt werden, ohne daß eine Spitzenwertbildungs- bzw.Verstärkungsüberhöhungsschaltung für die Leitungsverstärker 6L und 6R vorgesehen ist.

BAD ORIGINAL

Bei dem IJigital-Analog-Wandler geimiß der vorliegendon Erfindung sind das Worttaktsignal WC und das Taktsignal WCV, dessen Frequenz zwei mal so hoch ist wie die Frequenz des Vorttaktsignals VG, welches von dem Decoder in der Wiedergabeanordnung gewonnen ist, mit dem Bittaktsignal BC oder dem Systemtaktsignal SC in Synclironismus zwischengespeichert bzw. verriegelt, welches als Tastungs-Takt signal AC zu verwenden ist bzw. als Uinsetz-Befehlssignal CC. Die von den Puf f «rschaltuiif-en -'iL und hH erhaltenen Spannungen VS₁ bzw. VS, sind daran gehindert,

Lt Xi

durch unerwünschtes Zittern bzw, Jittern beeinflußt zu werden, welches in dem Worttaktsignal WC und in dein Taktsignal WCW enthalten ist, so daß die Umwandlung der Datenwörter in das analoge Ausgangssignal genau erfolgen kann. Darüber hinaus sind die Verzerrungen durch Oberwellen und durch den ReststörpegeJ des analogen Ausgangssignals verbessert, wie dies durch vollausgezogene Kurven in Fig. 11 (Ordinate: Verzerrungen * d, Abszisse; Ausgangspegel * v) und in Fig. 12 (Ordinate; Störpegel · v._T, Abszisse: Ausgangs-Gleichspannungspegel · v,..-,) veranschaulicht ist, wobei die Zwischenspeicherung bzw. Verriegelung des Worttaktsignals WC und des Taktsignals WCW erfolgt, wie dies oben erwähnt worden ist, während

derartige Verzerrungen durch Oberwellen und durch den opr

Reststörpegel in dem Pail verbessert sLnd, wie dies durch gestrichelte Linien in Fig. 11 ttnd 12 veranschaulicht ist, daß das Worttaktsignal WC und das Taktsignal WCW als Tastungs-Taktsignal AC bzw. als Umsetzungs-Befehlssignal CC ausgenutzt werden, ohne mit dem Bittaktsignal

BC oder dem Systemtaktsignal SC in Synchronismus zwischengespeichert bzw. verriegelt zu sein.

Gemäß der Erfindung umfaßt ein Digital-Analog-Wandler

vom Zählertyp einen stromerzeugenden Schaltungsteil mit 35

einem digitalen Zähler und einer Stromquelle, die gemeinsam für abwechselnd aufeinanderfolgende Datenwörter eines

BAD" ORIGINAL

- 2h -

ersten Kanals und eines zweiten Kanals vorgesehen ist, um die Datenwörter jeweils in einen entsprechenden Strom innerhalb einer ersten Arbeitszeitspanne umzusetzen. Dabei sind erste und zweite Schaltungswege vorgesehen, die jeweils einen Integrator für die Erzeugung einer integrierten Spannung auf einen zugeführten Strom hin erzeugen. Ferner ist ein Tastschalter vorgesehen, der eine Ausgangsspannung des Integrators für eine Vortperiode tastet. Überdies ist ein Tiefpaßfilter vorgesehen, dem die getastete Ausgangsspannung des Integrators zugeführt wird. Ein Schalter ist dabei vorgesehen, um den von dem stromerzeugenden Schaltungsteil her erhaltenen und dem jeweiligen Datenwort des ersten Kanals entsprechenden Strom an den Integrator in dem ersten SclialtLtngsweg in jederzweitenWortperiode abzugeben. Dor von dem stromerzeugenden Schaltungsteil her erhaltene und den Datenwörtern des zweiten Kanals entsprechende jeweilige Strom wird dabei dem Integrator in dem zweiten Srhaltungsweg in · jeder and er cn zwei ten l'.'ortperiode abgegeben. Die ersten und zweiten Schaltungswege erzeugen integrierte Spannungen an ihren Integratoren auf die entsprechenden Ströme hin, die ihnen von dem Schalter für jede zweite Wortperiode zugeführt werden. Dabei werden analoge Ausgangssignale für den ersten Kanal bzw. für den zweiten Kanal von den Tiefpaßfiltern in den beiden Schaltungswegen erhalten.

;anwalt 30

Claims

Dipl.-Ing. H.
MiTSCHERLICH : h": ' : : ; - ;"*; ρ-βΟΟΟ MÖNCHEN
Dipl.-I ng. K.
GUNSCHMANN "" ** " "" " "*"* Steinsdorfstraße
Dr.rer.nat, W.
KÖRBER 'S» (089) ' 29 66 Dipl.-Ing. J.
SCHMIDT-EVERS
PATENTANWÄLTE
8. Oktober 1982

SONY CORPORATION

7-35 Kitashinagava 6-chemie

Shinagawa-ku

Tokio, Japan

-P at- en tan sprü c h e

Q/ Digital-Änalog-Wandler mit einer stromerzeugenden. SchaItungseinrichtung, die eine Zvisehenspeichereinrichtung enthält, mit der ein serielles Datensignal zwischengespeichert wird, welches aus ersten und zweiten Kanal-Datenwörtern besteht, die wortweise abwechselnd aufeinanderfolgend auftreten, mit einem Zähler, der eine bestimmte Zählerstellung entsprechend den Daten des jeweiligen Datenwortes liefert,

und mit einer Stromabgabeeinrichtung, die durch den betreffenden Zähler derart gesteuert wird, daß ein den Daten des jeweiligen Datenwortes innerhalb der jeweiligen Wortperiode entsprechender Strom erzeugt wird,

dadurch gekennzeichnet, daß mit der Stromabgabeeinrichtung in der stromerzeugenden Schaltungseinrichtung (1O) erste und zweite Schaltungswege gekoppelt sind, denen der Strom von der Stromabgabeeinrichtung alternativ zugeführt wird und die jeweils einen Integrator (.1L-; TR.) enthalten,

durch den eiri& integrierte: Spannung· in Abhängigkeit von dem Strom, der von der stromerzeugenden Schaltungseinrichtung (lO) erhalten wird, für jede zweite Wortperiode erzeugt Wird,

daß mit dem Integrator (1L;1R) ein Schalter (2L; 2R) gekoppelt ist, der die integrierte Spannung auf einen bestimmten Pegel zurücksetzt,

daß ein Tastschalter (3L; 3^0 vorgesehen ist, der das Ausgangssignal des Integrators (1L; IR) Tür jede zveite Wortperiode auf die betreffende eine Wortperiode hin austastet, in der die integrierte Spannung erzeugt ist, daß ein Tiefpaßfilter (5L; 5R) vorgesehen ist, dem die getastete Ausgangsspannung des Integrators (iL; 1R) zuführbar ist,

daß ein zusätzlicher Schalter (^O zwischen der Stromabgabeeinrichtung in der stromerzeugenden Schaltungseinrichtung (10) und dem ersten sowie zweiten Schaltungsweg derart vorgesehen ist, daß über die betreffenden Schaltungswege der von der Stromabgabeeinrichtung erhaltene Strom an die Integratoren (IL, TR) in den beiden Schaltungswegen alternativ jede zweite Wortperiode so abgegeben wird, daß der den Daten der ersten Kanal-Datenwörter entsprechende Strom dem Integrator (1L) in den ersten Schaltungszweig und der den Daten der zwei-

ten Kanal-Datenwörter entsprechende Strom jeweils dem Integrator (.1R) in dem zweiten Schaltungsweg zugeführt wird,
und daß erste bzw. zweite analoge Ausgangssignale von den Tiefpaßfi1 tern (5L, 5R) im ersten bzw. zweiten

Schaltungsweg erhellten werden,

2. Digital-Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet , daß ein weiterer zusätzlicher Schalter (^i2) gemeinsam mil den beiden Schaltern . - . .

^2L, 2R) verbunden ist, die mit den Integratoren (1L, 1R) in ilen beiden Schaltungswegen verbunden sind, derart , daß

an diese Schalter ein solches Steuersignal abgebbar ist, daß die betreffenden Schalter (2L, 2R) abwechselnd miteinander leitend werden.

3· Digital-Analog-Wandler nach Anspruch 2, d a d u r c h gekennz e i chne t, daß die in den beiden .Schaltungswegen vorgesehenen Tastschalter (3^, 3R) s der genannte eine zusätzliche Schalter (Ή) und der genannte weitere zusätzliche Schalter (^is) gemeinsam das betx"offende Steuersignal derart zugeführt erhalten, daß sie in den leitenden bzw. übertragungsfähigen Zustand gelangen.

k. Digital-Aixa-log-Wandler nach Anspruch 1, dadurch gekennzeichnet , daß die beiden Schaltungswege jeweils eine Pufferschaltung (4L; ^R) aufweisen, die zwischen dem Tastschalter (3L; 3R) und dem Tiefpaßfilter (5L; 5*0 vorgesehen ist.