JPS5936038Y2 - アナログ出力マルチプレクサ - Google Patents

Description

【考案の詳細な説明】 本考案は、ディジタル・データ処理装置と組合わされる
アナログ出力マルチプレクサに関するものである。

ディジタル・データ処理装置の出力信号を複数のアナロ
グ操作端に供給するために、アナログ出力マルチプレク
サが用いられる。

アナログ出力マルチプレクサとしては種々の形式のもの
があるが、テ゛−タ処理装置のディジタル出力信号を、
−具申間信号としてのパルス幅信号に変換し、この信号
の形で絶縁器を通し、その後にアナログ信号に変換する
方式のものは、中間信号段階における信号処理の便利さ
に特徴がある。

このような形式のアナログ出力マルチプレクサの従来例
としては、複数のアナログ操作端（出力チャネル）ごと
にディジタル／パルス幅変換器を設けて、周期的にそれ
ぞれのディジタル信号をパルス幅信号に変換して、周期
に占めるパルス幅信号のデユーティ・レシオをテ゛イジ
タル信号に対応するものとし、これを平滑することによ
り、アナログ信号を得るようにしたものがある。

このような従来の装置は、パルス幅／アナログ変換が容
易になる利点があるが、テ゛イジタル／パルス幅変換器
と絶縁器が出力チャンネルの数だけ必要になるので、出
力チャンネルが多数になるほど、経済性が薄れてくる。

このような事情は、中間信号がパルス列信号の場合にも
共通する。

経済性を良くするには、ディジタル／パルス幅変換器と
絶縁器を複数の出力チャネルについて共用して原データ
を順番に変換、絶縁し、絶縁後のパルス幅出力信号を複
数の出力チャネルに分配するように構成ことが考えられ
る。

その場合、各出力信号を、該当する出力チャネルに分配
するために、データ処理装置の原データの出力にタイミ
ングを合せて出力チャネルの切換を行う必要がある。

原テ゛−夕の出力は、データ処理装置側に設置される制
御回路によって制御されるので、チャネルの切換制御信
号もその制御回路から与える必要がある。

データ処理装置側はアナログ操作端とは絶縁する必要が
あるから、チャネル切換制御信号についても絶縁をする
必要がある。

その際、チャネル切換制御信号の絶縁手段もできるだけ
経済的に構成できることが望ましい。

本考案の目的は、パルス幅信号またはパルス列信号を中
間信号とする形式のアナログ出力マルチプレクサで゛あ
って、出力チャネルが多数の場合に経済的な絶縁形のア
ナログ出力マルチプレクサを提供することにある。

本考案は、ディジタル信号をパルス幅信号またはパルス
列信号に変換する変換器と、絶縁器と、絶縁器出力の戒
形器とを、複数の出力チャネルに対して共用化し、時分
割で動作させるようにしたものである。

以下、図面によって本考案を説明する。

第１図は、本考案実施例の概念的構成図である。

第１図において、１１はデータ・メモリ、１２はプリセ
ッタブル・カウンタ、１３はアドレス・セレクタ、１４
はチャネルアドレス・カウンタ、１５はタイミング制御
回路である。

データ・メモリ１１には、データ処理装置（回路）から
ディジタル・データが与えられるアドレス・セレクタ１
３を通じてデータ処理装置がら同時に与えられるアドレ
ス信号に従って、出力チャネルに対応したアドレスに記
憶される。

データ・メモノ１１には、また、アドレス・セレクタ１
３を通じて、チャネルアドレス・カウンタ１４の内容が
与えられ、それに対応したアドレスから読出されたディ
ジタル・データが、プリセッタブル・カウンタ１２に与
えられる。

アドレス・セレクタ１３は、データ処理装置によるテ゛
−タ・メモリ１１の書込みが行われるときだけ、データ
処理装置からのアドレスを選択し、その他の期間は、チ
ャネルアドレス・カウンタ１４の内容を選択している。

ブリセツタフ゛ル・カウンタ１２に与えられたディジタ
ル・データは、タイミング制御回路１５からのカウンタ
・ロード信号によってセットされ、次いで、同じくタイ
ミング制御回路１５から与えられるクロック信号に従っ
てカウント・ダウンされる。

ブリセツタフ゛ル・カウンタ１２は、ブリセラトイ直が
残っている間継続するパルス幅信号を生じる。

したがって、ブリセツタフ゛ル・カウンタ１２からは、
セットされたディジタル・デ゛−夕に対応したパルス幅
信号が出力される。

パルス幅信号は、絶縁器２１を通じて、次段に伝えられ
る。

タイミング制御回路１５は、また、一定周期Ｔでチャネ
ルアドレス・カウンタ１４の内容を歩進させ、データ・
メモリ１１の読出しアドレスを進ませる。

周期Ｔは、パルス幅の最大値より大きく定められる。

アドレスを最後まで進めた後は、リセットにより最初の
アドレスに戻され、以下同様な動作が繰返えされる。

リセット信号とアドレス・カウント信号は、それぞれ絶
縁器２２．２３を通じて次段にも伝えられる。

次段の回路において、３１は基準電圧源、３２はスイッ
チ、３３はマルチプレクサ、３４はチャネルアドレス・
カウンタ、３５１〜３５ ｎは各出力チャネルの積分器
である。

基準電圧源３１の一定電圧は、絶縁器２１の出力によっ
てパルス幅相当の時間だけオンとなるスイッチ３２を通
じてマルチプレクサ３３に入力される。

マルチプレクサ３３は、チャネルアドレス・カウンタ３
４の内容に従い、該当する出力チャネルを選択する。

このため、定電圧化（成形）されたパルス幅信号は、該
当する出力チャネルの積分器３５ｉ （ｉ＝ １〜ｎ）
に入力される。

積分器３５ ｉは、パルス幅信号を積分して、パルス幅
に対応したアナログ出力電圧を生じる。

積分器３５ ｉとしては、毎回の積分開始に先立って出
力がリセットされる積分器、または所定の時定数の平滑
回路が用いられる。

チャネルアドレス・カウンタ３４は、絶縁器２２゜２３
を通じてタイミング制御回路１５のリセット信号とアド
レス・カウント信号が与えられるので、前段のチャネル
アドレス・カウンタ１４と同期して動作し、各パルス幅
信号を、マルチプレクサ３３を通じて、それぞれ該当す
る出力チャネルの積分器に与えさせる。

マルチプレクサ３３の制御信号は、チャネルアドレス・
カウンタ用のアドレスカウント信号とリセット信号の２
つだけであるから、制御信号の絶縁器も２つだけでよい
ので経済的である。

このような一連の動作のタイムチャートを第２図に示す
。

以上は、ディジタル・データをパルス幅信号に変換する
ようにした例であるが、テ゛イジタル・データをパルス
列信号に変換する場合についても、全く同様なことが行
える。

このように、本考案は、テ゛イジタル・テ゛−夕をパル
ス幅信号またはパルス列信号に変換する変換器と、絶縁
器と、絶縁器出力の成形器とを、複数の出力チャネルに
対して共用化し、時分割で動作させるようにしたので゛
、出力チャネルが多数の場合にとくに経済的な絶縁形の
アナログ出力マルチプレクサが実現できる。

【図面の簡単な説明】

第１図は、本考案実施例の概念的構成図、第２図は、第
１図の装置の動作説明図である。

Claims (1)

1. 【実用新案登録請求の範囲】 データ処理装置から与えられる複数の出力チャネル向け
   の複数のディジタル・テ゛−夕をそれぞれ出力チャンネ
   ルに対応したアドレスに記憶するデータ・メモリ、 カウンタ・ロード信号とアドレス・カウント信号とリセ
   ット信号を発生するタイミング制御回路、 このタイミング制御回路からアドレス・カウント信号と
   リセット信号とが与えられ、リセット信号によってリセ
   ットされながらアドレス・カウント信号を計数し、その
   計数値を前記テ゛−タ・メモリにデータ読み出しアドレ
   スとして与える第１のチャネルアドレス・カウンタ、 このチャネルアドレス・カウンタが与えるアドレスにし
   たがって前記データ・メモリから読みだされたデータが
   、前記タイミング制御回路から与えられるカウンタ・ロ
   ード信号によってロードされ、そのロードされたデータ
   に対応するパルス幅信号またはパルス列信号を生じる変
   換器、この変換器の出力信号と前記タイミング制御回路
   のアドレス・カウント信号とリセット信号をそれぞれ絶
   縁して伝達する絶縁器、 この絶縁器を通じて前記変換器の出力信号が与えられ、
   その出力信号に応じて一定電圧を断続する断続手段、 前記絶縁器を通してアドレス・カウント信号とリセット
   信号が与えられ、リセット信号によってリセットされな
   がらアドレス・カウント信号を計数する第２のチャンネ
   ルアドレス・カウンタ、この第２のチャネルアドレス・
   カウンタの計数値と前記断続手段の出力信号とが与えら
   れ、断続手段の出力信号を、第２のチャネルアドレス・
   カウンタの計数値に対応する出力チャネルに伝達するマ
   ルチプレクサ、 および、 複数の出力チャネルのそれぞれに設けられ、上記マルチ
   プレクサの各出力信号をそれぞれ積分する積分器を具備
   したアナログ出力マルチプレクサ。