DE3232336C2

DE3232336C2 -

Info

Publication number: DE3232336C2
Application number: DE3232336A
Authority: DE
Inventors: Masayuki Namiki; Masaaki Kamiya; Yoshikazu Kojima; Kojiro Tokio/Tokyo Jp Tanaka
Original assignee: Seiko Instruments Inc
Current assignee: Seiko Instruments Inc
Priority date: 1981-09-01
Filing date: 1982-08-31
Publication date: 1989-05-11
Also published as: JPS5848963A; JPS5947467B2; US4639755A; GB2105109B; DE3232336A1; GB2105109A

Description

Die Erfindung betrifft eine temperaturempfindliche Halbleitereinrichtung entsprechend dem Oberbegriff des Patentanspruchs 1.

Es sind bereits temperaturempfindliche Halbleitereinrichtungen dieser Art mit Planartransistoren und mit zwei Elektroden zum Abnehmen eines temperaturabhängigen elektrischen Signals bekannt (DE-OS 28 05 905). Derartige Temperaturfühler finden beispielsweise in Klimaanlagen, Kühlschränken, elektrischen Heizkissen, elektrisch beheizten Decken und dergleichen Einrichtungen Verwendung.

Planartransistoren finden eine bevorzugte Verwendung bei derartigen Temperaturfühlern, weil Planarprozesse eine vorteilhafte Massenproduktion ermöglichen. Fig. 1 zeigt eine bekannte integrierte Schaltung aus einem n-leitenden Siliziumsubstrat. Fig. 1 enthält eine Schaltung 2 zur Erzeugung einer konstanten Stromstärke von beispielsweise 0,1 µA, um eine konstante Stromstärke in einem Planartransistor 1 zu verursachen. Die Spannung zwischen Basis und Emitter des Transistors dient als Nachweisspannung V _out für die Temperatur. Die Schaltung enthält ferner eine Spannungsquelle 3 mit einer Regelschaltung für die Spannung, um eine von Änderungen der Spannung der Spannungsquelle unabhängige Spannung zu erzeugen. Um einen niedrigen Energieverbrauch zu erzielen, kann ein npn-Planartransistor in CMOS-Technologie entsprechend Fig. 2 Verwendung finden.

Fig. 2a und Fig. 2b zeigen eine Schnittansicht beziehungsweise eine Draufsicht auf einen derartigen Planartransistor, der ein n^--Siliziumsubstrat 4 als Kollektor, ein p^--Siliziumsubstrat 5 als Basis und eine n⁺-Diffusionsschicht 8 als Emitter enthält. Die äquivalente Schaltung dieses Transistors ist in Fig. 2c dargestellt. Der Planartransistor weist ferner einen p⁺-Kanalunterbrechungsbereich 7, einen n⁺-Diffusionsbereich 6, eine isolierende Schutzschicht 9 aus Siliziumoxid, metallische Kontakte 10, einen Basis-Kollektoranschluß 11 und einen Emitteranschluß 12 auf.

Wenn der Kollektor 4 und die Basis 5 eines Planartransistors sich auf demselben Potential befinden, ist die Charakteristik des Emitterstroms I dieselbe wie die Strom-Spannungscharakteristik einer Diode, und kann durch die folgende Beziehung beschrieben werden:

wobei ni die Trägerdichte der Eigenleitung, n den Emitterinjektionswirkungsgrad, R die Boltzmann'sche Konstante, e die Einheitsladung, V die Spannung zwischen Basis und Emitter und A eine Konstante bedeuten, welche von der Konfiguration des Planartransistors und der Diffusionslänge eines Minoritätsträgers abhängt.

Die Strom-Spannungscharakteristik zwischen der Basis 5 und dem Emitter 8 ist in Fig. 3 dargestellt. Der Verlauf der Charakteristik hängt von der Temperatur T ab. In Fig. 3 ist T₁ < T₂ < T₃. Durch Verwendung der CMOS-Technik kann ein Thermofühler gleichzeitig auf einem Chip mit einer Schaltung für eine konstante Stromstärke und einer Schaltung für eine Spannungsregelung hergestellt werden. Derartige Halbleitereinrichtungen erreichen einen Temperaturkoeffizienten von 3 mV/°C bei einem p^-n⁺-Übergang von 100×100 µm², einer p-Basis-Diffusionskonzentration von 5×10¹⁵ Atomen/cm³ und einer konstanten Stromstärke von 0,1 µA in der Durchlaßrichtung. Dabei wird noch als nachteilig angesehen, daß die Temperaturempfindlichkeit einer Halbleitereinrichtung mit einem derartigen Planartransistor geringer als die Temperaturempfindlichkeit von Wandlern mit einem Thermistor ist, die 15 mV/°C beträgt.

Es ist deshalb Aufgabe der Erfindung, eine temperaturempfindliche Halbleitereinrichtung anzugeben, die in CMOS-Technik herstellbar ist und eine hohe Temperaturempfindlichkeit aufweist.

Diese Aufgabe wird erfindungsgemäß durch den Gegenstand des Patentanspruchs 1 gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind Gegenstand der Unteransprüche.

Anhand der Zeichnung soll die Erfindung beispielsweise näher erläutert werden. Es zeigt

Fig. 1 ein Schaltbild einer bekannten temperaturempfindlichen Halbleitereinrichtung mit einem Planartransistor,

Fig. 2a eine Schnittansicht und Fig. 2b eine Draufsicht auf den Planartransistor in Fig. 1,

Fig. 2c ein Schaltbild des Transistors in Fig. 2,

Fig. 3 Strom-Spannungscharakteristiken einer bekannten Halbleitereinrichtung mit einem Planartransistor, dessen Kollektor und Basis sich auf demselben Potential befinden,

Fig. 4a ein Schaltbild eines ersten Ausführungsbeispiels gemäß der Erfindung mit einer zweistufigen Darlington-Verbindung,

Fig. 4b ein Schaltbild eines zweistufigen Ausführungsbeispiels gemäß der Erfindung in der Form einer dreistufigen Verbindung,

Fig. 5 eine Schnittansicht eines Planartransistors entsprechend dem zweiten Ausführungsbeispiel,

Fig. 6 eine Schnittansicht eines Planartransistors gemäß einem dritten Ausführungsbeispiel und

Fig. 7 ein Schaltbild entsprechend dem zweiten und dritten Ausführungsbeispiel mit einer Darlington-Verbindung.

Mit einer Halbleitereinrichtung mit einer Darlington-Verbindung entsprechend Fig. 4a durchgeführte Versuche haben gezeigt, daß im Vergleich zu bekannten Halbleitereinrichtungen entsprechend Fig. 1 und 2 eine doppelt so hohe Temperaturempfindlichkeit von beispielsweise 6 mV/°C erzielt werden kann. Versuche mit einer dreistufigen Darlington-Verbindung entsprechend Fig. 4b haben ferner gezeigt, daß eine Temperaturempfindlichkeit von etwa 11 mV/°C erzielt werden kann.

Die in Fig. 4a innerhalb gestrichelter Linien 101 dargestellte Halbleitereinrichtung ist in Verbindung mit einer Temperaturmeßeinrichtung dargestellt, die eine konstante Stromquelle 15 und ein Voltmeter 16 enthält. Die Basis und der Kollektor des Transistors 1 sind an der Verbindungsstelle 11 miteinander verbunden, und die Ausbildung entspricht derjenigen des Transistors in Fig. 1. Der Emitter des Transistors 1 ist mit der Basis eines zweiten Transistors 21 verbunden, und die Kollektoren sind ebenfalls mit der Verbindungsstelle 11 verbunden, um eine Darlington-Verbindung zu bilden. Wenn eine konstante Stromstärke aus der Stromquelle 5 durch den Emitter des Transistors 21 und den gemeinsamen Kollektor der beiden Transistoren fließt, tritt die Summe der Spannungen, die zwischen der Basis und dem Emitter des Transistors 1 beziehungsweise der Basis und dem Emitter des Transistors 21 erzeugt werden, über der Halbleitereinrichtung 101 auf. Deshalb beträgt die Temperaturempfindlichkeit mit der Halbleitereinrichtung 101 etwa zwischen 5 mV/°C und 6 mV/°C, ist also etwa doppelt so hoch wie die Temperaturempfindlichkeit der Halbleitereinrichtung in Fig. 1. Wenn die Anzahl der Transistoren mit Darlington-Verbindung erhöht wird, steigt die Temperaturempfindlichkeit der Halbleitereinrichtung mit der Anzahl der Transistoren an. Durch das Voltmeter 6 kann in Verbindung mit der Verwendung einer integrierten Schaltung in CMOS-Technik bei einer Temperaturmessung eine Temperaturgenauigkeit von 1°C in einfacher Weise erzielt werden.

Entsprechend dem zweiten Ausführungsbeispiel kann eine Halbleitereinrichtung hergestellt werden, die eine hohe Temperaturempfindlichkeit, eine geringe Abweichung der Temperaturempfindlichkeit, Stabilität gegen Geräusche aufweist, sowie in einfacher Weise als integrierte Schaltung herstellbar ist.

Bei dem zweiten Ausführungsbeispiel ist ein pn-Planartransistor vorgesehen, der in Fig. 5 dargestellt ist und bei dem der Wert des Stromverstärkungsfaktors β verringert ist. Zusätzlich zu den in Verbindung mit Fig. 2a beschriebenen und mit denselben Bezugszeichen bezeichneten Strukturelementen, ist eine n⁺- Diffusionsschicht 14 durch einen p⁺-Kanalunterbrechungsbereich 13 angrenzend an den n⁺-Diffusionsbereich 8 vorgesehen, der als Emitter dient. Die n⁺-Diffusionsschicht 14 hat die Funktion eines zweiten Kollektors, und ein Teil der von dem Emitter injizierten Träger wird von der n⁺-Diffusionsschicht 14 absorbiert. Fig. 7 zeigt ein ensprechendes Schaltbild, wobei sich ein Weg für die Rückführung des Stroms (Ic₁ und Ic₂) von dem Kollektor zu der Basis ergibt, um den Wert des Stromverstärkungsfaktors β zu verringern. Durch Verwendung der doppelten Kollektorstruktur ist es möglich, die Streuung der nachgewiesenen Spannung um etwa 20% zu verringern.

Bei dem dritten in Fig. 6 dargestellten Ausführungsbeispiel kann die Streuung durch die doppelte Kollektorstruktur weiter verringert werden. Bei diesem Ausführungsbeispiel ist ein als Kollektor dienender n⁺-Diffusionsbereich 14 vorgesehen, der eine tiefere Diffusion als der als Emitter dienende n⁺- Diffusionsbereich 8 aufweist. Sowohl in Fig. 5 als auch in Fig. 6 ist ein n^--Substrat 4, ein als Kollektor dienender n⁺-Diffusionsbereich 6, ein p⁺-Kanalunterbrechungsbereich 13, ein als Emitter dienender n⁺-Diffusionsbereich 8, der als Kollektor dienende n⁺-Diffusionsbereich 14, eine als Schutzschicht dienende Oxidschicht 9, Metallelektroden 10 sowie ein Kollektor-Basisanschluß 11 und ein Emitteranschluß 12 vorgesehen. Eine Verbesserung ergibt sich dadurch, daß der durch die n⁺-Diffusionsschicht 14 gebildete doppelte Kollektorbereich für die Herstellung einer zweistufigen oder mehrstufigen Darlington-Verbindung verwandt wird.

Wie bereits erwähnt wurde, kann eine derartige Halbleitereinrichtung in CMOS-Technik hergestellt werden, und es kann durch die zweistufige oder mehrstufige Darlington-Verbindung eine hohe Temperaturempfindlichkeit durch die Verringerung des Stromverstärkungsfaktors β bei Verwendung eines npn-Planartransistors in der integrierten Schaltung erzielt werden. Ferner kann ein Drift aufgrund von Rauschen verringert und der Wirkungsgrad verbessert werden. Bei einer einstufigen Verbindung beträgt die Temperaturempfindlichkeit 3 mV/°C, bei einer zweistufigen 6 mV/°C und bei einer dreistufigen Verbindung 11 mV/°C. Eine derartige Halbleitereinrichtung besitzt deshalb eine hohe Empfindlichkeit, und weist bei stabiler Arbeitsweise einen hohen Wirkungsgrad auf.

Anstelle eines npn-Planartransistors aus Silizium entsprechend dem beschriebenen Ausführungsbeispiel können auch pnp-Planartransistoren verwandt werden, und es sich auch andere Halbleitermaterialien anstelle von Silizium verwendbar.

Claims

1. Temperaturempfindliche Halbleitereinrichtung mit Planartransistoren und mit zwei Elektroden zum Abnehmen eines temperaturabhängigen elektrischen Signals, dadurch gekennzeichnet, daß mindestens zwei Planartransistoren (1, 21) mit einer Darlington-Verbindung in einem Halbleitersubstrat (4) vorgesehen sind, daß das Halbleitersubstrat (4) den gemeinsamen Kollektor der Planartransistoren bildet, daß die Basis des Transistors der ersten Stufe der Darlington-Verbindung mit dem gemeinsamen Kollektor zur Bildung der ersten Elektrode verbunden ist und daß der Emitter des Transistors der Endstufe der Darlington- Verbindung die zweite Elektrode bildet.

2. Temperaturempfindliche Halbleitereinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein von dem gemeinsamen Kollektor (4) getrennter Kollektorbereich (14) mit dem Basisbereich innerhalb des Basisbereichs (5) eines Transistors verbunden ist, der sich von dem Transistor der ersten Stufe unterscheidet (Fig. 5).

3. Temperaturempfindliche Halbleitereinrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Tiefe des von dem gemeinsamen Kollektor (4) getrennten Kollektorbereichs (14) größer als die Tiefe eines Kanalunterbrechungsbereichs (13) und des davon umgebenen Emitterbereichs (8) ist (Fig. 6).