DE3222704A1

DE3222704A1 - Mikrocomputer-schaltungsanordnung

Info

Publication number: DE3222704A1
Application number: DE19823222704
Authority: DE
Inventors: Joji Yokohama Kanagawa Fukuda; Yoshihiko Isezaki Gunma Matsumoto
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1981-06-16
Filing date: 1982-06-16
Publication date: 1982-12-30
Also published as: AU561809B2; GB2103398B; AT388620B; FR2507799A1; GB2103398A; CA1181528A; AU8477282A; ATA233082A; JPS57207970A; FR2507799B1; NL8202448A

Description

Beschreibung Mikrocomputer-Schaltungsanordnung

Die Erfindung bezieht sich generell auf eine Mikrocomputer-Schaltungsanordnung und insbesondere auf eine Mikrocomputeranordnung, die mit einer Kathodenstrahlröhren-Anzeigeeinrichtung arbeitet.

Seit kurzem sind Tisch-Mi.krocomputeranordnungen sehr populär geworden. Eine derartige Mikrocomputeranordnung verwendet in herkömmlicher Weise eine 8-Bit-Zentraleinheit (CPU), die 16-Bit-Adressen verwendet, so daß die betreffende Zentraleinheit einen direkten Zugriff zu einem Speicherbereich mit 64 K Speicherplätzen hat, d.h. von 000OH bis FFFFH. Jeder Adressenspeicherplatz enthält dabei 8 Datenbits (1 Byte). Demgemäß können bei einem Personalcomputer des oben erwähnten Typs, der eine 8-Bit-Zentraleinheit verwendet, 32 K Speicherplatze des Speicherbereichs beispielsweise für einen Festwertspeicher-(ROM)-Bereich verwendet werden, um ein Überwachungs- bzw. Monitorprogramm und/oder einen BASIC-Interpreter zu speichern, wodurch der übrige Adressen- oder Speicherbereich von 32 K Speicherplätzen

,

bzw. Speicherbereichen für einen Schreib-/Lese-Speich.erbereich (RAM) mit wahlfreiem Zugriff verwendet werden kann.

Bei Anwendung der Mikrocomputer-Schaltungsanordnung bzw. -Anordnung in Verbindung mit einer Kathodenstrahlröhren-Anzeige- oder Überwachungseinrichtung ist es jedoch erforderlich, einen Video-RAM-Speicherbereich bereitzu-

stellen. Venn beispielsweise eine grafische Anzeige oder eine Videoanzeige mit 6hO χ 4θΟ Punkten vorgesehen ist und wenn ein Bit einem Punkt zugeteilt ist, dann ist ein Video-RAM-Speicher mit 32 K Bytes oder weniger erforderlich,. Infolgedessen kann ein geringer oder gar kein RAM-Speicherbereich für die Benutzerprogrammierung vorhanden sein. Um den Speicherbereich zur Vermeidung derartiger Probleme zu erweitern, ist bereits vorgeschlagen worden, eine Vielzahl von Speicherbanken vorzusehen, die selektiv mit dor Zentraleinheit unter der Steuerung der System-Software verbunden werden. Da das Umschalten der verschiedenen Speicherbanken in Übereinstimmung mit dem Software-Programm durchgeführt werden muß, ist eine derartige Umschaltung jedoch aufwendig, und die Verarbeitungsgeschwindigkeit des Programms wird vermindert. Darüber hinaus ist der Aufbau eines derartigen Programms relativ kompliziert, da eine extrem sorgfältige Beachtung der Vermeidung von Fehlern geschenkt werden muß.

^er Erfindung liegt demgemäß die Aufgabe zugrunde, eine Mikrocomputer-Schaltungsanordnung zu schaffen, welche die oben beschriebenen, dem Stand der Technik anhaftenden

Schwierigkeiten vermeidet,
25

Darüber hinaus soll eine Mikrocomputeranordnung vom Tischrechnertyp geschaffen verden, der geeignet ist für die Verwendung in Verbindunc niit einer Kathodenstrahlröhren-Anzeigeeinrichtung.
30

Überdies soll eine Mikrocomputeranordnung bzw. -Schaltungsanordnung mit einem Videopufferspeicherbereich für eine Kathodenstrahlröhren-Anzeigeeinrichtung bereitgestellt werden, wobei dieser Speicherbereich in einem

,

Eingabe/Ausgabe-Adressenbereich der Mikrocomputeranordnung abgebildet werden können soll.

Darüber hinaus soll eine Mikrocomputeranordnung geschaffen werden, bei der der einen direkten Zugriff ermöglichende Adressenbereich, der für die Benutzerprogrammierung verwendet werden kann, nicht vermindert ist, indem ein Videopufferspeicherbereich einem Eingabe/ Ausgabe-Adressenbereich der betreffenden Mikrocomputeranordnung zugeteilt wird.

Schließlich soll eine Mikrocomputeranordnung mit einem Videopufferspeicherbereich für eine Kathodenstrahlröhren-Anzeigeeinrichtung geschaffen werden, die durch Eingabe/Ausgabe-Befehle der Zentraleinheit gesteuert wird.

Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den Patentansprüchen erfaßte Erfindung.

Gemäß einem Aspekt der Erfindung umfaßt die Mikrocomputeranordnung bzw. -Schaltungsanordnung eine zentrale Verarbeitungseinrichtung, die mit einer n-Bit-Dateninformation und mit einer m-Bit-Adresseninformation betreibbar ist. Ferner ist eine Busleitungseinrichtung vorgesehen. Darüber hinaus ist eine Festwertspeichereinrichtung vorgesehen, die ein Monitor- bzw. Prüfprogramra speichert und die über die Busleitungseinrichtung mit den zentralen Verarbeitungseinrichtung verbunden ist. Ferner ist eine erste Schreib/Lesespeichereinrichtung mit wahlfreiem Zugriff für einen Arbeitsbereich vorgesehen, die über die Busleitungseinrich-

tung mit der zentralen Verarbeitungseinrichtung verbunden ist. Schließlich ist eine zweite gesonderte Schreib/ ■Lesespeichereinrichtung mit wahlfreiem Zugriff für eine Videoanzeige vorgesehen und über die Buslei tunf;seinrichtung mit der zentralen \^rerarbeitungseinrichtunß- verbunden. Zu dieser zweiten gesonderten Schreib/Lesespeichereinrichtung erhält man eLnen Zugriff durch Eingabe/Ausgabebefehle von der zentralen Verarbeitungseinrichtung her.

Aiihand von Zeichnungen wird die Erfindung nachstehend beispielsweise näher erläutert.

Fig. IA und 7B zeigen scheniatisehe Diagramme, die zur Erläuterung des Betriebs einer Zentraleinheit für eine Mikrocoraputeranordnung gemäß der Erfin

dung herangezogen werden.

Fig. 2 zeigt in einem Blockschaltbild eine Mikrocomputer-Schal tungsanordnung gemäß einer Ausführungsform der Erfindung.

Fig. 3A und JB zeigen schematische Diagramme, die zur Erläuterung der Spe Lcheradressenzuteilung bei der Mikrocomputer-Schaltungsanordnung gemäß
Fig. 2 herangezogen werden,

Fig. jA bis ^D zeigen schematische Diagramme, die zur Erläuterung der Verbindung zwischen der Zentral

einheit und dem Vidoopufferspeicher gemäß der vorliegenden Erfindung herangezogen werden.

Im folgenden wird eine bevorzugte Ausführungsform der Erfindung detailliert beschrieben. Zunächst sei auf

Fig. 2 Bezug genommen, in der eine Mikrocomputeranordnung bzw. -Schaltungsanordnung gemäß einer Ausführungsform der Erfindung gezeigt ist. Diese Anordnung umfaßt eine zentrale Verarbeitungseinheit bzw. Zentraleinheit ι _f die beispielsweise eine Zentraleinheit mit der Bezeichnung Z80A der Firma Zilog, Inc. oder eine Zentraleinheit mit der Bezeichnung NSC-800 von der Firma
National Semmicondoctor sein kann. Im folgenden betrifft jede Bezugnahme auf die Zentraleinheit 1 die

Zentraleinheit Z80A, die lediglich für erläuternde

Zwecke benutzt wird. Die Mikrocomputer-Schaltungsanordnung gemäß der Erfindung umfaßt ferner einen Festwertspeicher (ROM) 2, der e:'m Überwachungs- bzw. Monitor-Programm und ein BASIG-Dnterpreter-Prograimn spei-

chert. Dieser Festwertspeicher weist beispielsweise 8-Bit-Adressenspeicherplätze von 000OH bis 7FFFH auf, wie dies in Fig. 3A veranschaulicht ist. Die Mikrocom-

-δι puter-Schaltungsanordnung weist ferner einen Schreib-/ Lesespeicher (RAM) 3 auf, in den ein Benutzerprogramm eingeschrieben -werden kann und der außerdem als Arbeitsspeicher für die Zentraleinheit bzw. für die zentrale Verarbeitungseinheit 1 dient. Wie in Fig. 3B veranschaulicht, weist .der Schreib-/Lesespeicher 3 außerdem 32 K 8-Bit-Adressenspeicherplätze von 8OOOII bis FFFFH auf. Es sei darauf hingewiesen, daß die obigen Zahlen bezüglich der 8-Bit-Adressenspeicherplätze Iediglich für erläuternde Zwecke gegeben sind und daß die Erfindung auf die speziell benützten Zahlenwerte nicht beschränkt ist. Eine 8-Dit-Datenbusleitung h, eine für die unteren 8 Bits vorgesehene Adressenbusleitung 5L und eine für die oberen 8 Bits vorgesehene Adressenbusleitung 5Ή. sind mit entsprechenden Datenanschlüssen DO bis D7 bzw. mit entsprechenden Adressenanschlüssen. AO bis A7 bzw. A8 bis A15 der Zentraleinheit 1, des Festwertspeichers 2 und des Schreib/Lesespeichers 3 verbunden, um Informationen zwischen diesen Einrichtungen zu übertragen.

Um das Lesen einer Information aus dem Festwertspeicher bzw. Lesespeicher 2 und aus dem Schreib-ZLesespeicher zu steuern, gibt die Zentraleinheit 1 ein Speicheranforderungssignal MREQ und/oder ein Lesesignal RD an die entsprechenden Eingänge einer ODER-Schaltung 6 ab, um ein Speicher-Lesesignal MEMR abzugeben bzw. bereitzustellen, welches den en1sprechenden Leseanschlüssen R des Festwertspeichers 2 und des Schreib/Lesespeichers

3 zugeführt wird. In entsprechender Weise wird zur Ausführung einer Schreiboperation bezüglich des Schreib/ Lesespeichers 3 von der Zentraleinheit 1 ein Schreibsignal WR erzeugt, wobei das betreffende Schreibsignal WR und/oder das zuvor erwähnte Speicheranforderungssignal MREQ den entsprechenden Eingängen einer ODER-Schaltung 7 zugeführt werden. Diese ODER-Schaltung erzeugt ihrerseits ein Speicherschreibsignal MEMW, welches

■ - 9 -

einem Schreibanschluß W des Schreib/Lesespeichers 3 zugeführt wird.

Bei der Mikrocomputer-Schaltungsanordnung gemäß der Erfindung, wie sie in Fig. 2 veranschaulicht ist, kann eine maximale Anzahl von 256 externen Eingabe/Ausgabe-Ansclilüssen bzw. von sogenannten Eingabe/Ausgabe-Ports 11 an der Zentraleinheit 11 angeschlossen werden, wobei jeder derartige Anschluß bzw. Port durch eine Anschlußnummer η von 0OH bis FFH bezeichnet bzw. festgelegt ist. Es können jedoch weniger als 256 Eingabe/Ausgabe-Anschlüsse 11 vorgesehen sein. So können beispielsweise die mit 80H bis FFH bezeicluieten Anschlüsse vorgesehen sein. Eine Vielzahl von externen Eingabe/Ausgabe-Einrichtungen, wie eine Tastatur 21 und eine Magnetbändkassette 22, können am jeweiligen Eingabe/Ausgabe-Anschluß 1T angeschlossen sein, wobei maximal 256 externe Eingabe/Ausgabe-Einrichtung<;n am jeweiligen Anschluß angeschlossen sein können. Für ein leichtes Verständnis der vorliegenden Erfindung wird nachstehend lediglich der eine Eingabe/Ausgabe-Anschluß 11 erläutert werden, wie er in Fig. 2 veranschaulicht ist. Der Eingabe/Ausgabe-Anschiuß 11 weist Datenanschlüsse DO bis Df auf, die mit der Datenbusleitung k verbunden sind. Außerdem weist der betreffende Anschluß bzw . die betreffende Anschlußeinrichtung Adressenanschlüsse AO bis A7 auf, die mit der für die unteren Bits vorgesehenen Adressenbusleitung 5I· verbunden sind. In derselben Weise wie zuvor im Hinblick auf den Festweri speicher 2 und im Hinblick auf cen Schreib/Lesespeicher 3 erläutert worden ist, steuert die Zentraleinheit 1 das Lesen und Schreiben von Informationen in bzw« axis der Eingabe/Ausgabe-Anschlußeinrichtung 11. Demgemäß erzeugt die Zentraleinheit 1 ein Eingabe/Ausgabe-Anforderungssignal IORQ, und das Eingabe/Ausgabe-Anforderungssignal und/oder das Lesesignal RD werden den entsprechenden Eingängen einer ODER-Schaltung 8 zugeführt, die ihrerseits ein Eingabe/

-ιοί Ausgabe-Lesesignal IOR an einen Leseanschluß R der Eingabe/Ausgabe-Anschlußeinrichtung 11 abgibt. In entsprechender Weise werden das Eingabe/Ausgabe-Anforderungssignal IORQ und/oder das Schreibsignal WR von der Zentraleinheit 1 den entsprechenden Eingängen einer ODER-Schaltung 9 zugeführt, die ihrerseits ein Eingabe/Ausgabe-Schreibsignal IOW einem Schreibanschluß V der Eingabe/Ausgabe-Anschlußeinrichtung 11 zuführt. Auf diese Weise kann das Lesen und Schreiben einer Information zwischen der Eingabe/Ausgabe-Anschlußeinrichtung 11 und der Zentraleinheit 1 bewirkt werden.

Nunmehr werden lediglich beispielhaft die Betriebsbefehle für eine Zentraleinheit des Typs Z8OA erläutert werden, um Daten zwischen einer externen Eingabe/Ausgabe-Anschlußeinrichtung 11 und der Zentraleinheit 1 (und demgemäß dem Schreib/Lesespeicher 3) zu übertragen. Zunächst sei darauf hingewiesen, daß die Z8OA~Zentraleinheit zumindest Allzweckregister A, B, C, D, E, H und L aufweist und daß die Übertragung von 8-Bit-Dciten zwischen einer externen Eingabe/Ausgabe-Anschlußeinrich;ung 11 und einem oder mehreren dieser Register über die Datenbusleitung h erfolgt. Demgemäß wird die Adresseninformation über die 16-Bit-Adressenbusleitung übertragen,

^° die aus der für die oberen 8 Bit vorgesehenen Adressenbusleitung $11 und aus der für die unteren 8 Bit bestehenden Adressenbusleitun,;· $L zusammengesetzt ist. Dabei können insbesondere die folgenden Eingabe/Ausgnbe-Befehle verwendet werden:

1-1 IN An

Dieser Befehl bzw. diese Instruktion überti'ügt 8-Bit-Daten an einem Eingangsanschluß, der durch die Anschlußnummer η (n=O<-^255) bezeichnet ist, zu dem Α-Register der Zentraleinheit hin.

1-2 OUT η, Α

Dieser Befehl überträgt 8-Bit-Daten von dem A-Register der Zentraleinheit zu einem durch die Anschlußnummer η

bezeichneten Ausgangs- bzw. Ausgabeanschluß. Es dürfte einzusehen sein, daß mit diesen Befehlen die 8-Bit-Daten von eiern Α-Register her sowohl an den Datenanschlüssen I¹O bis D7 als auch an den Adressenanschlüssen A8 bis AI5 auftreten. In einem solchen Fall werden die an den unteicn 8-Bit-AdressenanschLüssen AO bis A7 auftretenden unteren 8 Bits mit der Adresseninformation abgegeben, um liie Anschlußnummer η anzugeben, wie dies in Fig. 1A veranschaulicht ist.

11-1 IN r, (C)

Dieser Befehl überträgt Datcanvdl einem Anschluß (der durch die Anschlußnummer η bezeichnet ist, was durch das BC-Registerpaar bezeichnet ist/ zu einem r-Register hin, welches eines der Register A, B, C, D, E, H und L ist.

II - 2 OUT (C), r

Dieser Befehl überträgt Daten von dem r-Register zu dem Anschluß hin (der durch die Anschlußnummer η bezeichnet ist), was durch das BC-Registerpaar gekennzeichnet ist.

Gemäß Fig. 1B treten Daten für das r-Register an den Datenanschlüssen DO bis D7 auf. Das C-Register enthält die Information von den Adrossenanschlüssen AO bis A7 entsprechend der Anschlußnuinmer n. Das B-Register enthält eine Information von den Adressenanschlüssen A8 bis Al 5 her, und zwar entsprechend der mit dem gekennzeichneten Anschluß verbundenen Eingabe/Ausgabe-Einrichtung. Da 8 Informationsbits in dem C-Register vorgesehen bzw. enthalten sind, können maximal 256 (θ*>25.5)

Eingabe/Ausgabeeinrichtungen an jedem Anschluß ange-30

schlossen werden, wie dies isuvor erläutert worden ist.

Vie aus der nachfolgenden Erläuterung noch ersichtlich werden wird, werden die folgenden Blocktransferbefehle

ebenfalls in Verbindung mit der Zentraleinheit 1 ausge-35

nutzt:

III - 1 INIR, INDR.

Mit diesen Befehlen kann eine Vielzahl von Daten-Bytes, das heißt ein Datenblock, von einem Anschluß η zu dem Hauptspeicher übertragen werden. In einem solchen Fall wird das BC-Registerpaar dazu herangezogen, die Anschlußnuramer (C-Register) und die Anzahl der zu übertragenden Bytes (B-Register) zu bestimmen. Der Datenblock wird zu einem Speicherplatz hin übertragen, dessen Adresse durch das HL-Registerpaar bestimmt ist. So ist beispielsweise der letzte Adressenp]atz, zu dem die Daten zu übertragen sind, in dem HL-Registerpaar gespeichert. Das B-Register wird dann als Zähler ausgenutzt, der auf O herunterzählt. Im besonderen wid der Wert in dem B-Register kontinuierlich um 1 vermindert, und während jeder Verminderung bzw. Dekrementierung um 1 wird ein Byte des Blocks übertragen. Wenn der in dem Register B gespeicherte Wert gleich O ist, sind sämtliche Bytes des Datonblocks von dem entsprechenden Eingabe/Ausgabeanschluß her übertragen, der durch das C-Register gekennzeichnet ist.

III - 2 OTIR, OTDR.

Mit diesen Befehlen kann ein Datenblock von dem Hauptspeicher zu einem Eingabe/Ausgabeanschluß hin übertragen werden, der durch das C-Register bezeichnet ist. Das HL-Registerpaar und das B-Register werden in einer entsprechenden Art und Weise wie oben beschrieben ausgenutzt.

Als Beispiel der obigen Befehle kann das folgende Programm für die Durchführung eines derartigen Tr;insfers

ausgenutzt werden:

LD HL, OSFFH

LD BC, FFO3H

OTDR

Bei diesem Programm wird die letzte Adresse in dem Hauptspeicher, unter der die Daten gespeichert werden, in das HL-Registerpaar durch den Ladebefehl LD geladen, das ist die letzte Adresse O8FFII. Die Anschlußnummer η ist in

das C-Register gelaiien, das ist O3H, und die Anzahl der zu übertragenden Bytes ist in uas B-Register geladen, das ist KFH. Der in das B-Rngister geladene Wert wird dann kontinuierlich um 1 dekrcmentiert, bis er gleich ist. Während jeder DekremenLierung um 1 wird ein Byte der Datenblocks, die unter den Adressen O8OOH bis O8FFH des Hauptspeichers untergebracht sind, zu dem Anschluß hin übertragen, der durch die Anschlußnummer 03H bezeichnet bzw. festgelegt ist. Venn der in dem B-Register gespeicherte Wert gleich 0 ist, sind sämtliche Bytes des Datenblocks übertragen worden.

Gemäß einem Aspekt der Erfindung ist ein gesonderter Video-Lese/Schreibspeicher 12 als Pufferspeicher für die Verwendung bei der Anzeige der verarbeiteten Ergebnisse vorgesehen. Wie in Fig. JB veranschaulicht, ist diesem Schreib/Lesespeicher ein 32 K-Adressenspeicher mit den Adressen 000OH bis 7E¹FFH ■ beispielsweise zugeteilt. Für eine leichte Datenübertragung zwischen dem Video-Schreib/Lesespeicher 12 und der Z80A-Zentral~ einheit sind, wie dies in Fig. 2 veranschaulicht ist, die unteren 8-Bit-Adressenanschlüsse AO bis A7 des Video-Schreib/Lesespeichers 12 mit der oberen Adressenbusleitung 5H und damit mit den entsprechenden oberen 8-Bit-Adressenanschlüssen A8 bis AI5 der Zentraleinheit 1, des Festwertspeichers 2 und des Schreib/Lesespeichers verbunden. In entsprechender Weise sind die oberen 8-Bit-Adressenanschlüsse A8 bis AI5 des Video-Schreib/Lesespeichers 12 mit der unteren Adressenbüsleitung %L· ver-

bunden, die den unteren 8-B.Lt-Adressenanschlüssen AO bis A7 der Zentraleinheit 1, des Festwertspeichers 2 und des Schreib/Lesespeichers 3 entspricht. Darüber hinaus werden das Eingabe/Ausgabe-Lesesignal I0R und das Eingabe/Ausgabe-Schreibsignal IOW von der ODER-

Schaltung 8 bzw. von der ODER-Schaltung 9 her einem Leseanschluß R bzw. einem Schreibanschluß W des Video-Schreib/Lesespeichers 12 zugeführt, um bezüglich dieses

Speichers die Lese- bzw. Schreiboperationen zu steuern. Die Datenanschlüsse DO bis D7 des Video-Schreib/Lesespeichers 12 sind außerdem mit der Drtenbusleitung k verbunden. Um den Inhalt des Video-Schreib/Lesespeichers 12 anzuzeigen, ist eine Kathodenstrahlröhren-Steuereinrichtung 13 an dem Video-Schreib/Lesespeicher 12 angeschlossen, um sequentiell Daten aus dem Video-Schreib/Lesespeicher 12 zu lesen und diese an eine Kathodenstrahlröhren-Anzeigeeinrichtung 23 abzugeben.

Bei der in Fig. 2 dargestellten Mikrocomputer-Schaltungsanordnung gemäß der Erfindung sind der Festwertspeicher 2 und der Schreib/Lesespeicher 3 entsprechenden Speichersteuerbereichen der Zentraleinheit 1 zugeordneten, während der Video-Schreib/Lesespeicher 12 einem Eingabe/Ausgabe-Bereich der botreffenden Anordnung zugeteilt ist. Auf diese Art und Weise kann der Video-Schreib/Lesespeicher 12 durch das BC-Registerpaar der Zentraleinheit 1 auf Eingabe/Ausgabebefehle hin adressiert werden, wie dies zuvor beispielsweise hinsichtlich der Befehle 11-1 und II-2 erläutert worden ist. Infolge einer derartigen Zuteilung im Hinblick auf den Festwertspeicher 2, den Schreib/Lesespeicher 3 und den Schreib/Lesespeicher 12 ist demgemäß der programmierbare Bereich oder der Arbeitsbereich, der in dem Schreib/Lesespeicher 3 verwendet werden kann, durch einen Video-Schreib/Lesespeicherbereich nicht vermindert, so daß ein größerer Programmbereich für den Benutzer zur Verfügung steht. Da der Be-

^O reich des Video-Schreib/Lesespeichers 12 bis zu 32 K-Bytes groß gemacht werden kann, kann eine grafische Funktion mit hoher Auflösung, beispielsweise mii 6kO χ ^00 Punkten, erzielt werden. Es dürfte einzusehen sein, daß die Befehle bzw. Instruktionen oder Kommandos, i.ie von der Zentraleinheit 1 für den Fes twertspeicher 2 und f;ir den Schreib/Lesespeicher 3 abgegeben werden, ähnlich jenen sein können, die in einer herkömmlichen Mikrocomputer-

Anordnung verwendet verden, während die Eingabe/Ausgabe-Befehle ader Kommandos 1-1, 1-2, II-1 , II-2, III-1 und III-l¹ ohne weiteres für den Video-Schreib/Lesespeicher 12 verwendet werden können. Mit anderen Forten ausgedrückt heißt dies, daß es wichtig ist, daß ein gesonderter VLdeo-Schreib/Lesespoicher 12 bereitgestellt wird, zu dem durch l-ingabe/Ausgabe-Bef ehle von der Zentraleinheit 1 her ein Zugriff erfolgt. Demgemäß kann der Video-Schreib/Lesespeicher 12 als weiterer Eingabe/ Ausgabeanschluß oder als weitere Eingabe/Ausgabeeinrichtung betrachtet werden.

Es dürfte einzusehen sein, daß - wie zuvor erläutert die Verbindungen zwischen den unteren 8-Bit-Adressenan-Schlüssen AO bis A7 und den oberen 8-Bit-Adressenanschlüssen A8 bis AI5 des Video-Schreib/Lesespeichers umgekehrt oder vertauscht sind bezüglich der Adressenanschlüsse der Zentraleinheit 1, des Festwertspeichers und des Schreib/Lesespeichers 3» wie dies Fig. 4A bis 4C erkennen lassen, und zwar zumindest für den Fall, daß die Zentraleinheit 1 eine Z80A-Zentraleinheit ist. Demgemäß kann die Blockübertragung einer 256-Byte-Einheit zwischen dem Schreib/Lcsespeicher 3 und dem Video-Schreib/Lesespeicher 12 auf Eingabe/Ausgabe-Befehle III-1 und III-2 hin erreicht werden. So kann beispiels-, weise das zuvor erwähnte OTDR-Programm zur Erzielung eines derartigen Transfers ausgenutzt werden. In einem solchen Fall bezeichnet der in dem C-Register gespeicherte Wert den Video-Schreib/Lesespeicher 12,. Bei einem

^dU derartigen Programm können Paten aus dem Schreib/Lesespeicher 3 ohne weiteres direkt zu dem Video-Schreib/ Lesespeicher 12 ohne irgendeinen Pufferspeicher oder dergleichen übertragen werden. Wie in Fig. 4D veranschaulicht, entsprechen die unteren 8-Bit-Adressen AO bis A7 der Zentraleinheit 1, die in deren C-Register gespeichert sind, den Adrestenplätzen des Eingabe/Ausgabe-Anschlusses 11 oder des Video-Schreib/Lesespeichers

-: ." Γ::" ■'.'.'■ : 322270A

-ιοί 12, wodurch die Eingabe/Ausgabe-Defehle 1-1, 1-2, II-1, II-2, III-1 und III-2 in Verbindung· mit dem Video-Schreib/Lesespeicher 12 in einer ähnlichen Weise angewandt werden können, wie bei einem herkömmlichen Mikrocomputer.

Es dürfte einzusehen sein, ι laß es bei der vorliegenden Erfindung unnötig ist, zunächst eine Speicherbank auszuwählen und dann zu einer derartigen Speicherbank zuzugreifen. Demgemäß ist ciie Geschwindigkeit für die Ausführung des Programms nicht herabgesetzt, und der Programmierer braucht nicht ein komplexes Programm hierfür bereitzustellen.

15

inwalt

20 25 30

35

Leerseite

Claims

7-35 Kitashinagawa 6-chome Sh inagawa-ku Tokio, Japan Pat entansprüche

1.. Mikrocomputer-Schaltungsanordnung mit einer zentralen Verarbeitungseinrichtung (i), die mit n-Bit-Daten und mit einer m-Bit-Adresseninformation betreibbar ist, und mit einer Busleitunggeinrichtung (k, 5L, 5H), dadurch gekennzeichnet, daß eine Festwertspeichereinrichtung (2) vorgesehen ist, die ein Überwachungsprogramm speichert und die über die Busleitungseinrichtung (4, 5L, 5H) mit der zentralen Verarbeitungseinrichtung (1) verbunden ist, daß eine erste Schreib-ZLesespeichereinrichtung (3) für einen Arbeitsbereich über die Busleitungseinrichtung (k, 5I-, 5H) mit der zentralen Verarbeitungseinrichtung (1) verbunden ist und daß eine zweite, gesonderte Schreib-/Lesespeichereinrich-tung (12) für eine Videoanzeigeeinrichtung (13,-23) über die Busleitungseinrichtung (4, 5L, ^h) an der zentralen Verarbeitungseinrichtung (1) angeschlossen ist und einen Zugriff durch EingabeZ Ausgabebefehle von der zentralen Verarbeitungseinrichtung (i) her ermöglicht.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß n=8 und m=i6 ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet» daß als zentrale Verarbeitungseinrichtung (i) ein Zentralprozessor des Typs Z8OA verwendet ist.

k. Schaltungsanordnung nach Anspruch 3> dadurch gekennzeichnet , daß die Buslei Lungseinrichtung (h, 5L, 5*0 eine Adressenbusleitungseinrichtung (5L, 5*0 aufweist, daß die zentrale VerarbeLtungseinrichtung (1) obere 8-Bit-Adressenanschlüsse (A8-A15) und untere 8-Bit-Adressenanschlüsse (AO-A7) aufweist und daß die zweite Schreib/Lesespeichereinrichtung (12) mit oberen 8-Bit-Adressenanschlüssen (A8-AI5) an den unteren 8-Bit-Adressenanschlüssen (AO-A7) der zentralen Verarbeitungseinrichtung (i) über die Adressenbusleitungseinrichtung und mit niederen 8-Bit-Adressenanschlüssen (AO-A7) an den oberen 8-Bit-Adressenanschlüssen (A8-AI5) ^der zentralen Verarbeitungseinrichtung (1) über die Adressenbusleitungseinrichtung angeschlossen ist.

5. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die Adressenbusleitungseinrichtung (5L,

eine obere 8-Bit-Adressenbusleitung (5H) für die Verbindung der oberen 8-Bit-Adressenanschlüsse (A8-AI5) der zentralen Verarbeitungseinrichtung (i) mit den unteren 8-Bit-Adressenanschlüssen (AO-A7) der zweiten Schreib/Lesespeichereinrichtung (12) und eine untere

8-Bit-Adressenbusleitunc (5L) für die Verbindung der unteren 8-Bit-Adressenanschlüsse (AO-A7) der zentralen Verarbeitungseinrichtung (1) mit den oberen 8-Bit-Adressenanschlüssen (A8-AI5) der zweiten Schreib/Lesespei-35

chereinrichtung (12) umfaßt.

6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Busleitunfjseinrichtung eine Datenbusleitungseinrichtung (k) umfaßt,

daß die zentrale Verarbeitungseinrichtung (1) Datenan-Schlüsse (DO-D7) aufweist

und daß die zweite Schreib/Lesespeichereinrichtung (12) Dateiianschlüsse (DO-D7) aufweist, die über die Datenbusleitungseinrichtung (4) mit den Datenanschlüssen (DO-D7) der zentralen Verarbeitungseinrichtung (i) verbunden sind.

7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet . daß eine Anzeigeeinrichtung (i3> 23) vorgesehen ist, die auf in der zweiten Schreib-ZLesespeichereinrichtung (12) gespeicherte Videodaten hin ein Videobild anzuzeigen gestattet.