-
Digital/Analog-Wandler
-
Die Erfindung bezieht sich auf einen Digital/Analog-Wandler, im folgenden
kurz "DAC" genannt.
-
Bei bekannten DAC-Anordnungen wurden verschiedene Korrekturschemata-
zur Erhöhung der Umsetzgenauigkeit von Digital/ Analog-Wandlern verwendet. Zu den
bei bekannten DAC's verwendeten Methoden gehört die Korrektur der höher bewerteten
Bits des DAC mit Hilfe von Zenerdioden, Metallinks, Dünnschichtlinks und Dünnschichtwiderstandslasertrimmung.
Diese Methoden haben einige Nachteile, z. B. hohe Kosten, großer Platzbedarf auf
dem Chip bei monolithischen Ausführungen und die Unfähigkeit, das Bauelement nachzustellen,
um die Stärke der Korrektur zu ändern.
-
Eine andere Art von Korrekturschema findet gemäß US-PS 4 070 665 Verwendung.
Bei diesem System werden ein Haupt-DAC, ein Nur-Lesespeicher (PROM) und ein zusätzlicher
Korrektur-DAC verwendet, um eine Umsetzung hoher Genauigkeit zu schaffen. Der Wandlerfehler,
der jedem digitalen Eingangscode des Haupt-DAC entspricht, wird anfänglich bestimmt.
-
Der Korrektur-DAC dient zur Erzeugung eines Korrektursignals, das
den Fehler des Haupt-DAC kompensiert. Das geeignete digitale Eingangs signal zum
Korrektur-DAC wird für jeden Haupt-DAC-Eingangscode bestimmt und im Speicher gespeichert.
-
Das Haupt-DAC-Eingangssignal dient als Adresse für den
Speicher.
Das Korrektursignal wird zum Ausgangssignal des Haupt-DAC addiert, wodurch sich
ein genaueres Analogsystem-Ausgangssignal ergibt. Um zu gewährleisten, daß die gesamte
Fehlerkorrektur in einer Richtung vorgenommen wird, wird ein Generator zur Erzeugung
eines konstanten Offsetsignals verwendet. Das Ausgangssignal des Offsetgenerators
wird zu den Ausgangssignalen der Haupt- und Korrektur-DAC's addiert, und der PROM
wird so programmiert, daß der Korrektur-DAC sowohl das Offsetsignal als auch den
Haupt-DAC-Fehler kompensiert.
-
Bei der aus der US-PS 4 070 665 bekannten Anordnung wird ein Vier-Bit-Korrektur-DAC
zur Erzeugung eines analogen Korrektursignals verwendet. Wenn eine genauere Korrektur
erwünscht ist, wird ein Korrektur-DAC mit höherer Auflösung benötigt. Generell wird
diese erhöhte Auflösung durch Verwendung von Komponenten höherer Genauigkeit gewonnen,
wobei die Genauigkeit der Komponenten die Schwierigkeiten und Kosten der Herstellung
entsprechend erhöhen.
-
Bei der Erfindung finden ein Korrektur-DAC und ein programmierbarer
Speicher, der dem.Korrektur-DAC ein Eingangssignal liefert, zur Schaffung eines
Digital/Analog-Wandlers hoher Genauigkeit Verwendung. Der Erfindung liegt die Aufgabe
zugrunde, einen Digital/Analog-Wandler hoher Genauigkeit ohne die Notwendigkeit
der Verwendung extrem genauer und damit kostspieliger Komponenten im Korrektur-DAC
zur Verfügung zu stellen. Der'erfindungsgemäße monolithische Digital/Analog-Wandler
soll dabei nur einen minimalen Platzbedarf auf dem Chip haben. Auch soll die Erfindung
den bisher verwendeten Konstantoffsetstromgenerator eliminieren.
-
Zu diesem Zweck ist erfindungsgemäß eine Anordnung mit einem Korrektur-DAC
vorgesehen, der im Gegensatz zu einem herkömmlichen Binär-DAC so ausgebildet ist,
daß er ein
Bit-zu-Bit-Verhältnis von weniger als zwei erzeugt.
-
Durch Einbeziehung eines Korrektur-DAC dieser Art in die Anordnung
können analoge Korrekturwerte erzeugt werden, deren Auflösung stärker als diejenige
des Korrektur-DAC selbst ist. Wenn ein herkömmlicher binärer DAC verwendet würde,
so könnten Lücken im Ausgangsbereich des DAC mit der Folge entstehen, daß gewisse
erwünschte analoge Korrekturausgangssignale nicht erzeugt werden können. Die Verwendung
einer nicht-binären Bewertung räumt dieses Problem aus.
-
Um einen Konstantoffsetgenerator oder ein ähnliches Gerät überflüssig
zu machen, ist der primäre DAC so ausgebildet, daß sein Ausgangssignal stets niedriger
als das ideale Ausgangssignal in einem normalen DAC ist. Diese Verzerrung des Ausgangssignals
sorgt dafür, daß die vom Korrektur-DAC gelieferte Korrektur stets in eine Richtung
geht, so daß es überflüssig wird, den Korrektur-DAC so auszubilden, daß er Ströme
sowohl subtrahieren als auch addieren kann, und daß auch ein Generator zur Erzeugung
eines negativen konstanten Offsetstroms überflüssig wird.
-
Da sich die Operation des Wandlersystems über eine Zeitperiode ändern
kann, kann es wünschenswert sein, die Stärke der vom Korrektur-DAC hervorgerufenen
Korrektur zu ändern. Zu diesem Zweck wird erfindungsgemäß ein löschbarer Speicher
(EPROM) verwendet, der das Löschen von Korrekturcodes und die Neuprogrammierung
des Speichers zur Neuabstimmung des Systems ermöglicht. Eine solche Rekalibrierung
wäre bei einer anderen Systemausführung nicht möglich, die auf einer nicht-wiederholbaren
Korrektur basiert.
-
Im folgenden wird die Erfindung anhand eines in der Zeichnung dargestellten
Ausführungsbeispiels näher erläutert.
-
In der Zeichnung zeigen:
Fig. 1 ein elektrisches Blockdiagramm
eines Ausführungsbeispiels eines monolithischen Digital/Analog-Wandlers hoher Genauigkeit,
der erfindungsgemäß ausgebildet ist; Fig. 2 grafische Darstellungen der Ausgangsbereiche
der Digital/Analog-Wandler unter Verwendung binärer und nicht-binärer Gewichtungsschemata;
Fig. 3 ein elektrisches Schaltbild eines Teils des Digital/Analog-Wandlers nach
der Erfindung und zusätzlicher Komponenten, die so geschaltet sind, daß der Wandler
in einem Unipolarbetrieb arbeitet; und Fig. 4 ein elektrisches Schaltbild eines
Teils des Digital/Analog-Wandlers nach der Erfindung und zusätzlicher Komponenten,
die so angeordnet sind, daß der Wandler in einem Bipolarbetrieb arbeitet.
-
Das bevorzugte Ausführungsbeispiel gemäß Fig. 1 ist eine monolithische
integrierte Schaltung 8 mit einer Eingabe-Verriegelungs- und Steuerschaltungsstufe
10, die externe Steuer-, Daten- und Programmiersignale aufnimmt. Die Eingangsverriegelungsschaltungen
liefern Digitalsignale, die in ein Vierzehn-Bit-Primär-DAC umgeformt werden sollen
Letzterer weist bei dem beschriebenen Ausführungsbeispiel einen Fünf-Bit R-2R kettenartigen
höher bewerteten CMOS DAC (MS-DAC) 12 und einen Neun-Bit R-2R kettenartigen niedrigerbewerteten
CMOS DAC (LS-DAC) 14 auf. Zu beachten ist, daß die Größenangaben der verschiedenen
DAC's nur der Erläuterung dienen. Der MS-DAC und der LS-DAC liefern analoge Ausgangsströme
zu einem IoUt Verbindungspunkt 16.
-
Dieser Verbindungspunkt ist mit dem negativen Eingang eines externen
Verstärkers 18 verbunden, der ein Ausgangssignal Vout entwickelt. Mit Hilfe eines
Rückkopplungswiderstandes 20, der auf dem Chip 8 angeordnet ist, wird eine negative
Rückkopplung hergestellt.
-
Aufgrund der durch verschiedene Quellen eingeführten Fehler kann es
vorkommen, daß das analoge Ausgangssignal des
primären DAC dem
digitalen Eingangssignal nicht genau entspricht. Um derartige Fehler zu korrigieren,
findet ein Zwölf-Bit R-2R kettenförmiger CMOS Korrektur-DAC (C-DAC) 22 Verwendung.
Der C-DAC liefert ein analoges Ausgangssignals das Fehler des MS-DAC korrigiert
und den Ausgangssignalen des,MS-DAC und LS-DAC am Verbindungspunkt 16 hinzuaddiert
wird. Der C-DAC erhält an seinem digitalen Eingang das Ausgangssignal eines löschbaren,
programmierbaren Festwertspeichers (EPROM) 24. Der EPROM 24 wird von dem Fünf-Bit-Digitaleingangssignal
zum MS-DAC addressiert. Um die für jeden speziellen MS-DAC-Eingangscode erforderliche
Korrekturstärke zu bestimmen, wird eine Testfolge durchgeführt, bei der jede mögliche
MS-DAC-Kombination einmal eingeschaltet und das analoge Ausgangssignal des MS-DAC
gemessen wird. Der Fehler zwischen dem tatsächlichen und idealen MS-DAC-Ausgangssignal
wird danach bestimmt und derjenige C-DAC-Eingangscode ausgewählt und im EPROM 24
gespeichert, der ein zur Korrektur des MS-DAC-Fehlers geeignetes analoges Ausgangs
signal liefert.
-
Wenn beispielsweise der MS-DAC-Eingangscode 10000 einem idealen Ausgangssignal
von 16 Volt entspricht, das gemessene Ausgangssignal des MS-DAC jedoch 15,85 Volt
ist, so muß der C-DAC ein Ausgangssignal von 0,15 Volt entwickeln, um den Fehler
im MS-DAC zu korrigieren. Der digitale Code für den C-DAC, der zu dem notwendigen
0,15 Volt Ausgangssignal führt, wird danach bestimmt und im EPROM 24 an einem einem
10000-Adressenplatz entspRechenden Speicherplatz gespeichert. Immer wenn ein 10000
Eingangssignal am MS-DAC ansteht, wird der EPROM 24 daher derart adressiert, daß
der richtige Korrekturcode an den C-DAC angelegt wird, der seinerseits ein analoges
Ausgangssignal erzeugt, welches den Fehler des MS-DAC korrigiert. In ähnlicher Weise
erfolgt die Fehlerbestimmung und die geeignete Speicherung des richtigen Korrekturcodes
im EPROM 24 für jede mögliche Eingangskombination zum MS-DAC.
-
Um die richtige Operationsweise zu erreichen, muß der C-DAC ein Ausgangs
signal erzeugen, das genau den Fehler des MS-DAC für jeden MS-DAC-Eingangscode beseitigt.
Die erforderliche Feinheit der Korrektur bestimmt die Größe des am niedrigsten bewerteten
Bit (LSB) des Korrektur-DAC. Die höchsten erwarteten und zu korrigierenden Fehler
bestimmen den erforderlichen Vollbereichsstellenwert des C-DAC. Bei einem besonderen
Ausführungsbeispiel der Erfindung ergeben diese Bedingungen, daß ein Zwölf-Bit Auflösungs-C-DAC
verwendet wird. Um die genaueste Korrektur zu erzielen, muß der C-DAC in der Lage
sein, irgendeinen gewünschten Wert im Bereich zwischen dem LSB-Bereich und dem maximalen
Ausgangssignal bis auf eine Genauigkeit innerhalb eines LSB zu erzeugen. Eine Möglichkeit,
um dieses Erfordernis zu erfüllen, besteht darin, einen herkömmlichen binären DAC
hoher Genauigkeit als C-DAC zu verwenden, d.h.
-
einen DAC, bei dem Ungenauigkeiten geringer als der Stellenwert eines
LSB sind. Dies wUrde einen sehr genauen Zwölf-Bit-DAC bei dem beschriebenen Ausführungsbeispiel
der Erfindung erforderlich machen, wodurch sich entsprechend hohe Kosten ergeben
würden. Die Erfindung strebt die Erzielung des notwendigen Korrekturbereichs ohne
Verwendung eines C-DAC derart hoher Genauigkeit an.
-
Bei einem herkömmlichen binären DAC hat jedes nachfolgende Bit genau
die Hälfte des Werts des vorhergehenden Bits.
-
Daher ist die Summe aller einem vorgegebenen Bit folgenden Bits'gleich
dem Stellenwert dieses Bits minus dem Wert eines LSB. In einem Zehn-Bit-System sind
beispielsweise die relativen Bit-Stellenwerte 512, 256, 128, 64, 32, 16, 8, 4, 2
und 1. Die Summe der ersten fünf Bits ist gleich dem sechsten Bit minus 1: 1 + 2
+ 4 + 8 + 16 = 32 - 1.
-
Aufeinanderfolgende Analogwerte werden durch Addition eines Bits zum
Eingangscode erzeugt (z. B. 111 für ein Ausgangssignal
von 7 und
111 + 1 = 1000 für ein Ausgangssignal von 8). Solange wie die DAC-Ungenauigkeiten
kleiner als der Stellenwert eines LSB sind, kann ein analoges Ausgangssignal irgendwo
innerhalb des Bereichs von einem LSB zum Endwert bei einer Auflösung von einem LSB
erzeugt werden. Dies ist jedoch dann nicht der Fall, wenn DAC-Ungenauigkeiten mit
dem Stellenwert eines LSB vergleichbar sind oder diesen übersteigen. Wenn beispielsweise
die größten DAC-Fehler gleich dem achtfachen Wert eines LSB sind, so könnte das
analoge Ausgangssignal, das der Summe aller Bits, die kleiner als ein vorgegebenes
Bit sind, entspricht, bis zu neun LSB's kleiner als jenes Bit sein. Diese Ungenauigkeiten
führen zu möglichen Lücken im DAC-Ausgangssignalbereich. Es sei beispielsweise angenommen,
daß der Korrektur-DAC tatsächliche Bit-Ausgangssignale (Istwert) entsprechend Darstellung
in Tabelle 1 hat.
-
Tabelle 1 Binäres DAC-Ausgangssignal Bit Ideales Ausgangssignal Tatsächliches
Ausgangssignal (typisch) 1 20 = 1 1,013 2 21 = 2 2,035 3 22 = 4 3,920 4 23 = 8 8,264
5 24 = 16 15,515 6 25 = 32 30,723 7 26 = 64 67,202 8 27 = 128 131,030 Wegen der
Ungenauigkeiten zwischen den tatsächlichen und idealen Bit-Ausgangssignalen ist
es für den DAC unmöglich, bestimmte Ausgangssignale zu erzeugen, Wenn daher ein
Korrekturwert
von 64 vom C-DAC erzeugt werden muß, so würde Bit 7 aktiviert, d. h. das digitale
Eingangssignal würde 1000000 sein. Wegen der Ungenauigkeit des DAC wäre das tatsächliche
Ausgangssignal jedoch 67,202 anstatt der gewünschten 64. Das gewünschte Ausgangssignal
von 64 kann auch durch Aktivierung einer anderen Bitkombination nicht erzeugt werden,
da ein Eingangssignal von 111111 nur zu einem Ausgangssignal von 61,47 (der Summe
der Bits 1 bis 6) führen würde. Daher würde eine Lücke im Ausgangssignalbereich
des C-DAC zwischen 61,47 und 67,202 bestehen, die dem Übergang zwischen einem binären
Eingangssignal von 111111 und 1000000 entspricht.
-
Es ist also unmöglich, einen Ausgangssignal-Istwert zu erzeugen, der
irgendwo zwischen 61,47 und 67,202 liegt.
-
Ähnliche Lücken bestehen verteilt über den gesamten DAC-Ausgangssignalbereich.
-
Erfindungsgemäß wird ein C-DAC verwendet, bei dem es keine Lücken
im Ausgangssignalbereich gibt, obwohl die Ungenauigkeiten den Stellenwert eines
LSB übersteigen können. Wie zuvor gesagt, ist bei einem herkömmlichen Binär-DAC
der Nennwert jedes Bit genau zweimal so groß wie derjenige des vorhergehenden Bits.
Die Erfindung vèrwendet ein C-DAC, bei dem jedes aufeinanderfolgende Bit etwas kleiner
als der zweifache Stellenwert des vorhergehenden Bits ist. Wenn die Bits beispielsweise
einen Verhältnisfaktor von 1,8 anstatt von 2 haben, so ergeben sich ideale Ausgangswerte,
für jedes Bit entsprechend Darstellung in Tabelle 2. Typische Ausgangswerte aufgrund
von DAC-Ungenauigkeiten sind ebenfalls angegeben.
-
Tabelle 2 Nicht-binäres (1,8) DAC-Ausgangssignal Bit Ideales Ausgangssignal
Tatsächliches Ausgangssignal (typisch) 1 1,80 = 1 0,971 2 1,81 = 1,8 1,810 3 1,82
= 3,24 3,157 4 1,83 = 5,83 5,892 5 1,84 = 10,50 10,121 6 1,85 = 18,90 17,955 7 1
86 = 34,01 36,503 8 1,87 = 61,22 64,124 Ungleich einem binären DAC führen Ungenauigkeiten
bei dem nicht-binären DAC nicht zu Lücken im Ausgangssignalbereich.
-
Wenn der C-DAC ideal wäre, so würde Bit 7 aktiviert, d. h.
-
ein Sieben-Bit-Eingangscode von 1000000 würde entwickelt, und das
analoge Ausgangssignal wäre gleich 34,01. Bei dem gegebenen Beispiel wäre das tatsächliche
Ausgangssignal jedoch 36,503, und die genaue Korrektur würde nicht erreicht.
-
Aufgrund der nicht-binären Gewichtung des C-DAC kann jedoch ein näher
an dem gewünschten Wert von 34 liegender Ausgangswert dadurch erzeugt werden, daß
ein Sechs-Bit-Eingangscode von 111000 geliefert wird, der zu einem Ausgangssignal
von 17,955 + 10,121 + 5,892 = 33,968 führt.
-
Die wichtige Charakteristik des oben beschriebenen nichtbinären C-DAC
besteht darin, daß er überlappende Ausgangssignale hat, da die Summe aller Bits
nach einem vorgegebenen Bit größer als dieses Bit ist. Die Ausgangssignale über
lappen", denn bei Zunahme des digitalen Eingangssignals fällt das analoge Ausgangssignal
an einigen Stellen tatsächlich ab (z. B. ein 10000 Eingangssignal ergibt ein analoges
Ausgangssignal, das kleiner als das von einem 1 Eingangssignal
hervorgerufene
Ausgangssignal ist). Dies ist bei einem rein binären System nicht der Fall, bei
dem die Addition eines Bits stets einen Analogwert von 1 zum Ausgangssignal addiert
(ohne Ungenauigkeit).
-
Ein Vergleich der Ausgangssignalbereiche für verschiedene Eingangscodes
bei binären und nicht-binären DAC's ist in Tabelle 3 und Fig. 2 gezeigt.
-
Tabelle 3 Bit- Digitaler Ein- Analager Analoger stelle gangscodebereich
Eingangs- Ausgangsbereich bereich Binär system für nichtbinären (1,8) DAC 1 0-1
0-1 0-1 2 10-11 2-3 1,8-2,8 3 100-111 4-7 3,24-6,04 4 1000-1111 8-15 5,83-11,87
5 10000-11111 16-31 10,50-22,37 6 100000-111111 32-63 18,90-41,27 7 1000000-1111111
64-127 34,01-75,38 8 10000000-11111111 128-255 61,22-136,50 9 100000000-111111111
256-611 110,20-246,70 10 1000000000-1111111111 612-1023 198,36-445,06 11 10000000000-11111111111
1024-2047 357,05-802,11 12 100000000000-111111111111 2048-4095 642,68-1444,79 Wie
aus Tabelle 3 und Fig. 2 zu sehen ist, hat der nicht-binäre DAC überlappende Ausgangssignalbereiche,
während der binäre DAC Lücken bzw. nicht überlappte Bereiche hat. Wegen der fehlenden
Überlappung beim binären DAC ergeben sich aufgrund von Ungenauigkeiten im Ausgangssignalbereich
Lücken, so daß
es beispielsweise nicht möglich ist, ein gewünschtes
Ausgangs signal mit weniger als einem Bit Auflösung zu erzeugen. Wenn ein nicht-binärer
C-DAC verwendet wird, bei dem die Bit-Gewichtung so gewählt ist, daß das Überlappungsausmaß
bei dem nicht-binären C-DAC den größten DAC-Fehler übersteigt, gibt es keine derartigen
Lücken im C-DAC-Ausgangssignal. Selbst wenn DAC-Ungenauigkeiten die Erzeugung von
analogen Ausgangssignalen 34 oder 35 durch den C-DAC gemäß Tabelle 2 mit einem Sieben-Bit-Eingangscode
verhindern, so kann ein solches Ausgangs signal doch mit Hilfe eines Sechs-Bit-Eingangscodes
erzeugt werden. Bei der beschriebenen Ausführungsform wird ein ZwölfBit-Auflösungs-C-DAC
mit einer Genauigkeit von 8 Bits (maximaler Fehler von 16 LSB's) verwendet.
-
Durch Verwendung eines nicht-binären Gewichtungs- bzw.
-
Stellenwertsystems kann der C-DAC trotz seiner Ungenauigkeit genaue
Korrekturwerte liefern., Sobald im Betrieb der Fehler des MS-DAC bestimmt ist, wird
im EPROM 24 ein Eingangscode für den C-DAC gespeichert, der zu einem tatsächlichen
analogen Ausgangssignal führt, welches den Fehler des MS-DAC weitgehend kompensiert.
Durch Verwendung des zuvor beschriebenen nicht-binären C-DAC gelingt es, billige
und an sich wenig genaue Komponenten in der Schaltungsanordnung zu verwenden und
trotzdem eine genaue Korrektur zu erreichen.
-
Im folgenden wird erneut -auf Fig. 1 Bezug genommen. Zusätzlich zum
C-DAC 22 und EPROM 24 sind separat ein Sechs-Bit-Verstärkungskorrektur DAC 26 und
ein EPROM 28 vorgesehen, um eine Fehlanpassung zwischen dem MS-DAC und dem LS-DAC
zu korrigieren, d. h. um den Gesamtbereich-Verstärkungsfehler im LS-DAC zu korrigieren.
Mit Ausnahme des Verstärkers 18 sind alle in Fig. 1 gezeigten Komponenten
auf
dem Chip 8 aufgebau-t. Der Bezugsspannungseingang des Verstärkungskorrektur-DAC
26 ist mit dem Rückkopplungswiderstand 20 verbunden. Ein Teil des den Rückkopplungswiderstand
20 durchfließenden Stromswird daher in den Verstärkungskorrektur-DAC 26 abgezweigt.
Dieser Strom wird dann entweder nach Erde oder zum Ausgang des Verstärkungskorrektur-DAC
und zurück zur Iout Leitung geleitet. Der Eingangscode zum Verstärkungskorrektur-DAC
26 bestimmt, welcher Teil des Rückkopplungsstroms nach Erde geführt wird. Bei dem
beschriebenen Ausführungsbeispiel wird der Verstärkungskorrektur-DAC 26 von einem
einzigen PROM-Wort aus dem EPROM 28 gesteuert, der im Normalbetrieb ständig angesteuert
ist. Diese Korrekturmethode macht jede Art von externen Verstärkungseinstellungen
überflüssig und ermöglicht die Reduktion von temperaturbedingten Verstärkungsverschiebungen
auf extrem niedrige Werte durch geeignete Skalenbereichsänderung. Der Verstärkungskorrektur-DAC
varriiert effektiv den Wert des Rückkopplungswiderstandes durch Steuerung der Stärke
des zur IOut-Leitung zurückgeführten Stroms.
-
Eine Erhöhung des nach Erde abgeleiteten Stroms erhöht den effektiven
Wert des Rückkopplungswiderstandes.
-
Der MS-DAC 12 unterscheidet sich von herkömmlichen CMOS-DAC's in zweifacher
Weise Einerseits ist das Ausgangssignal des MS-DAC gewollt verzerrt bezüglich demjenigen
des LS-DAC, so daß es stets kleiner ist als das ideale Ausgangssignal. Die Folge
ist, daß die benötigte Korrektur stets ein zusätzlicher positiver Strom ist, der
vom C-DAC zugeführt wird. Die Abschrägung bzws Verzerrung des MS-DAC macht die Verwendung
eines C-DAC überflüssig, der Ströme sowohl Subtrahieren als auch Addieren kann;
außerdem erübrigt sie einen Generator zur Erzeugung eines negativen konstanten Offsetstroms.
Die Verzerrung wird dadurch erreicht, daß die R-2R Widerstandswerte des MS-DAC so
gewählt werden, daß das MS-DAC-Ausgangssignal etwas niedriger
als.dessen
idealer Wert ist. Der C-DAC kompensiert auf diese Weise sowohl Wandlerfehler als
auch die bewußte Verzerrung des MS-DAC.
-
Der zweite Unterschied des MS-DAC gegenüber herkömmlichen DAC's liegt
in der Art, in der er einen bipolaren oder verschobenen Binärbetrieb erleichtert.
Bei normalem unipolaren Binärbetrieb liegt das analoge Ausgangs signal eines DAC
zwischen Null bei einem digitalen Eingangs signal von Null an allen Digitalstellen
bis zu einem Maximalwert für ein digitales Eingangs signal mit Einsen an allen Stellen.
-
Bei bipolarer Operation bewegt sich das analoge Ausgangssignal zwischen
einer maximalen negativen Spannung und einer maximalen positiven Spannung statt
einer Zunahme von Null in einer einzigen Richtung. Bei herkömmlichen DAC's erfordert
die bipolare Operation die Verwendung von externen Widerständen und zusätzlichen
Einstellungen. Die MS-DAC-Konstruktion nach der Erfindung macht externe Widerstände
und Einstellmöglichkeiten überflüssig. Wie in den Figuren 3 und 4 zu sehen ist,
ist der MS-DAC ein R-2R leiterförmiger oder kettenartiger DAC, bei dem das am höchsten
bewertete Bit 34 von den niedrigeren Bits getrennt und eine getrennte Bezugsspannungsverbindung
am Glied VRM hergestellt ist.
-
Der Bezugsspannungsanschluß für die niedrigeren Bits ist über ein
Glied VRL hergestellt. Bei unipolarem Betrieb sind sowohl VRM als auch VRL in der
in Fig. 3 gezeigten Weise mit einer Bezugsspannung Vref verbunden. Die Bezugsspannung
ist daher für das am höchsten bewertete Bit die gleiche wie für die übrigen Bits.
Bipolarer Betrieb wird dadurch erreicht, daß die Bezugsspannung für das am höchsten
bewertete Bit (d. h. die an VRM anstehende Spannung) genau die negative Spannung
der übrigen Bits (d. h. der Spannung an VRL) ist. Ist diese der Fall, so erzeugt
die Einschaltung des am höchsten bewerteten Bits ein -(Vollbereichs-) Ausgangssignal
und die Einschaltung aller Bits unterhalb des am höchsten bewerteten Bit ein (Vollbereichs
-1 LSB)-Ausgangssignal.
Diese Ausgangssignal-Übertragungsfunktion
entspricht der gewöhnlich verwendeten 2'er-Komplement-Methode bipolarer Zählung.
Der gewünschte Spannungspegel am Glied VRM wird durch Anschluß der Bezugsspannung
an das Glied VRL und einen Verstärker 36 an die Glieder VRM und RINV entsprechend
der Darstellung in Fig. 4 erreicht.
-
Gleichbewertete Widerstände 38 und 40 sind zwischen den VRl und RINV-Gliedern
und den VRM und RINV-Gliedern eingeschaltet. Die Anordnung der Bezugsspannungsquelle
VREF, des Verstärkers 36 und der Widerstände 38 und 40 enthält einen einfachen Spannungsinverter,
bei dem VRM = -(VRL x R1/R2) = -VRL ist. Auf diese Weise werden die gewünschten
Bezugsspannungen einfach durch Verbindung des Verstärkers 36 mit dem Chip an den
Gliedern bzw. Anschlüssen VRM und RINV gewonnen, ohne daß irgendwelche äußeren Widerstände
oder Einstellungen erforderlich sind. Die Schaltung ermöglicht die Korrektur von
Fehlern mit Hilfe des C-DAC 22 in üblicher Weise. Fehler aufgrund von Fehlanpassungen
zwischen den Widerständen 38 und 40 werden ebenfalls korrigiert, so daß externe
Einstellmöglichkeiten übers flüssig werden.
-
Wie in den Figuren 3 und 4 gezeigt ist, weist der Verstärkungskorrektur-DAC
26 einen R-2R Leiter- bzw. Kettentyp DAC 42 auf, der neben dem MS-DAC 12 angeordnet
ist. Der Rückkopplungswiderstand 20 gemäß Fig. 1 besteht aus zwei getrennten Widerständen
20a und 20b für den Bipolarbetrieb.
-
Bei Unipolarbetrieb wird ein Schalter 44 aktiviert, um Widerstände
46 und 48 zu den Widerständen 20a und 20b parallel zu schalten, wodurch der Rückkopplungswiderstand
der Schaltungsanordnung halbiert und der Ausgangssignalhub verringert wird. Der
Schalter 44 wird von einem Sieben-Bit-Signal gesteuert, das im PROM 28 gespeichert
ist.
-
Durch die Erfindung wird also ein Digital/Analog-Wandler hoher Genauigkeit
angegeben, bei dem ein primärer DAC (in
dem beschriebenen Ausführungsbeispiel
bestehend aus einem getrennten MS-DAC und LS-DAC) verwendet wird, dessen Ausgangssignal
mit Hilfe eines EPROM-gesteuerten Korrektur-DAC korrigiert wird. Verstärkungsfehlanpassung
zwischen dem MS-DAC und dem LS-DAC wird durch einen getrennten EPROM-gesteuerten
Verstärkungskorrektur-DAC korrigiert, der dadurch wirksam wird, daß er den Wert
des Rückkopplungswiderstandes zu dem Bauelement modifiziert. Um eine möglichst genaue
Korrektur zu erzielen, verwendet der Korrektur-DAC eine nicht-binäre Bitgewichtung
bzw. - Stellenwertverteilung mit einem Bit-Zu-Bit-Verhältnis kleiner als zwei. Das
Ausgangssignal des,MS-DAC wird verzerrt, damit die erforderliche Korrektur stets
mit einem positiven Strom möglich ist, wodurch ein Konstantoffsetgenerator überflüssig
wird. Die für Bipolarbetrieb notwendigen Widerstände sind auf dem Chip integriert,
und der Bipolarbetrieb wird einfach durch Anschließen eines externen Verstärkers
an das Chip erreicht.
-
Wenn auch vorstehend die Erfindung anhand einer monolithischen Schaltung
beschrieben wurde, kann sie auch in Hybrid- und anderen nicht-monolithischen Ausführungen
realisiert werden.