DE3151124C2

DE3151124C2 -

Info

Publication number: DE3151124C2
Application number: DE3151124A
Authority: DE
Inventors: Takashi Okada; Yutaka Yokohama Kanagawa Jp Tanaka
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-12-26
Filing date: 1981-12-23
Publication date: 1990-10-31
Also published as: KR880002199B1; NL191349C; NL8105821A; CA1173954A; US4426661A; JPS57111177A; KR830008588A; DE3151124A1; FR2497430A1; NL191349B; GB2090505B; FR2497430B1; GB2090505A

Description

Die Erfindung bezieht sich auf mit verdoppelter Zeilenabtastfrequenz arbeitende Fernsehempfänger und insbesondere auf eine Fernsehempfänger-Schaltung der im Oberbegriff von Patentanspruch 1 angegebenen Art.

Ein herkömmlicher mit Doppelabtastung arbeitender Fernsehempfänger verdoppelt die normale Abtastzeilenanzahl pro Halbbild, indem er jede Abtastzeile mit gleichem Bildinhalt zweimal abtastet. Auf diese Weise können das Bildschirmflimmern reduziert, die scheinbare Auflösung verbessert und eine bessere Bildqualität erzielt werden. Alle bisher bekanntgewordenen Fernsehempfänger mit Doppelabtastung haben komplizierte Schaltungen und sind technisch nur schwierig herstellbar. Weil ferner bei den herkömmlichen doppelt abtastenden Fernsehempfängern die Doppelabtastung innerhalb jedes Vollbildes unter Ausnutzung der Abtastzeilen zweier Halbbilder dieses Vollbildes erfolgt, wird durch den Übergang von einem Vollbild zu einem anderen Vollbild das Bild verzerrt, so daß zum Beispiel abgebildeten Linien stufenartige Sprünge aufweisen, insbesondere wenn sie schräg verlaufen oder wenn ein sich auf dieser Linie bewegendes Objekt dargestellt wird. Dieser Effekt wird auf großen Bildschirmen noch besonders deutlich hervorgehoben.

Aus der britischen Patentanmeldung 20 00 413 ist eine Schaltung bekannt, mit der ein in verschachtelter Weise wiedergegebenes Fernsehsignal mit einer bestimmten Anzahl von Zeilen pro Bild in ein Fernsehsignal mit im wesentlichen der doppelten Anzahl von Zeilen pro Bild umgewandelt werden kann, wobei beide Fernsehsignale dieselbe Halbbildfrequenz aufweisen. Die Bildinformation der zusätzlich einzufügenden Zeilen wird dabei durch Interpolation der Zeilen von jeweils aufeinanderfolgenden Halbbildern des ursprünglichen Bildsignales erzeugt.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltung für einen Fernsehempfänger mit verdoppelter Zeilenabtastfrequenz anzugeben, mit der eine bessere Bildwiedergabe mit harmonischen Bildübergängen und ohne Verzerrungen erreicht wird.

Die erfindungsgemäße Lösung der gestellten Aufgabe ist kurzgefaßt im Patentanspruch 1 angegeben.

Vorteilhafte Weiterbildungen des Erfindungsgedankens sind in dem Unteranspruch und in dem nachstehenden Beschreibungsteil enthalten.

Der Grundgedanke der Erfindung geht dahin, das der Schaltung für Doppelabtastung zugeführte Videosignal getrennt durch zwei separate Umsetzerschaltungen in ein erstes und zweites abgewandeltes Signal mit doppelter Zeilenabtastfrequenz umzuwandeln, von denen das zweite abgewandelte Signal zusätzlich durch eine Verzögerungsstufe um ein Feld verzögert ist, und die so erzeugten beiden Arten abgewandelter Signale jeweils abwechselnd nach Ablauf von zur Zeilenabtastung weiterzuleiten.

Bei dieser neuartigen erfindungsgemäßen Doppelabtastung wird jeweils die Abtastzeile des laufenden Halbbildes und die Abtastzeile des unmittelbar vorausgehenden Halbbildes wiederholt herangezogen, so daß die Informationsinhalte der Halbbilder mit der Halbbild-Reihenfolge wechseln und harmonische Bildübergänge erzielt werden.

Ein mit der erfindungsgemäßen Doppelabtastschaltung ausgerüsteter Fernsehempfänger bietet eine flimmerfreie Bildwiedergabe mit hoher Bildqualität.

Nachstehend werden einige die Merkmale der Erfindung aufweisende Ausführungsbeispiele unter Bezugnahme auf eine Zeichnung näher erläutert. Es zeigt

Fig. 1 einen normal verschachtelten Abtastzeilenverlauf auf einem Fernsehbildschirm,

Fig. 2 und 3 Fernsehbildschirm-Darstellungen zu einem ersten und zweiten Ausführungsbeispiel der Erfindung,

Fig. 4 ein schematisches Blockschaltbild einer erfindungsgemäßen Schaltung zur Realisierung der ersten und zweiten Erfindungs-Ausführungsbeispiele und

Fig. 5a bis 5i bildliche Signaldarstellungen zur Funktion der Schaltung in Fig. 4.

Erfindungsgemäß erfolgt die Doppelabtastung im Fernsehgerät in der Weise, daß wiederholt jeweils die Abtastzeile des laufenden Halbbildes und die Abtastzeile des unmittelbar vorausgehenden Halbbildes herangezogen werden. Bei dieser Reihenfolge der Halbbilder A, B, C, D . . . werden die Informationsinhalte der Halbbilder zu AB, BC, CD, DE . . . kombiniert, so daß die Informationsinhalte der Halbleiter mit der Halbbild-Reihenfolge wechseln und harmonische Bildübergänge erzielt werden.

Bei der herkömmlichen normal-verschachtelten Abtastung nach Art des in Fig. 1 dargestellten Bildschirmes mit sieben Abtastzeilen gehören die als durchgehende Linien gezeichneten Abtastzeilen 1, 3, 5 und 7 zu einem ersten Halbbild die unterbrochen gezeichneten Abtastzeilen 2, 4 und 6 zu einem zweiten Halbbild, und die letzte Hälfte von Zeile 7 reicht noch in das zweite Halbbild hinein.

Bei dem ersten Ausführungsbeispiel der Erfindung nach Fig. 2 erfolgt die Doppelabtastung nicht-verschachtelt, das heißt, die Abtastzeilen des ersten Halbbildes decken sich - bei im wesentlichen gleichen Inhalten - mit den Abtastzeilen des zweiten Halbbildes.

Bei dem zweiten Ausführungsbeispiel der Erfindung nach Fig. 3 erfolgt die Doppelabtastung verschachtelt und so, daß jede Abtastzeile des zweiten Halbbildes jeweils eine Hälfte der Information der unmittelbar vorausgehenden und eine Hälfte der Information der folgenden Abtastzeile des ersten Halbbildes enthält.

Das zur Durchführung der Doppelabtastung nach Fig. 2 und 3 geeignete erfindungsgemäße Schaltungs-Ausführungsbeispiel in Fig. 4 setzt ein über eine Eingangsklemme 1 zugeführtes Videosignal S mittels eines A/D-Wandlers 2 in ein digitales Videosignal um, welches direkt in den vorderen Umschalter 13 einer Doppelabtast-Umsetzerschaltung 7 und außerdem, mittels einer 1V-Verzögerungsstufe 9 (V = Vertikal-Abtastintervall) um ein Halbbild verzögert, an den vorderen Umschalter 15 einer zweiten Doppelabtast-Umsetzerschaltung 8 abgegeben wird. Die durch eine Addierstufe 11 addierten Ausgangssignale der Umsetzerschaltungen 7 und 8 sind an einem Punkt "f" zur Durchführung der nicht-verschachtelten Abtastung nach Fig. 2 abgreifbar und werden zu diesem Zweck direkt (siehe unterbrochene Linie in Fig. 4) zu einem D/A-Wandler 18 übertragen.

Zur Durchführung der verschachtelten Doppelabtastung gemäß Fig. 3 wird das an Punkt f verfügbare Signal durch eine -Verzögerungsstufe 10 um verzögert; eine Addierstufe 12 addiert das verzögerte Signal zu dem unverzögerten Signal und stellt das Ergebnis bei "h" an einem Kontakt A eines Umschalters 17 bereit, der seinerseits an seinem Ausgang entweder das verarbeitete Signal von "h" oder das verzögerte Signal von "g" als Signal "i" bereitstellt, wo es zur Durchführung der verschachtelten Doppelabtastung nach Fig. 3 verfügbar ist.

Die Doppelabtast-Umsetzerschaltung 7 enthält zwei 1H-Speicher 3 und 4, bei denen jeweils in einem das Signal von 1H eingeschrieben und aus dem anderen gleichzeitig das eingeschriebene Signal mit doppelter Geschwindigkeit ausgelesen werden. Der vordere Umschalter 13 und ein hinterer Umschalter 14 schalten jeweils nach 1H (Horizontalabtastperiode) gegenläufig von A nach B bzw. von B nach A um. Die zweite Doppelabtast-Umsetzerschaltung 8 arbeitet genauso und besteht aus zwei 1H-Speichern 13, 14 sowie zwei Umschaltern 15, 16. Die Speicher 3, 4, 5 und 6, die 1V-Verzögerungsschaltung 9 und die -Verzögerungsstufe 10 können zum Beispiel aus BBDs oder CCDs gebildet werden; in diesem Fall betragen die Schreibtaktfrequenz 14 MHz und die Lesetaktfrequenz 28 MHz.

Die Signale bzw. Abtastzeilensignale der am Eingang 1 ankommenden Videosignale S für die Halbbilder A, B, C, D . . . sind in Fig. 5 in der oberen Reihe so eingetragen: 7′, 2′, 4′, 6′ - 1, 3, 5, 7 - 7, 2, 4, 6 - 1′′, 3′′, 5′′, 7′′ (in Nr. 7 ist pro Halbbild nur eine halbe Abtastzeile). Die eingehenden Videosignale S werden außer dem A/D-Wandler 2 auch noch einer Synchron-Abtrennschaltung 28 zugeführt, die daraus die Horizontal- und Vertikal-Synchronsignale ableitet und an eine Steuerschaltung 31, eine Feldidentifizierschaltung 29, eine PLL-Schaltung 30 und an Vertikal-Ablenkschaltungen 32 und 33 abgibt. Das von der Identifizierschaltung 29 erzeugte Identifiziersignal ID ändert seinen Pegel mit jedem Halbbild und geht mit jedem 1V an die Steuerschaltung 31 sowie die Kontakte A und B des Umschalters 17. Die PLL-Schaltung 30 liefert der Steuerschaltung 31 ein Signal mit einer Frequenz f _C (beispielsweise 14 MHz) und ein Signal mit der Frequenz 2f _C und gibt außerdem an eine Horizontal-Ablenkschaltung 34 ein Horizontal-Abtastsignal mit einer Frequenz 2f _H ab, worin f _H die Horizontal-Abtastfrequenz von beispielsweise 15,75 kHz ist. Das Signal 2f _C dient außerdem als Arbeitstakt für die Verzögerungsstufe 10. In Abhängigkeit von den Synchronsignalen, dem Signal ID und den Signalen mit den Frequenzen f _C und 2f _C erzeugt die Steuerschaltung 31 Schreib- und Auslesetaktsignale für die Speicher 3 bis 6, Umschaltsignale für die Umschalter 13 bis 16 und andere notwendige Taktimpulse, die in vorgesehenen Abständen ausgegeben werden. Zur Verschiebung der in Fig. 3 unterbrochen dargestellten Abtastzeilen nach oben oder unten gegenüber den in Fig. 3 durchgehend gezeichneten Zeilen bei Durchführung der verschachtelten Doppelabtastung gemäß Fig. 3 erzeugt die Vertikalablenkschaltung 32 eine Spannung, deren Vertikalablenkpegel sich auf der Grundlage des Vertikal-Synchronsignals und des Signals ID in dem unterbrochen gezeichneten Halbintervall ändert. Diese Spannung geht an eine Elektrode 25 einer Kathodenstrahlröhre 24. Die Vertikal-Ablenkschaltung 32 liefert einer Vertikal-Ablenkspule 27 eine Vertikal-Ablenkspannung und die Horizontal-Ablenkschaltung 34 liefert einer Horizontal-Ablenkspule 26 eine Horizontal-Ablenkspannung mit der Frequenz 2f _H.

Das an den Punkten "f" oder "i" abgegriffene Signal wird durch einen D/A-Wandler 18 in ein analoges Doppelabtast-Videosignal umgewandelt und über ein Tiefpaßfilter 19 einem X-Signalverstärker 20 und einem Bandpaßfilter 21 zugeführt. Ein von dem Bandpaßfilter 21 abgegebenes Farbtonsignal wird einer Farbdemodulationsschaltung 22 zugeführt, die ihrerseits ein Farbdifferenzsignal abgibt, welches ebenso wie das Y-Signal des Verstärkers 20 in eine Matrixschaltung 23 eingespeist wird, welche den drei Primärfarben R, G und B entsprechende Signale an die zugeordneten Kathoden der Kathodenstrahlröhre 24 weiterleitet.

In Fig. 5 sind die Einschreibsignale in die Speicher 3 bis 6 und in die 1V-Verzögerungsschaltung 9 unter den betreffenden Bezugszahlen als unterbrochene Linien, und die Auslesesignale als durchgehende Linien dargestellt. Somit erscheinen die Ausgangssignale der Punkte a, b, d und e bei den entsprechenden Zahlen auf den durchgehenden Linien während des -Intervalls.

Das digitalisierte Videosignal wird durch die Umsetzerschaltung 7 in ein Signal mit doppelter Abtastfrequenz, und durch die Umsetzerschaltung 8 sowie die 1V-Verzögerungsstufe 9 in ein verzögertes Signal mit doppelter Abtastfrequenz verwandelt. Die an den Punkten a, b, d und e gewonnenen Signale werden durch die Addierstufe 11 addiert und ergeben das Signal an Punkt f in Fig. 5. Bei der nichtverschachtelten Doppelabtastung gemäß Fig. 2 werden diese Signale dem D/A-Wandler 18 zugeführt. Das Signal f gibt zur Addierstufe und außerdem über die -Verzögerungsstufe 10 ebenfalls zur Addierstufe 12 sowie zu Kontakt B von Umschalter 17. Da der Umschalter 17 jeweils mit 1V zwischen den Signalen bei h und bei g umschalten, haben die so gewonnenen Signale bei Punkt i die in Fig. 5 dargestellte Reihenfolge; in der Schaltung von Fig. 4 werden sie dem D/A-Wandler 18 zugeführt und zur Durchführung der verschachtelten Doppelabtastung gemäß Fig. 3 ausgenutzt.

Claims

1. Schaltung für einen mit Doppel-Zeilenabtastung arbeitenden Fernsehempfänger, mit

- einer ersten Umsetzerschaltung (7), die mit der normalen Zeilenabtastfrequenz zeilenweise Bildinformationen in mindestens einen ihrer Speicher (3, 4) einliest und mit der doppelten Abtastfrequenz zeilenweise ausliest und dadurch das an ihren Eingang angelegte Videosignal in ein erstes, auf doppelte Zeilenabtastfrequenz umgesetztes Signal umwandelt,
- einer mit dem Eingang der ersten Umsetzer-Schaltung verbundenen Verzögerungsstufe (9), die das Videosignal um ein Halbbild verzögert,
- einer mit der Verzögerungsstufe (9) verbundenen zweiten Umsetzerschaltung (8), die in entsprechender Weise das Videosignal in ein zweites, umgesetztes Signal mit doppelter Zeilenabtastfrequenz umsetzt, und
- einer an die erste und zweite Umsetzerschaltung angeschlossenen Auswählschaltung (11, 14, 16), die jeweils nach Ablauf einer halben, normalen Horizontal-Abtastperiode (H/2) abwechselnd das erste und das zweite umgesetzte Signal einer Klemme (f) zuführt,

dadurch gekennzeichnet, daß

- an die Klemme (f) eine zweite Verzögerungsstufe (10) mit einer Verzögerungszeit von H/2 angeschlossen ist,
- an die Klemme (f) und den Ausgang (g) der zweiten Verzögerungsstufe (10) eine Addierstufe (12) angeschlossen ist, und daß
- eine Umschalteinrichtung (17) vorgesehen ist, die abwechselnd mit der Periode eines Halbbildes das Ausgangssignal der Addierstufe (12) bzw. das Ausgangssignal der zweiten Verzögerungsstufe (10) an einen Videosignalausgang (f) anlegt.

2. Schaltung nach Anspruch 1, gekennzeichnet durch eine Halbbild-Identifizierschaltung (29) zur Erzeugung eines Identifizierungssignales ID, dessen Pegel sich mit jedem Halbbild ändert, sowie eine Vertikalablenkschaltung (32) zur Erzeugung einer Spannung in Abhängigkeit von dem Identifizierungssignal ID, mit der eine Verschiebung der Abtastzeilen eines Halbbildes zur Durchführung der verschachtelten Doppelabtastung möglich ist.