DE3150164C2 - - Google Patents
Info
- Publication number
- DE3150164C2 DE3150164C2 DE3150164A DE3150164A DE3150164C2 DE 3150164 C2 DE3150164 C2 DE 3150164C2 DE 3150164 A DE3150164 A DE 3150164A DE 3150164 A DE3150164 A DE 3150164A DE 3150164 C2 DE3150164 C2 DE 3150164C2
- Authority
- DE
- Germany
- Prior art keywords
- region
- layer
- regions
- semiconductor junction
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 52
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 37
- 239000004020 conductor Substances 0.000 claims description 33
- 230000015556 catabolic process Effects 0.000 claims description 26
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims 1
- 239000000126 substance Substances 0.000 claims 1
- 230000007704 transition Effects 0.000 description 43
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 26
- 229910052782 aluminium Inorganic materials 0.000 description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 125000004429 atom Chemical group 0.000 description 13
- 230000000903 blocking effect Effects 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 8
- 239000000956 alloy Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 8
- 239000000377 silicon dioxide Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 238000009792 diffusion process Methods 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910001092 metal group alloy Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910000990 Ni alloy Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 229910006107 GeBiTe Inorganic materials 0.000 description 1
- 229910001260 Pt alloy Inorganic materials 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 206010016256 fatigue Diseases 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 239000000256 polyoxyethylene sorbitan monolaurate Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
- H01L27/1021—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components including diodes only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Description
Die Erfindung bezieht sich auf eine programmierbare Halbleiter
speicherzelle entsprechend dem Oberbegriff des Anspruchs 1.
Eine Halbleiterspeicherzelle dieser Art ist z. B. bekannt aus
der GB-PS 20 05 078. Diese bekannte Speicherzelle enthält eine
Schicht aus Polysilicium, die auf einer Oberfläche eines Halb
leitersubstrats angebracht ist, wobei die Schicht aus Polysili
cium drei lateral voneinander getrennte Halbleitergebiete ent
hält, die zwei in entgegengesetzter Richtung in Reihe geschal
tete Dioden ("back-to-back diodes") mit zwei getrennten PN-Über
gängen bilden. Eine der Dioden dient als programmierbare Diode
mit einem zerstörbaren Übergang, während die andere Diode derart
ausgebildet ist, daß ihr Übergang intakt bleibt und sie als eine
isolierende Diode dient.
Zur Programmierung der Zelle wird eine Spannung einer derartigen
Polarität über den zwei in Reihe geschalteten Dioden angelegt,
daß der Strom in der Sperrichtung durch die programmierbare
Diode und in der Durchlaßrichtung durch die isolierende Diode
fließt. Die Spannung muß eine genügende Größe aufweisen, um durch
Kurzschluß den Übergang der programmierbaren Diode zu zerstören.
Um die Programmierspannung und den -strom auf Pegel herabzu
setzen, die sicher zu anderen Stellen in der Speichermatrix ge
bracht werden können, ist der zerstörbare Übergang mit einer
Einschnürung versehen, um seine Oberfläche zu verkleinern.
Trotzdem sind die Strompegel, die für den Kurzschluß des Über
gangs der programmierbaren Diode benötigt werden, beträchtlich
und es ist wünschenswert, die Programmierspannung und den -strom
noch weiter herabzusetzen. Außerdem ist es wünschenswert, die
Streuströme durch bereits programmierte Zellen in der Matrix
herabzusetzen, die in die noch zu programmierenden Zellen über
brückenden Wegen liegen. Die parasitären Leckströme machen eine
Programmierspannung notwendig, die höher als gebräuchlich ist
und die den Übergang einer isolierenden Diode in einer bereits
programmierten Zelle zerstören könnte.
Der Erfindung liegt nun die Aufgabe zugrunde, eine Halbleiter
speicherzelle der eingangs genannten Art so auszugestalten, daß
die Programmierspannung und/oder der Programmierstrom erheblich
herabgesetzt werden und bei Verwendung in einer Matrix nur ein
niedriger Leckstrom auftritt.
Diese Aufgabe wird durch die im kennzeichnenden Teil des Haupt
anspruchs genannten Merkmale gelöst.
Ausgestaltungen der Erfindung ergeben sich aus den Unter
ansprüchen.
Der Vollständigkeit halber sei noch bemerkt, daß aus der DE-AS
20 41 343 ein Halbleiterspeicher bekannt ist, bei dem die Zellen
aus je zwei, in einander entgegengesetzter Richtung in Reihe ge
schalteten Dioden mit unterschiedlichen Durchschlagspannungen
aufgebaut sind. Bei diesem bekannten Halbleiterspeicher ist die
Matrix jedoch völlig in einem einkristallinen Halbleiterkörper
angebracht.
Einige Ausführungsformen der Erfindung sind in der Zeichnung
dargestellt und werden im folgenden näher beschrieben.
Es zeigt
Fig. 1 in stark vergrößertem Maßstab eine Draufsicht auf einen
Teil einer PROM-Anordnung mit mehreren Speicherzellen nach einer
Ausführungsform der Erfindung,
Fig. 2 einen Querschnitt längs der Linie 2-2 der Fig. 1,
Fig. 3 bis 8 Querschnitte durch verschiedene
Stufen des Verfahrens zur Herstellung einer Speicherzelle,
die nach einer anderen Ausführungsform der Erfindung auf
gebaut ist,
Fig. 9 bis 14 Querschnitte durch verschiedene
Stufen des Verfahrens zur Herstellung einer Speicherzelle,
die nach noch einer anderen Ausführungsform der Erfindung
aufgebaut ist, und
Fig. 15 bis 20 Querschnitte durch verschiedene
Stufen des Verfahrens zur Herstellung einer Speicherzelle,
die nach wieder einer anderen Ausführungsform der Erfindung
aufgebaut ist.
Fig. 1 zeigt in stark vergrößertem Maßstab eine
Draufsicht auf einen Teil einer Matrix von Speicherzellen
nach der Erfindung und Fig. 2 zeigt einen Querschnitt durch
diese Matrix. Ein Substrat 10 aus einkristallinem Halb
leitermaterial, wie Silicium, ist zum Tragen der Matrix von
Speicherzellen angebracht. Das Siliciumsubstrat 10 selbst
kann andere, nicht dargestellte, Schaltungselemente ent
halten, die in Verbindung mit der Matrix von Speicherzellen
verwendet werden können. Eine thermisch und elektrisch
isolierende Schicht 12 ist auf einer Oberfläche des Sub
strats 10 angebracht. Die Isolierschicht 12 kann eine
thermisch gewachsene Siliciumdioxidschicht sein.
Eine dünne Schicht 14 aus polykristallinem Silicium
wird auf der Isolierschicht 12 erzeugt. Die Polysilicium
schicht 14 ist im Vergleich zu sowohl der Isolierschicht 12
als auch dem Substrat 10 verhältnismäßig dünn. In einem
besonderen Fall ist die Polysiliciumschicht 14 etwa 400 nm
dick und die Isolierschicht ist dreimal oder mindestens
dreimal dicker. In Fig. 2 sind zwei Speicherzellen darge
stellt und diese Zellen können gegen andere Gruppen von
Zellen durch aus Oxid bestehende Isoliergebiete 15 isoliert
sein, die in der Polysiliciumschicht 14 durch örtliche
Oxidation erzeugt werden.
Die Polysiliciumschicht 14, wie sie ursprünglich
erzeugt ist, kann schwach dotiert sein und den ersten
(z. B. den p-)Leitungstyp aufweisen. Ein mittlerer Teil der
Schicht 14 enthält ein mäßig dotiertes Gebiet 16 vom
zweiten -(hier vom n-)Leitungstyp. Drei stark dotierte
Gebiete 20, 18, 20 vom ersten (p⁺-)Leitungstyp vervoll
ständigen die zweifach ausgeführte Zellenstruktur. Eines
dieser stark dotierten Gebiete, und zwar das Gebiet 18,
vom ersten Leitungstyp ist innerhalb des mässig dotierten
Gebietes 16 vom zweiten (n-)Leitungstyp erzeugt, während
die anderen zwei starkdotierten Gebiete 20 vom p⁺-Leitungs
typ lateral auf Abstand von dem mittleren Gebiet 16 vom
zweiten (n-)Leitungstyp zu beiden Seiten dieses Gebietes
liegen und von diesem Gebiet durch niedrig dotierte p-lei
tende Teile 22 der Polysiliciumschicht 14 getrennt sind.
Metalleiter 24 eines ersten Pegels kontaktieren
die p⁺-Gebiete 20 über Öffnungen 25 in der ersten Isolier
schicht 26, die auf der Oberfläche der Polysiliciumschicht 14
erzeugt ist. Auf ähnliche Weise kontaktiert ein Metall
leiter 28 desselben Pegels das p⁺-Gebiet 18 über eine
Öffnung 29. Ein Metalleiter 30 des zweiten Pegels kontaktiert
den Metalleiter 28, der mit dem p⁺-Gebiet 18 in Kontakt
steht. Der Kontakt zwischen den Leitern 30 und 28 wird über
eine Öffnung 31 in einer zweiten Isolierschicht 32 herge
stellt, die zugleich zur Isolierung der Leiter 24 gegen den
Leiter 30 dient. Mehrere Leiter 30 sind in Fig. 1 als
Spaltenleiter dargestellt; die Metalleiter 24 sind als
Zeilenleiter dargestellt.
Nach einer besonderen Ausführungsform können die
stark dotierten p⁺-Gebiete 18 und 20 eine Dotierungskonzen
tration von 1.1020 Boratomen/cm3 aufweisen. Das mäßig
dotierte n-leitende Gebiet 16 kann eine Dotierungskonzentra
tion von 1.1019 Phosphoratomen/cm3 aufweisen. Das schwach
dotierte p-leitende Gebiet 22 kann eine Dotierungskonzentration
von 1.1018 Boratomen/cm3 aufweisen.
Die benachbarten Gebiete 16 und 18 bilden einen
halbleitenden pn-Übergang 34, während die benachbarten
Gebiete 16 und 22 einen halbleitenden pn-Übergang 36 bilden.
Die p⁺-Gebiete 20 bilden niederohmige elektrische Kontakte
mit den Metalleitern 24, die vorzugsweise aus Aluminium
bestehen. Das p⁺-Gebiet 18 bildet einen niederohmigen elek
trischen Kontakt mit dem Metalleiter 28, der ebenfalls aus
Aluminium besteht. Im Gegensatz zu den p +-Gebieten 20 dient
das p⁺-Gebiet 18 aber zugleich als positive Seite oder Anode
einer Halbleiterdiode, deren negative Seite oder Kathode
durch das n⁺-Gebiet 16 gebildet wird, das mit dem p⁺-Gebiet
18 den Halbleiterübergang 34 bildet.
Von links nach rechts in Fig. 2 enthält eine Hälfte
der zweifach ausgeführten Zellenstruktur einen Zeilenleiter
mit Metallkontakt 24, der einen niederohmigen Kontakt mit
dem p⁺-Kontaktgebiet 20 bildet; ein p-leitendes Gebiet 22,
das mit dem p⁺-Kontaktgebiet 20 in Kontakt steht und als
die eine Seite einer isolierenden Diode dient; ein n-leiten
des Gebiet 16, das einen ersten Halbleiterübergang 36 mit
dem p-leitenden Gebiet 22 bildet und als die andere Seite
der isolierenden Diode und zugleich als die eine Seite
einer programmierbaren oder zerstörbaren Diode dient; ein
p⁺-Gebiet 18, das einen zweiten Halbleiterübergang 34 mit
dem n-leitenden Gebiet 16 bildet und als die andere Seite
der zerstörbaren Diode dient; einen Metallkontakt 28, der
einen niederohmigen Kontakt mit dem p⁺-Gebiet 18 bildet,
und einen Spaltenleiter 30, der einen Kontakt mit dem
Metallkontakt 28 bildet. Die durch die Gebiete 22, 16, 18
gebildete pnp-Struktur enthält zwei in entgegengesetzter
Richtung in Reihe geschaltete Dioden.
Die rechte Hälfte der zweifach ausgeführten Zellen
struktur ist ein Spiegelbild der linken Hälfte und enthält
ein zweites Paar in entgegengesetzter Richtung in Reihe
geschalteter Dioden.
Eine wichtige Ausgestaltung der Erfindung ist, daß die
drei Gebiete 22, 16 und 18, die die Dioden bilden, vonein
ander verschiedene Dotierungskonzentrationen aufweisen.
Der Übergang 36 zwischen dem schwach dotierten Gebiet 22
und dem n-leitenden Gebiet 16 mit einer mäßigen Dotierungs
konzentration weist eine höhere Durchschlagspannung in der
Sperrichtung V B als der Übergang 34 zwischen dem mäßig
dotierten n-leitenden Gebiet 16 und dem stark dotierten
p⁺-Gebiet 18 auf. Die Durchschlagspannung in der Sperr
richtung V B eines Halbleiterübergangs ist dem spezifischen
Widerstand der Seite mit hohem spezifischem Widerstand des
Übergangs proportional. Die Durchschlagspannung V B des
ersten Übergangs 36 ist dem spezifischen Widerstand des
einen hohen spezifischen Widerstand aufweisenden schwach
dotierten p-leitenden Gebietes 22 proportional, während
die Durchschlagspannung V B des zweiten Übergangs 34 dem
spezifischen Widerstand des mäßig dotierten n-leitenden
Gebietes 16 proportional ist, das weniger stark als das
einen niedrigen spezifischen Widerstand aufweisende p⁺-
Gebiet 18 dotiert ist. Von den zwei Gebieten 16 und 22,
die für ihre respektiven Durchschlagspannungen entscheidend
sind, weist das mäßig dotierte n-leitende Gebiet 16 einen
niedrigeren spezifischen Widerstand als das schwach dotierte
p-leitende Gebiet 22 auf und daher weist der Übergang 34
eine niedrigere Durchschlagspannung in der Sperrichtung als
der Übergang 36 auf. Der Übergang 34 mit der niedrigsten
Durchschlagspannung in der Sperrichtung V B dient als der
zerstörbare Übergang, wenn eine Spannungsquelle über den
Leitern 24 und 30 angeordnet ist, die eine negative Polari
tät gegenüber dem Spaltenleiter 30 und eine positive Polari
tät gegenüber dem Zeilenleiter 24 aufweist. Die niedrige
Durchschlagspannung in der Sperrichtung des zweiten Über
gangs 34 ermöglicht es, daß ein Durchschlag dieses Übergangs
beim Anlegen einer verhältnismäßig niedrigen Programmier
spannung über den zwei in Reihe geschalteten Dioden auftritt.
Durch die verhältnismäßig hohe Durchschlagspannung in der
Sperrichtung des ersten Übergangs 36 wird es aber möglich,
daß dieser Übergang gegen dieselbe Spannung beständig ist,
die daran in der Sperrichtung angelegt wird, wodurch der
Strom in einem etwaigen parasitären Weg gesperrt wird.
Demzufolge tritt eine Herabsetzung in den Streuströmen auf,
wodurch es möglich ist, den Pegel des zuzuführenden Program
mierstroms und der zuzuführenden -spannung herabzusetzen.
Obgleich der Mechanismus zur Zerstörung des zweiten
Halbleiterübergangs 34 zwischen den zwei Gebieten 16 und 18
der Polysiliciumschicht 14 noch nicht völlig klar ist, wird
angenommen, daß er mit einem Lawinendurchschlag des Über
gangs durch einen großen Strom von Minoritätsladungs
trägern über dem Übergang in der Sperrichtung mit einer
damit einhergehenden Erhitzung des Übergangs anfängt. Wärme
des Übergangs wird zu der Grenzfläche zwischen dem Metall
leiter 28 und der Halbleiteroberfläche des p⁺-Gebietes 18
geführt, wodurch bewirkt wird, daß anschließend das
Aluminiummetall in diesem Grenzflächengebiet erhitzt wird
und die thermisch aktivierten Aluminiumatome zu dem Halb
leiterübergang 34 wandern, wo sie einen dauernden Kurz
schluß des Übergangs zur Folge haben.
Nach der obengenannten Theorie wird vorzugsweise
für den Metalleiter 28 ein Metall mit einem niedrigen
Schmelzpunkt, wie Aluminium, verwendet, um eine große
Zufuhr von Metallatomen bei einer angemessenen Temperatur
sicherzustellen. Außerdem muß die Isolierschicht 12, auf
der die Polysiliciumschicht 14 liegt, genügend dick sein
und aus einem Material bestehen, das so gut thermisch iso
lierend ist, daß diese Schicht die Polysiliciumschicht 14
thermisch gegen Wärmeableitung über das Halbleitersubstrat 10
isoliert. Sonst würde der an der Stelle des zerstörbaren
Übergangs 34 erforderliche thermische Effekt beeinträchtigt
werden. Außerdem trägt die polykristalline Art der Poly
siliciumschicht 14 mit Leerstellen im Kristallgitter dazu
bei, die Metallatome zu dem Übergang 34 zu führen. Durch
die laterale Ausdehnung des Metalleiters 28 in Kontakt mit
dem p⁺-Gebiet 18 wird eine Überlappung des zerstörbaren
Übergangs 34 erhalten. Durch die Überlappung wird sicher
gestellt, daß ein möglichst großer Teil der Oberfläche
des Aluminiumleiters 28 der Wärme des Übergangs 34 für
Wärmeübertragung über die Isolierschicht 26 ausgesetzt wird.
Für eine optimale Übertragung von Wärme von dem Übergang 34
auf den überlappenden Metalleiter 28 muß die Isolier
schicht 26 möglichst dünn sein. Andererseits soll die
Schicht 26 günstige isolierende Eigenschaften aufweisen.
Es sei bemerkt, daß die Halbleiterübergänge 34
und 36 beide laterale Übergänge sind, die von planaren
Übergängen zu unterscheiden sind. Ein lateraler Übergang
ist ein Übergang, in dem Strom über den Übergang im wesent
lichen in einer zu der Hauptfläche des Halbleiters parallelen
Richtung statt im wesentlichen quer zu der Hauptfläche,
wie bei einem planaren Übergang, fließt. Die Halbleiter
gebiete 20, 22, 16 und 18 sind alle lateral voneinander
getrennt, wobei kein einziges dieser Gebiete ein anderes
Gebiet in der senkrechten oder der Querrichtung schneidet.
Die Oberflächen der Übergänge werden dabei auf ein Mindest
maß beschränkt, um die Zerstörung der programmierbaren
Diode oder des programmierbaren Übergangs zu erleichtern.
Es ist aber noch wichtiger, daß die Reproduzierbarkeit
der Zellen mit derselben hohen Durchschlagspannung in der
Sperrichtung für die isolierende Diode und derselben nied
rigen Durchschlagspannung in der Sperrichtung für die
programmierbare Diode in einer lateralen Struktur leichter
als in einer planaren Struktur erreicht werden kann, bei
der die Dotierungsgradienten in der Nähe des Übergangs
infolge der größeren und unregelmäßigeren Oberfläche der
Übergänge stärker sind und weniger gut geregelt werden
können.
Die Fig. 3 bis 8 veranschaulichen verschiedene Ver
fahrensschritte für eine andere Ausführungsform der Er
findung. Ein Siliciumsubstrat 10 ist mit einer Silicium
dioxidschicht 12 versehen, die eine genügende Dicke auf
weist, um günstige thermische sowie elektrische Eigen
schaften zu erhalten. Die Siliciumdioxidschicht 12 kann
nach bekannten Verfahren thermisch gewachsen werden.
Eine Schicht 38 aus eigenleitendem Polysilicium
wird auf der Oxidschicht 12 niedergeschlagen und wird
dann einem n-leitenden Dotierungsstoff, wie Phosphor, der
art ausgesetzt, daß diese Schicht eine verhältnismäßig
schwache Dotierungskonzentration erhält. Während der
Eintriebsdiffusion ("drive-in diffusion") der Phosphor
dotierungsatome wird eine dünne thermische Oxidschicht 40
auf der Oberfläche der Polysiliciumschicht 38 gewachsen.
Nachdem die dünne Oxidschicht 40 gewachsen ist,
kann eine schwache p-Dotierung mit z. B. Bor mit Hilfe von
Implantation durch die dünne Oxidschicht 40 in die Poly
siliciumschicht 38 stattfinden. Die schwache p-Dotierungs
schicht dient zur Stabilisierung der Polysiliciumschicht
und setzt die vorhergehende Dotierungskonzentration nahezu
nicht herab, die noch immer schwach und tief ist.
Eine Schicht 42 aus Siliciumnitrid wird auf der
dünnen Oxidschicht 40 niedergeschlagen, wonach eine weitere
dünnen Siliciumdioxidschicht 44 auf der Siliciumnitrid
schicht 42 angebracht wird. Durch selektive Maskierungs-
und Entfernungsschritte wird die Polysiliciumschicht 38
örtlich in selektierten Gebieten oxidiert, um die Grenzen
der Speicherzelle zu definieren. Diese Gebiete sind in
Fig. 3 als aus Oxid bestehende Isoliergebiete 46 dargestellt.
Fig. 4 zeigt die selektive Entfernung von Teilen
der dünnen Oxidschicht 44 und der Siliciumnitridschicht 42,
um eine große mittlere Öffnung 47 und zwei weitere auf
Abstand liegende kleinere Öffnungen 48, die auf je einer
Seite der mittleren Öffnung 47 liegen, zu definieren. Eine
Photoresistmaske 50 , die durch gestrichelte Linien zum
Angeben der nachfolgenden Entfernung angedeutet ist, wird
über die zwei mit Abstand liegende kleine Öffnungen 48
angebracht, wobei die mittlere Öffnung 47 für die Entfer
nung der Oxidschicht 40 unmaskiert bleibt. Eine starke
Dotierung mit Bor oder einem anderen p-Dotierungsstoff
wird über die mittlere Öffnung 47 z. B. durch Implantation
oder Diffusion angebracht und die Dotierungsstoffe werden
über die ganze Tiefe der Polysiliciumschicht 38 einge
trieben, um ein p⁺-Gebiet 52 zu erzeugen. Während der
Eintriebsdiffusion wird eine Oxidschicht 40 a aufs neue
auf dem p⁺-Gebiet 52 gewachsen, um die thermische Oxid
schicht 40 zu ersetzen, die vorher von diesem Gebiet ent
fernt wird.
In Fig. 5 wird eine weitere Photoresistschicht 56
überall, ausgenommen auf den Öffnungen 48 und einer kleinen
mittleren Öffnung 54 innerhalb der größeren mittleren
Öffnung 46 angebracht. Die thermische Oxidschicht 40 a wird
von einem kleinen mittleren Gebiet entfernt, während die
ursprüngliche thermische Oxidschicht 40 auch von den auf
Abstand liegenden Öffnungen 48 entfernt wird. Nachdem der
Resist entfernt worden ist, wird eine starke Dotierung
eines n-Dotierungsstoffes, wie Phosphor, über die Öffnungen
48 und 54 angebracht. Der n-Dotierungsstoff wird über die
ganze Tiefe der Polysiliciumschicht 38 eingetrieben, um
ein n⁺-Gebiet 58 innerhalb des p⁺-Gebietes 51 und zwei von
dem p⁺-Gebiet 52 getrennte und zu beiden Seiten dieses
Gebietes liegende n⁺-Gebiete 60 zu erhalten. Während der
Eintriebsdiffusion wird eine frische dünne thermische
Oxidschicht 62 auf den freigelegten n⁺-Gebieten 58 und 60
angewachsen.
In der Stufe nach Fig. 6 ist die Siliciumnitrid
schicht 42 nach der Entfernung der dünnen Oxidschicht 44
entfernt.
In der Stufe nach Fig. 7 ist eine Photoresist
maske 64 angebracht, um das Oxid über dem mittleren n⁺-Ge
biet 58 zu bedecken, wonach die Oxidschicht 62 auf den
n⁺-Gebieten 60 weggewaschen wird. Nachdem die Photoresist
maske 64 entfernt worden ist, kann eine Metallegierung aus
Platin und Nickel auf den zwei getrennten n⁺-Gebieten 60
niedergeschlagen werden, um eine Legierungsschicht 66 nieder
ohmiger Qualität zu erzeugen. Eine derartige Legierung kann
aus 40% Nickel und 60% Platin bestehen. Die Metallegierung
bildet eine Legierung von Platin, Nickel und Silicium, die
in allgemeinerem Sinne als "Platinelsilicid" bezeichnet
wird und in Fig. 7 durch den gestrichelten Linienteil dar
gestellt ist, der sich bis in das n⁺-Gebiet 60 erstreckt.
Es wird vermieden, daß die Metallegierung sich in einem
anderen Gebiet niederschlägt, dadurch, daß die Oxid
schichten 40 a und 62 diese Gebiete bedecken. Nachdem die
Legierungsschicht 66 erzeugt worden ist, wird eine Silicium
dioxidschicht 68 auf der Legierungsschicht 66 angewachsen.
In Fig. 8 ist eine Siliciumnitridschicht 70 auf
der ganzen Struktur niedergeschlagen, wonach eine weitere
Siliciumdioxidschicht 72 angebracht wird. Die untere Oxid
schicht 68 ist erforderlich, um eine gute Haftung für die
Siliciumnitridschicht 70 zu erhalten. Die Nitridschicht 70
und die obere Siliciumdioxidschicht 72 werden dann derart
in Muster gebracht, daß sie eine ziemlich große Öffnung 74
über dem mittleren n⁺-Gebiet 58 bilden, wobei die Öffnung 74
etwa halbwegs zwischen den lateralen Enden des mittleren
n⁺-Gebietes und des p⁺-Gebietes 52 endet.
Die dünne Oxidschicht 62, die in Fig. 7 darge
stellt ist, wird von der Oberfläche des n+ -Gebietes 58 ent
fernt, derart, daß die ursprüngliche Öffnung 54 in der
dickeren Oxidschicht 40 a sich bis zu dem n⁺-Gebiet 58 er
streckt. Eine erste Schicht 76 aus Aluminium wird auf der
Struktur niedergeschlagen, um einen Kontakt mit dem mitt
leren n⁺-Gebiet 58 über die Öffnung 54 in der Oxidschicht
40 a zu bilden. Die erste Aluminiumschicht 76 wird gegen die
n⁺-Gebiete 60 durch die Oxidschichten 68, 72 und die Nitrid
schicht 70 isoliert. Nachdem sie in Muster geätzt worden
ist, kann die Aluminiumschicht 76 als einer der Leiter des
Koordinatensystems dienen.
Die erste Aluminiumschicht 76 wird mit einer iso
lierenden Glasschicht 78 überzogen. Es werden Öffnungen in
der isolierenden Glasschicht 78 über den mit Silicid über
zogenen n⁺-Gebieten 60 angebracht, wobei sich die Öffnungen
auch durch die Oxidschichten 68, 72 und die Nitridschicht 70
erstrecken. Diese Öffnungen sind in Fig. 8 nicht darge
stellt, können aber als
außerhalb der Zeichnungsebene angebracht
gedacht werden. Eine zweite Aluminiumschicht 80 wird auf der
Isolierschicht 78 niedergeschlagen und erstreckt sich
parallel zu den mit Silicid überzogenen n⁺-Gebieten 60
und durch die Öffnungen in der isolierenden Glasschicht 78,
die Öffnungen in den Oxidschichten 68, 72 und die Öffnung
in der Nitridschicht 70 und kontaktiert die Legierungs
schicht 66. Die zweite Aluminiumschicht 80 wird mit einer
auf der Oberseite liegenden isolierenden Glasschicht 82
überzogen.
In der fertigen Struktur nach Fig. 8 bildet das
mittlere n⁺-Gebiet 58 einen Halbleiterübergang 84 mit dem
p⁺-Gebiet 52 , während das n-leitende Gebiet 38 einen Halb
leiterübergang 86 mit dem p⁺-Gebiet 52 bildet. Der Über
gang 84 weist eine niedrigere Durchschlagspannung in der
Sperrichtung V B als der Übergang 86 auf. Auf diese Weise
dient der Übergang 84 als der zerstörbare Übergang, während
der Übergang 86 als der isolierende Übergang dient. Die
n+ -Gebiete 60 dienen zur Bildung eines niederohmigen Kon
takts zwischen dem n-leitenden Gebiet 38 und der Legierungs
schicht 66. In einer besonderen Ausführungsform können das
n⁺-Gebiet eine Dotierungskonzentration von 10 20 Atomen/cm3,
das p⁺-Gebiet 52 eine Dotierungskonzentration von 1019 Ato
men/cm3 und das n-leitende Gebiet eine Dotierungskonzentra
tion von 1018 Atomen/cm3 aufweisen.
Es sei bemerkt, daß eine überbemessene Öffnung 74
in der Siliciumnitridschicht 70 und in der Oxidschicht 72
angebracht ist, wobei die Öffnung 74 etwa halbwegs zwischen
den lateralen Enden der zwei Übergänge 84 und 86 liegt.
Dies hat zum Zweck, eine möglichst große Oberfläche der
Aluminiumschicht 76 dem zerstörbaren Übergang 84 auszu
setzen, der von dieser Schicht nur durch die Oxidschicht 40 a
getrennt ist. Auf diese Weise kann, wenn ein Durchschlag des
Übergangs 84 auftritt, die an der Stelle dieses Übergangs
erzeugte Wärme leichter über die Oxidschicht 40 a nach oben
und auf eine größere Oberfläche der Aluminiumschicht 76
übertragen werden. Die Wärme in der Aluminiumschicht 76
kann ihrerseits leicht auf die Eckgebiete 87 der Aluminium
schicht 76 übertragen werden, in denen diese Schicht sowohl
die Oxidschicht 40 a als auch das n⁺-Gebiet 58 kontaktiert.
Die Eckgebiete 87 der Aluminiumschicht 76 liegen dem
Übergang 84 am nächsten und bilden die Quelle für die
Wanderung von Aluminium zu dem Übergang 84.
Dieselbe Öffnung 54 in der Oxidschicht 40 a wird
für die Erzeugung des n⁺-Gebietes 58 und für die Herstellung
des Aluminiumkontakts mit dem n⁺-Gebiet 58 verwendet.
Diese Technik ist der des ausgewaschenen Emitters in der
Bipolartransistortechnologie analog. Auf diese Weise kann
erreicht werden, daß der Abstand zwischen dem Aluminium
kontaktgebiet 87 und dem zerstörbaren Übergang 84 nur durch die
laterale Diffusion der Phosphoratome in dem Gebiet 58 bestimmt wird und dadurch innerhalb engerer Toleranzen
eingestellt werden kann.
Von links nach rechts in Fig. 8 wird so ein erstes
Paar von Dioden zwischen einem n⁺-Gebiet 60 und dem mittle
ren n⁺-Gebiet 58 erzeugt, während ein zweites Diodenpaar
zwischen dem mittleren n+ -Gebiet 58 und dem anderen n⁺-Ge
biet 58 und dem anderen n⁺-Gebiet 60 erzeugt wird. Das
n⁺-Gebiet 58 ist den beiden Zellen zu beiden Seiten des
selben gemeinsam, wobei jede Zelle zwei Dioden mit ver
schiedenen Durchschlagspannungen in der Sperrichtung ent
hält.
Fig. 9 bis 14 zeigen eine andere Ausführungsform
der Erfindung. Der Einfachheit halber werden dieselben Bezugszeichen für die Be
zeichnung von Elementen, die denen der bereits in den
Fig. 1 bis 8 gezeigten Ausführungsformen entsprechen, ver
wendet. Außerdem sind die verschiedenen Photoresistmasken
nur angedeutet, ohne daß Bezugsziffern angewandt werden.
Es wird eine weniger detaillierte Beschreibung gegeben, weil
aus den dargestellten Figuren und der vorhergehenden Be
schreibung deutlich hervorgeht, wie die verschiedenen Ver
fahrensschritte durchgeführt werden.
In Fig. 9 wird eine Schicht 90 aus ursprünglich
eigenleitendem Polysilicium mit einem in der Mitte liegen
den schwach dotierten n-leitenden Gebiet 92 versehen. Die
ganze Schicht 90 wird dann mit einer sehr schwachen p-Dotie
rung versehen, derart, daß die Masse der Schicht 90 schwä
cher p-dotiert ist als das mittlere Gebiet n-dotiert ist.
In Fig. 10 werden zwei voneinander getrennte hoch
dotierte p-leitende Gebiete 94 erzeugt, die teilweise das
p-leitende Gebiet 90 und teilweise das n-leitende Gebiet 92
überlappen.
In Fig. 11 werden zwei hoch dotierte n⁺-Gebiete 96
in dem p-leitenden Gebiet 90 erzeugt, die je von den
p⁺-Gebieten 94 getrennt sind.
In Fig. 12 wird eine Kontaktöffnung in der Isolier
schicht 40 über dem mittleren n-leitenden Gebiet 92 ange
bracht.
In Fig. 13 werden die Legierungskontaktgebiete 66
auf der Oberfläche der n⁺-Gebiete 96 angebracht.
Fig. 14 zeigt die fertige Struktur. Jedes n⁺-Gebiet
96 bildet einen Übergang 98 mit dem benachbarten p-leitenden
Gebiet 90, der eine hohe Durchschlagspannung in der Sperr
richtung aufweist und daher als der isolierende Übergang
dient. Jedes p⁺-Gebiet 94 bildet einen Übergang 100 mit
seinem benachbarten n-leitenden Gebiet 92, der eine niedrige
Durchschlagspannung in der Sperrichtung aufweist und daher
als der zerstörbare Übergang dient. In einer besonderen Aus
führungsform weist das n-leitende Gebiet 92 eine Dotierungs
konzentration von 1.1018 Atomen/cm3, das p-leitende Gebiet 90
eine Dotierungskonzentration von 1.1017 Atomen/cm3 und das
p⁺-Gebiet 94 eine Dotierungskonzentration von 1.1019 Atomen/cm3
auf, während das n⁺-Gebiet 96 eine Dotierungskonzentration
von 1.1020 Atomen/cm3 aufweist. Das n-leitende Gebiet 92
ist den beiden Zellen zu beiden Seiten dieses Gebietes ge
meinsam, wobei jede Zelle die zwei Dioden mit verschiedenen
Durchschlagspannungen in der Sperrichtung enthält.
Über die überbemessene Öffnung 74 wird eine große
Oberfläche der ersten Aluminiumschicht 76 dem zerstörbaren
Übergang 100 ausgesetzt. Der laterale Abstand zwischen dem
Rand der überbemessenen Öffnung 74 und dem Punkt, an dem
der Übergang 100 die obere Fläche der Polysiliciumschicht 90
schneidet, ist gleich oder größer als der laterale Abstand
zwischen dem Übergang 100 und dem Rand der Öffnung 54 in
der Oxidschicht 40.
In Fig. 10 definiert ein einziger Schritt sowohl
die Öffnungen für das p⁺-Gebiet 94 als auch die Öffnung für
den Aluminiumkontakt mit dem n-leitenden Gebiet 92. Auf
diese Weise kann der Abstand zwischen dem Aluminiumkontakt
und dem Übergang 100 leicht eingestellt werden.
Fig. 15 bis 20 zeigen noch eine andere Ausführungs
form der Erfindung. Wie in der vorhergehenden Ausführungs
form nach den Fig. 9 bis 14, wird eine kurzgefaßte Beschrei
bung gegeben.
In Fig. 15 wird eine Schicht 102 aus eigenleiten
dem Polysilicium schwach mit einem n-Dotierungsstoff dotiert.
In Fig. 16 werden Öffnungen in der Siliciumnitrid
schicht 42 und in der Siliciumdioxidschicht 44 zum Definie
ren der Polysiliciumgebiete mit verschiedenen Dotierungs
konzentrationen angebracht. Drei hoch dotierte p-leitende
Gebiete werden in der n-leitenden Schicht 102 erzeugt, und
zwar ein mittleres p⁺-Gebiet 104 und zwei äußere p⁺-Ge
biete 106.
In Fig. 17 werden zwei hochdotierte Gebite 108
vom n-Leitungstyp in der n-leitenden Schicht 102 erzeugt.
Jedes der n⁺-Gebiete 108 ist von seinem benachbarten p⁺-
Gebiet 106 getrennt, aber überlappt teilweise das mittlere
p⁺-Gebiet 104 zur Bildung von Übergängen 110 in der Nähe
der Oberfläche der Polysiliciumschicht 102. Die Übergänge
110 weisen eine niedrige Durchschlagspannung in der Sper
richtung auf. Jedes der p⁺-Gebiete 106 bildet einen Über
gang 112 mit dem n-leitenden Gebiet 102, der eine hohe
Durchschlagspannung in der Sperrichtung aufweist.
In Fig. 18 werden Öffnungen in der Oxidschicht 40
zum Definieren der Kontaktgebiete für die Gebiete 104, 106
gebildet.
In Fig. 19 werden die Legierungsgebiete 66 in der
Oberfläche der äußeren p⁺-Gebiete 106 erzeugt.
Die fertige Struktur ist in Fig. 20 dargestellt.
Darin ist wieder die Technik des angewachsenen Emitters
zur Erzeugung des Kontakts der Aluminiumschicht 76 mit dem
mittleren p⁺-Gebiet 104 verwendet. Auch werden durch einen
einzigen Schritt, in Fig. 16 dargestellt, alle Gebiete mit
verschiedenen Dotierungskonzentrationen definiert. Das
einzige p⁺-Gebiet 104 ist zwei programmierbaren Speicher
zellen gemeinsam, wobei jede Zelle Dioden mit Übergängen
110 und 112 mit verschiedenen Durchschlagspannungen in der
Sperrichtung enthält. Der Übergang 110 mit der niedrigsten
Durchschlagspannung in der Sperrichtung ist der zerstörbare
Übergang, während der Übergang 112 mit der höchsten Durch
schlagspannung in der Sperrichtung der isolierende Über
gang ist.
Die überbemessene Öffnung 74 befindet sich direkt
über dem zerstörbaren Übergang 110, wobei der Übergang 110
nur in geringem Masse oder gar nicht von dem Teil der
Aluminiumschicht 76, der auf der Oxidschicht 40 ruht,
überlappt wird. In dieser Ausführungsform ist es notwendig,
die Überlappung des Aluminiums auf ein Mindestmaß zu be
schränken, um das Eindringen des Aluminiums in die n+ -Ge
biete 108 zu verhindern.
In einer besonderen Ausführungsform weisen die
n-leitende Schicht 102 eine Dotierungskonzentration von
1018 Atomen/cm3, das n⁺-Gebiet 108 eine Dotierungskonzen
tration von 1020 Atomen/cm3 und die p⁺-Gebiete 104, 106 eine
Dotierungskonzentration von 1019 Atomen/cm3 auf.
Claims (11)
1. Halbleiterspeicherzelle mit einem Halbleitersubstrat,
dessen eine Oberfläche mit einer Isolierschicht und einer
darauf niedergeschlagenen Schicht aus polykristallinem
Silicium versehen ist, in der die Speicherzelle gebildet
ist, die drei lateral voneinander getrennte Gebiete, ein
zentrales Gebiet und zwei äußere Gebiete, die durch das
zentrale Gebiet voneinander getrennt sind, enthält, wobei
benachbarte Gebiete vom entgegengesetzten Leitungstyp sind
und zwei gegensinnig in Reihe geschaltete Dioden bilden,
dadurch gekennzeichnet,
daß die Dioden voneinander abweichende Durchschlagspannungen
aufweisen und daß die Isolierschicht (12) eine größere Dicke
aufweist, als die polykristalline Silicium-Schicht (14).
2. Halbleiterspeicherzelle nach Anspruch 1,
dadurch gekennzeichnet,
daß jede der beiden Dioden durch zwei Gebiete entgegenge
setzter Leitungstypen gebildet wird, wobei die Diode mit
der höchsten Durchschlagspannung in der Sperrichtung ein
Gebiet (22) besitzt, das mit einer Dotierungskonzentration
versehen ist, die erheblich niedriger als die jedes der bei
den die andere Diode bildenden Gebiete ist.
3. Halbleiterspeicherzelle nach Anspruch 2,
dadurch gekennzeichnet,
daß die beiden Gebiete der zuerst genannten Diode einen
isolierenden Halbleiterübergang (112) bilden, während die
beiden Gebiete (104, 108) der zuletzt genannten Diode (110)
einen programmierbaren Halbleiterübergang bilden, wobei der
isolierende Halbleiterübergang eine größere Oberfläche als
der programmierbare Halbleiterübergang aufweist.
4. Halbleiterspeicherzelle nach Anspruch 1,
dadurch gekennzeichnet,
daß die polykristalline Silicium-Schicht (14) einen ersten
Schichtteil (38) vom ersten Leitungstyp, ein erstes Ge
biet (52) vom zweiten Leitungstyp, das innerhalb des ersten
Schichtteils liegt und mit diesem einen isolierenden
Halbleiterübergang (86) bildet, ein zweites Gebiet (58)
vom ersten Leitungstyp, das innerhalb des ersten Gebietes
liegt und mit diesem einen programmierbaren Halbleiterüber
gang (84) bildet, einen ersten Metalleiter (76), der das
genannte zweite Gebiet an einem Punkt kontaktiert, der in
einem kleineren Abstand von dem programmierbaren Halbleiter
übergang als von dem isolierenden Halbleiterübergang (86) liegt, und einen
zweiten Metalleiter (80) enthält, der leitend mit dem er
sten Schichtteil verbunden und gegen den ersten Metallei
ter isoliert ist.
5. Halbleiterspeicherzelle nach Anspruch 4,
dadurch gekennzeichnet,
daß diese weiter eine dünne elektrisch isolierende Schicht
(40 a) auf der polykristallinen Silicium-Schicht (14) enthält, wobei diese
Isolierschicht den programmierbaren Halbleiterübergang (84) von dem er
sten Metalleiter (76) trennt und mit einer Öffnung (54) versehen
ist, über die der erste Metalleiter das zweite Gebiet (58) kon
taktiert, wobei der erste Metalleiter einen Teil enthält,
der direkt mit der dünnen elektrisch isolierenden Schicht
in Kontakt steht, die den programmierbaren Halbleiterübergang über
lappt.
6. Halbleiterspeicherzelle nach Anspruch 4,
dadurch gekennzeichnet,
daß das erste Gebiet (52) eine höhere Dotierungskonzentration
als der erste Schichtteil (38) aufweist, während das zweite Gebiet
eine höhere Dotierungskonzentration als das erste Gebiet (52)
aufweist.
7. Halbleiterspeicherzelle nach Anspruch 1,
dadurch gekennzeichnet,
daß die polykristalline Siliciumschicht (14) vier lateral von
einander getrennte Gebiete enthält, die auf folgende Weise
nebeneinander liegen: ein erstes Gebiet (92) vom ersten Lei
tungstyp; ein zweites Gebiet (94) vom zweiten Leitungstyp,
das einen programmierbaren Halbleiterübergang (100) mit dem
ersten Gebiet bildet; ein drittes Gebiet (90) vom zweiten
Leitungstyp, das eine niedrigere Dotierungskonzentration
als das zweite Gebiet aufweist, und ein viertes Gebiet (96)
vom ersten Leitungstyp, das einen isolierenden Halbleiter
übergang (98) mit dem dritten Gebiet bildet, wobei das vier
te, das zweite, das erste und das dritte Gebiet, in dieser
Reihenfolge, abnehmende Dotierungskonzentrationen aufweisen.
8. Halbleiterspeicherzelle nach Anspruch 7,
dadurch gekennzeichnet,
daß eine dünne elektrisch isolierende Schicht (40) auf der
Polysiliciumschicht liegt und mit einer Öffnung (54) versehen
ist, über die nur ein Teil des ersten Gebietes (92) freigelegt
wird, der von dem programmierbaren Halbleiterübergang (100)
getrennt ist und einen ersten Metalleiter (76) enthält, der
das erste Gebiet über die Öffnung kontaktiert und einen Teil
enthält, der sich unmittelbar über die dünne elektrisch
isolierende Schicht erstreckt, und den programmierbaren Halb
leiterübergang überlappt.
9. Halbleiterspeicherzelle nach Anspruch 8,
dadurch gekennzeichnet,
daß das dritte Gebiet (90) einen ursprünglichen Teil der poly
kristallinen Siliciumschicht (14) bildet, während das erste, das
zweite und das vierte Gebiet dadurch erzeugt sind, daß Do
tierungsstoffe in die polykristalline Siliciumschicht ein
gebracht worden sind.
10. Halbleiterspeicherzelle nach Anspruch 1,
dadurch gekennzeichnet,
daß die polykristalline Siliciumschicht (14) vom ersten Lei
tungstyp ist und mit einem ersten Gebiet (104) vom zweiten
Leitungstyp und mit einem zweiten Gebiet (108) vom ersten
Leitungstyp versehen ist, das eine höhere Dotierungskon
zentration als die polykristalline Siliciumschicht aufweist,
wobei das erste und das zweite Gebiet einen programmier
baren Halbleiterübergang (110) an einer Oberfläche der poly
kristallinen Siliciumschicht bilden, während ein drittes
Gebiet (106) vom zweiten Leitungstyp vorhanden ist, das von
dem zweiten Gebiet getrennt ist und einen isolierenden
Halbleiterübergang (112) mit der polykristallinen Silicium
schicht bildet, wobei das dritte Gebiet eine höhere Do
tierungskonzentration als die polykristalline Silicium
schicht aufweist.
11. Halbleiterspeicherzelle nach Anspruch 10,
dadurch gekennzeichnet,
daß eine dünne elektrisch isolierende Schicht (40) auf
der polykristallinen Siliciumschicht liegt und mit einer
Öffnung versehen ist, über die nur ein Teil des ersten Ge
bietes (104) freigelegt ist, der von dem programmierbaren Halb
leiterübergang (110) getrennt ist und einen ersten Metalleiter (76)
enthält, der das erste Gebiet über die Öffnung kontaktiert
und einen Teil enthält, der sich unmittelbar über die
dünne elektrisch isolierende Schicht erstreckt, die sich
höchstens bis zu einem kleinen Abstand jenseits des pro
grammierbaren Halbleiterübergangs erstreckt.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US22045980A | 1980-12-29 | 1980-12-29 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3150164A1 DE3150164A1 (de) | 1982-08-12 |
DE3150164C2 true DE3150164C2 (de) | 1987-06-04 |
Family
ID=22823618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813150164 Granted DE3150164A1 (de) | 1980-12-29 | 1981-12-18 | Programmierbarer festwertspeicher und speicherzelle zur anwendung in einem derartigen speicher |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS57133669A (de) |
DE (1) | DE3150164A1 (de) |
FR (1) | FR2497386B1 (de) |
GB (1) | GB2090468B (de) |
IE (1) | IE53422B1 (de) |
IT (1) | IT1140185B (de) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
BE755039A (fr) * | 1969-09-15 | 1971-02-01 | Ibm | Memoire semi-conductrice permanente |
CA1135854A (en) * | 1977-09-30 | 1982-11-16 | Michel Moussie | Programmable read only memory cell |
FR2404895A1 (fr) * | 1977-09-30 | 1979-04-27 | Radiotechnique Compelec | Cellule de memoire programmable a diodes semiconductrices |
-
1981
- 1981-12-18 DE DE19813150164 patent/DE3150164A1/de active Granted
- 1981-12-23 IE IE3075/81A patent/IE53422B1/en not_active IP Right Cessation
- 1981-12-24 GB GB8138961A patent/GB2090468B/en not_active Expired
- 1981-12-24 IT IT25855/81A patent/IT1140185B/it active
- 1981-12-28 JP JP21601581A patent/JPS57133669A/ja active Granted
- 1981-12-28 FR FR8124285A patent/FR2497386B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2497386B1 (fr) | 1986-11-14 |
JPS57133669A (en) | 1982-08-18 |
JPH0147021B2 (de) | 1989-10-12 |
IT1140185B (it) | 1986-09-24 |
IE813075L (en) | 1982-06-29 |
DE3150164A1 (de) | 1982-08-12 |
IE53422B1 (en) | 1988-11-09 |
GB2090468B (en) | 1985-05-30 |
IT8125855A0 (it) | 1981-12-24 |
GB2090468A (en) | 1982-07-07 |
FR2497386A1 (fr) | 1982-07-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3131727C2 (de) | ||
DE19632110C2 (de) | Halbleitervorrichtung und Verfahren zur Herstellung derselben | |
DE2745857C2 (de) | ||
DE3823270C2 (de) | Transistor, insbesondere Isoliergate-Bipolartransistor, und Verfahren zu seiner Herstellung | |
DE4107909C2 (de) | Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür | |
EP0001586B1 (de) | Integrierte Halbleiteranordnung mit vertikalen NPN- und PNP-Strukturen und Verfahren zur Herstellung | |
DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
DE2749607C3 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE19701189A1 (de) | Halbleiterbauteil | |
DE2947311C2 (de) | Integrierte Halbleiterschaltung | |
DE2932043A1 (de) | Feldgesteuerter thyristor und verfahren zu seiner herstellung | |
DE2523221C2 (de) | ||
DE1810322C3 (de) | Bipolarer Transistor für hohe Ströme und hohe Stromverstärkung | |
DE1564218A1 (de) | Verfahren zur Herstellung von Transistoren | |
DE2850864C2 (de) | Halbleiteranordnung mit einem Festwertspeicher und Verfahren zur Herstellung einer derartigen Halbleiteranordnung | |
DE2953394C2 (de) | ||
DE1489250A1 (de) | Halbleitereinrichtung und Verfahren zu ihrer Herstellung | |
DE3001032A1 (de) | Halbleiteranordnung und verfahren zu deren herstellung | |
DE2800363C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE3447220C2 (de) | ||
DE3150164C2 (de) | ||
DE2848576C2 (de) | ||
DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper | |
DE1262348B (de) | In integrierter Schaltung ausgebildeter Informationsspeicher mit Vierschichtdioden und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8339 | Ceased/non-payment of the annual fee |