DE3149494A1

DE3149494A1 - "digital/analog-wandler"

Info

Publication number: DE3149494A1
Application number: DE19813149494
Authority: DE
Inventors: Ikuro Hiratsuka Kanagawa Hata; Masashi Isehara Kanagawa Takeda
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-12-15
Filing date: 1981-12-14
Publication date: 1982-06-24
Also published as: KR880001596B1; FR2496361A1; JPS5799821A; NL8105625A; CA1176375A; DE3149494C2; US4404546A; GB2090706B; KR830008562A; FR2496361B1; GB2090706A

Description

•j Γ. -I ;">.χ I 3Η9494

TER MEER · MÜLLER - STEir^lMEigfER ,;.,;,. *..' ,;, SONY - S81P263-K

BESCHREIBUNG

Die Erfindung betrif-ft einen integrierenden Digital/Ana·?

log-Wandler (D/A-Wandler) nach dem Oberbegriff des Patent- . j anspruchs 1-, der sich insbesondere zur Umsetzung von Digital-· ί daten mit großer Binärstellenanzahl oder Bitlänge pro '■

Wort in ein entsprechendes Analogsignal eignet. j

Die Fig. 1 der beigefügten Zeichnungen zeigt ein Beispiel eines bekannten integrierenden D/A-Wandlers.

Die Schaltung enthält einen mit einem Operationsverstärker ; 1 verwirklichten Integrator 2, dessen zwischen Ausgang :

und' einem Eingang geschaltete Kapazität C einen von einer' Konstantstromquelle 3 über einen Schalter S₁ zugeführten Ladestrom I integriert. Ein den Kondensator C überbrückender Schalter S- dient zur periodischen Entladung des Kondensators C. Ein n-stelliger Zähler 4 zählt Taktimpulse P₁ mit einer Periode von TT .

Wie sich aus dem schematischen Signaldiagramm der Fig. 2A ersohon läßt, übernimmt der Zähler 4 -n-binärstellige. Daten. Anschließend wird - wie sich aus Fig. 2B ersehen läßt - der Schalter S₂ geschlossen, so daß der Kondensator _? C entladen wird und die Spannung am Ausgang 5 zu Null wird (vgl. Fig. 2G). Sodann wird dem Schalter S₁ das in Fig. 2C verdeutlichte Startsignal zugeführt, welches den Schalter S₁ schließt und den Zähler 4 in Betrieb setzt. Der Zähler 4 zählt daraufhin ausgehend von einem einstellbaren Anfangswert die in Fig. 2D verdeutlichten Taktimpulse P.. Gleichzeitig fließt ein Ladestrom I in den Kondensator C, wie die Fig. .2E zeigt. Damit steigt die Spannung an

TER MEER ■ MÖLLER · STElNJaElSiTER Λ. .1.. *..' .'. SONY - S81P263-K

der Ausgangsklemme 5 etwa entsprechend dem in Fig. 2G gezeigten Verlauf an. Erreicht der Inhalt des Zählers 4 den Wert "2ⁿ", so erscheint am Ausgang CA ein Überlaufoder Üb'ertragimpuls, durch welchen der Schalter S, geöffnet wird (vgl. Fig. 2F), wodurch die weitere Aufiladung des Kondensators C unterbrochen wird. Der Kondensator C -wird damit während der Zähldauer T (Fig. 2D), also zwischen dem Zählbeginn und dem Zählende im Zähler 4 auf eine Spannung V aufgeladen (Fig. 2G). Die Größe dieser Spannung V entspricht den Anfangs- oder Ursprungsdaten und 'erscheint an der Ausgangsklemme 5'als entsprechender 'Analogwert-Ausgang. Diese Spannung V ist gegeben zu:

V = - fldt · ' (1)

C-

Da der Maximalwert T der Zähldauer T des Zählers 4

max

gegeben ist durch:

^Tmax

ergibt sich der Maximalwert V der Spannung V aus der Relation (1) zu:

Andererseits wird das analoge Torsignal bei bekannten mit Puls-Code-Modulation (PCM) arbeitenden Tonsystemen durch die A/D-UmWandlung in ein PCM-Signal von beispielsweise η = 16 Bit pro Wort während einer Abtastperiode von etwa 20 ,us (Abtastfrequenz 50 kHz) umgesetzt. Zur Umwandlung dieses PMC-Signals mit dem in Fig. 1 gezeigten D/A-Wandler muß daher für die Periode T, des Taktgebers P, die folgende

···#♦· · · * « * · TERMEER-MaLLER-STEiNiUEIaTER.:..:.. '..' .ί. SONY - S81P263-K

Relation erfüllt sein:

20 ,us t. (2ⁿ - 1) T₁.

Wenn unter dieser Bedingung η = 16 Bit, ist T, = O.,31 ns, woraus sich eine" Frequenz von etwa 3,3 GHz ergibt». Eine derartig hohe Taktfrequenz ist unrealistisch, wenn der D/A-Wandler " als monolithischer· integrierter Schaltkreis verwirklicht werden soll.

Der Erfindung liegt daher die Aufgabe zugrunde, ausgehend von einem bekannten integrierenden D/A-Wandler einen D/A-Waridler zu schaffen, der mit hoher Genauigkeit Daten mit größerer Bitlänge bei einer niedrigeren Taktfrequenz umwandeln und als .monolithischer integrierter Schaltkreis hergestellt werden kann.

Diese Aufgabe ist durch die Merkmale des Anspruchs 1 gelöst. ' . ■

Weitere Vorteile und Merkmale der Erfindung gehen aus den Unteransprüchen in Verbindung mit der Beschreibung, und der Zeichnung hervor. In letzter zeigen:

Fig. 1 ein Schaltbild eines bekannten integrierenden D/A-Wandlers,

Fig. 2A bis 2G Zeitdiagramme zur Erläuterung der

Funktionsweise des in Fig. 1 gezeigten D/A-Wandiers, · ·

Fig. 3 ein Schaltbild eines Beispiels der Erfindung

TERMEER- MÜLLER · STEINMEI^TER ·ϊ· ···· "··* ·^;· SONY - S81P263-K

und

Fig. 4Α bis 4L Zeitdiagramme zur Erläuterung der

Funktionsweise des in Fig. 3 gezeigten D/A-Wandlers.

Im folgenden wird das bevorzugte Beispiel der vor!icgonden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.

Wie in Fig. 3 gezeigt ist, fließt ein Ladestrom I von zwei Konstantstromquellen 11 und 12, die Ströme I. bzw. I„ abgeben,- über zwei Schalter S,, und S. „ zu einem Integrator 2. Im gezeigten Beispiel beträgt das gewählLc

Verhältnis der Ströme L zu L 2 : 1.

An einer Eingangsklemme 13 zugeführte Daten D-,, D~, etc. mit jeweils 16 Bit Wortlänge werden entsprechend in acht oberere und acht untere signifikante Bits unterteilt. Ein 8-stelliger Zähler 16 übernimmt die Daten der acht oberen signifikanten Bits, die z.B. einen höheren Stellenwert besitzen, und ein 8stelliger Zähler .17 übernimmt die acht unteren signifikanten -Bits mit niedrigerem Stellenwert Die Schalter S,, und S,„ werden zur Durchführung der Irilr-qr.ition geschlossen, und die Zähler 16 und 17 zählen die von einem Taktgeber 18 erzeugten Taktimpulse P,. Durch einen Übertragimpuls des Zählers 16 wird der Schalter ^Sll 9^eöffnet, und durch einen Übertragimpuls des Zählers 17 wird der Schalter S,„ geöffnet. Dann fließen die Ströme I, und I„, deren Stärke im voraus entsprechend dem Stellenwert der Bits mit höherem Stellenwert und der Bits mit niedrigerem Stellenwert bestimmt wurde, zur Aufladung des Kondensators

TERMEER · MÜLLER · STEI^tftEl^ER .:..;"„ " "„„'" ,*. . SONY - S81P263-K

• ·

C während Zeitintervallen, die don joweiligen Daten entspre- ■ : eben. Die Ladospannung erscheint an einer Ausgangsklemme · j 5 als D/A-umgowandelte Ausgangsspannung V. Da die 16 Bit-Daten I in zwei Teile zur die gleichzeitigen Verarbeitung aufgeteilt · ■' werden, entspricht die zur Datenverarbeitung benötigte Zeit der Zeit, die zur Verarbeitung von 8 Bits benötigt wird, so daß die Frequenz der Taktimpulse P, erniedrigt werden kann.

Im folgenden wird die Funktionsweise der entsprechenden Stromkreise von Fig. 3 unter Bezugnahme auf die in Fig. 4 gezeigten Zeitdiagramme beschrieben.

Wenn das in Fig. 4A gezeigte 16 Bit-Datensignal D, an der Eingangsklemme 13 als Eingangssignal ansteht, wird ca 8 Bit-Schieberegistern 19 bzw. 20 zugeführt. Die Übertragung erfolgt dabei in Abhängigkeit von einem Taktimpuls P_, der an eine Eingangsklemme 14 angelegt wird. Ein UmwandlungsbefehIssignal P (vgl. Fig. 4C) wird über eine Eingangsklemme 15 am Zentral-Bit (8. Bit) des Datensignals D, zugeführt. In Abhängigkeit von der Vorderflanke des Umwandlungsbefehlssignals P„ wird ein Zeitregelstromkreis 21 zurückgestellt, der einen Z.ähler, .einen Haltestromkreis, etc. enthält." Der Zeitregelstromkreis 21 wird synchron zu dem durch den Taktgeber 18 erzeugten Taktimpulssignal P₁ angesteuert, um ein Einstellsignal P_c, ein Schaltsignal P_nri, ein Torsignal P~ etc. zu erzeugen, die später beschriebenwerden und zu festgelegten Zeitpunkten ausgegeben werden. Wenn das Datensignal der acht höherwertigen Bits vom Schieberegister 19 und das Datensignal der acht niedrigerwertigen Bits vom Schieberegister 20 übernommen werden, fällt das Signal P_r ab. Der Zeitregelstromkreis 21 wird in Abhängigkeit

IL:.. Ί O. X 1 3 H9494

TER-MEER- MÜLLER ■ STEINS4EIÖTER .Σ..:.. *..* J. SONY - S81P263-K

von der hinteren Flanke des Signals P_r angesteuert, und Haltestromkreise 22 und 23 werden betätigt, um den Inhalt der Schieberegister 19 und 20 zu den Haltestromkreisen zu übertragen. Anschließend werden das Einstellsignal P„ und das Schaltsignal P_„ (vgl. Fig. 4D und 4E) durch den Zeitregelstromkreis 21 ausgegeben. In Abhängigkeit von der Vorderflanke des Signals P_c übernimmt der Zähler 16 das im Haltestromkreis 22 gehaltene Datensignal der acht höherwertigen Bits, und der Zähler 17 übernimmt das im Haltestromkreis 23 gehaltene Datensignal der acht niedrigerwertigen Bits. Der Schalter S~ wird in Abhängigkeit von der Vorderflanke des Signals P„„ übor einen Haltestromkreis geschlossen. Daraufhin beginnt der Kondensator C, sich zu entladen, und das Ausgangsbiyna I an dor Aiiugurnjsk I rinme 5 fällt ab, wie in Fig. 4L gezeigt ist. In Abhängigkeit von der hinteren Flanke des Signals P_c werden Haltestromkreis se 25 und 26 gesetzt. Ein Ausgangssignal "1" des Haltestromkreises 25 schließt den Schalter S,, über einen Haltestromkreis 27, und ein Ausgangssignal "1" aus dem Haltestromkreis 26 schließt den Schalter S,„. Daraufhin beginnt der Strom I zu fließen. Wenn das Signal P„_w anschließend abfällt, wird der Schalter S₂ geöffnet, und gleichzeitig gibt der Zeitregelstromkreis 21 als Ausgangssignal das Torsignal P„ ab (vgl. Fig. 4F), um ein UND-Tor 28 zu öffnen.

Anschließend beginnt die Aufladung des Integrators 2, und die Taktimpulse P, werden den Zählern 16 und 17 über das UND-Tor 28 zur Initiierung des Zählbetriebs zugeführt. Die Zähler 16 und 17 beginnen mit· dem Zählen bei . den Datenwerten der acht höherwertigen Bits und der acht niedrigerwertigen Bits und zählen, bis die Zählwerte 2 erreichen. Während die Zähler 16 und 17 zählen, fließt

TERMEER ■ MÜLLER - STEI^MÖSTER.;, „zl- "'.." J. SONY -"S81P263-K

- 10 -

daher der Strom I=I, + I„. Der Kondensator C wird mit diesem Strom I aufgeladen, und die Spannung (Fig. 4L) an der Ausgangsklemme 5 steigt an. Wenn der Zählwert des

Zählers 16 2 erreicht, -bevor der Zählwert des Zählers 1.7 diesen Wert erreicht, wird ein in Fig. 4H gezeigtes Übertragsignal CA, vom Zähler 16 als Ausgangssignal abgegeben, um den Haltestromkreis 25 zurückzustellen, welcher ein Ausgangssignal "0" erzeugt (vgl. Fig. 41). Das Ausgangssignal des Halte.stromkreises wirkt als Schaltsignal Ρ,,, für den Schal Usr S,,. Dieses Ausgangssignal "0" öffnet den Schalter S,, über den Haltestromkreis 27. Anschließend wird die Aufladung fortgesetzt, wobei der Strom I gleich I» ist, und die Ausgangsspannung steigt weiter an. Wenn der Zählwert des Zählers 17 2 erreicht, wird ein in Fig. 4J gezeigtes Übertragsignal CA„ vom Zähler 17 als Ausgangssignal abgegeben, um den Haltestromkreis 26 zurückzustellen, welcher ein Ausgangssignal "0" erzeugt, wie in Fig. 4K gezeigt ist. Das Ausgangssignal des Haltestromkreises 26 wirkt als Schaltsignal P „ für den Schalter S,„. Daraufhin wird der Schalter S.., geöffnet, und der Ladevorgang des Kondensat ors C wird unterbrochen. Die Spannung V an- der Ausgangsklemme 5 stellt zu diesem Zeitpunkt den Analogwert des Datensignals D dar. Wenn als nächstes das Datensignal D dor Ringangsklcmme 13 als.Eingangssignal zugeführt wird, wird die D/A-Umwandlung auf die oben beschriebene Weise durchgeführt.

Da der Strom I, so gewählt wurde, daß sein Wert ein 256faches des Wertes des Stroms I_ beträgt, bewirkt ein durch die - Veränderung der Schaltzeit des Haltestromkreises 25 verursachter geringer Fehler in den "Öffnungs- und Schließ- ' zeiten des Schalters S,,, daß ein groß-er Fehler in der Ausgangsspannung V auftritt. Zur Behebung dieses Problems

«· ff

TERMEER- MÖLLER · STEIN&ElsirER .*₄ .:!. ■* "..* J. SONY - S81P263-K

- 11 -

ist in diesem Beispiel der Erfindung ein Haltestromkreis . 27 enthalten, der durch die Taktimpulse P, zurückgestellt . ■ wird, so daß das Ausgangssignal des Haltestromkreises 25, d.h. das Öffnen und Schließen dos Schal tors ^Hii» "¹^¹ den Taktimpulsen synchronisiert ist. Der -Haltestromkreis 27 kann auch durch den Haltestromkreis 25 zur Rückstellung durch die Taktimpulse P-, ersetzt werden. Der Haltestromkreis 24 wird auch mit den Taktimpulsen P, zurückgestellt, um das Öffnen und Schließen des Schalters S„ mit dem Signal 'P^_w zu synchronisieren. Bei dem oben beschriebenen Beispiel wird das 16 Bit-Datensignal· in zwei Datenteile von jeweils ■ 8 Bit aufgeteilt. Die Eingangsdaten brauchen jedoch nicht in Hälften aufgeteilt zu werden. Allgemein kann eine beliebige Anzahl m von oberen Bits der n-binärstelligeji Eingangsdaten (wobei n_> m) als höherwertige Daten abgetrennt -werden, und die restlichen (n - m) Bits können als nledriqerwei: ι iqc Daten verwendet werden. Γη diesem KdIl k<inn dir obiyr' Relation- (3) ausgedrückt werden als:

V= — (2^m - 1) , + -^- (2ⁿ"^m - I)T , ■ (4)

Da I, = 2 xl, kann die Relation (4) umgeformt werden

V = —— (2ⁿ - 1) T
max _n ^^cl (5)

Daher kann eine D/A-Umwandl ung ähnlich der Relation {')) ausgeführt werden. In der Praxis wird der Wert von m wogen der Genauigkeit, Umwandlungszeit etc. vorzugsweise dicht bei j gewählt. Wenn wie im beschriebenen Beispiel η ^

Ί L. Ί V-.xi 3U9494

TER MEER ■ MÜLLER - STEIt^SiElSTER .;,»:.„ ".„"■ .1* SONY - S81P263-K

- 12 -

16 und m = 8, ist die max. Stabilisierungszeit 10 ,us der Umwandlungsausgangsspannung V bei der Abtastperiode von 20 ,us gleich"oder größer als (2 - I)T,. Daraus ergibt sich fürt ,.^ 39 ns. Die Frequenz der Taktimpulse P, braucht nur etwa 25,5 MHz oder mehr zu betragen; dies ist etwa der sich bei dem in Fig. 1 gezeigten Stromkreis ergebenden

Frequenz, die etwa 3,3 GHz betrug. Dies gilt selbstverständlich für den Fall, daß die Daten in zwei Teile geteilt "werden. Die Taktfrequenz kann weiter herabgesetzt werden., indem die Eingangsdaten in drei oder mehr Teile aufgeteilt werden.

Claims

TER MEER-MÜLLER-STEINMEISTER

Beim Europäischen Patentamt zugelassene Vertreter — Professional Representatives before the European Patent Olflce ■ Mandatalres agrees pres !'Office europoen des brevets

Dipl.-Chem. Dr. N. ter Meer Dipl.-lng. H. Steinmeister

Dipl.-lng. F. E. Müller Artur-Ladebeck-Strasse 51

Triftstrasse 4,

D-8OOO MÜNCHEN 22 D-48OO BIELEFELD 1

SONY-S81P263 · 14. Dezember 1981

Mü/Dr,K./vL

SONY CORPORATION

7-35 Kitashinagawa 6-chome, Shinagawa-ku, Tokyo,

Japan

Digital/Analog-Wandler

Priorität: 15. Dezember 1980, Japan, Ser.Nr. 176888/1980

PATENTANSPRÜCHE

Digital/Analog-Wandler,
gekennzeichnet durch -' einen Integrator (2),
- eine Anzahl von Stromquellen (I₁/ I₇) zur Stromversorgung

des Integrators, . ' ■

-eine Anzahl von entsprechend den Stromquellen angeordnelen Zählern (16, 17),

eine Schaltung zur Teilung eines digitalen Eingangsdaten-

^: -3H9494

TERMEER-MuLLER-STElISUAElSiTER.;..;.. \,~· ,;. SONY - S81P263-K

• «·

signals (D,, D„) in eine Anzahl von Digxtaldatenteilen, wobei die Stromstärken der Stromquellen entsprechend der Steuergewichtungder Digitaldatentei^e bestimmt werden, eine Anzahl von entsprechend den Stromquellen angeordneten Schaltelementen (S,,, S₁₂),

eine Anzahl von Schaltungen (25, 26, 27) zum Treiben der Schaltelemente, und

einen Taktgeber (18),

wobei nach Übernahme der Digitaldatenteile durch die Zähler die Zähler die Taktimpulse aus dem Taktgeber zählen und die Schalteinrichtungen durch die Steuerschaltungen so gesteuert sind, daß sie für die Zufuhr von Strom aus den Stromquellen zum Integrator geschlossen sind, und wobei nach Erreichen eines festgelegten Zählerwertes durch einen der Zähler ein entsprechendes Schaltelement durch die Steuerschaltung so gesteuert wird, daß sie zur Sperrung des Stroms der entsprechenden Stromquelle aus dem Integrator geöffnet wird.
2. Digital/Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß die Schaltung zur Teilung der digitalen Eingangsdaten eine Anzahl von Schieberegistern (19, 20) enthält.
3. Digital/Analog-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß zumindest die Steuerungschaltung, die der größten

Ziffernstelle .der Digitaldaten'entspricht,

synchron zum Taktimpuls des Taktgebers (18) arbeitet.
4. Digital/Analog-Wandler nach Anspruch 1,

■■■■■.. Ί :. -:·":■■■·■:>■·: 3Η9494

TER MEER · MÜLLER · STEIN^ElSfER .·..;'.. '''..'' .1. SONY - S81P263-K

dadur-ch gekennzeichnet, daß das digitale Eingangsdatensignal (D,, D.,) durch die Schaltung zur Teilung der digitalen Eingangsdaten in zwei Hälften von Teilen aufgeteilt wird.
5. Digital/Analog-Wandler nach Anspruch 4, dadurch ge k ennzeichnet, daß die Schaltung zur Teilung des digitalen Eingangsdalrensignals ein erstes Schieberegister (16) für die oberen signifikanten Bits und ein zweites Schieberegister (17) für die · unteren signigikanten Bits enthält.
6. Digital/Analog-Wandler, nach Anspruch 5, dadurch gekennzeichnet, daß zumindest die die oberen signifikanten Bits entsprechende Steuerschaltung synchron mit dem Taktimpuls des Taktgebers (18) arbeitet.