DE2913615C2 - Schaltung zum Umsetzen eines Zeitintervalls in einen Digitalwert - Google Patents
Schaltung zum Umsetzen eines Zeitintervalls in einen DigitalwertInfo
- Publication number
- DE2913615C2 DE2913615C2 DE2913615A DE2913615A DE2913615C2 DE 2913615 C2 DE2913615 C2 DE 2913615C2 DE 2913615 A DE2913615 A DE 2913615A DE 2913615 A DE2913615 A DE 2913615A DE 2913615 C2 DE2913615 C2 DE 2913615C2
- Authority
- DE
- Germany
- Prior art keywords
- signal
- clock
- flip
- circuit
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001208 nuclear magnetic resonance pulse sequence Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 description 15
- 238000010586 diagram Methods 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000004304 visual acuity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Description
15
20 zung zu erhöhen, ist es generell erforderlich, entweder die Frequenz der Taktimpulse zu erhöhen oder die Entladegeschwindigkeit
zu verringern. Der ersten Möglichkeit sind schaltungstechnische Grenzen gesetzt; die
zweite Möglichkeit ist mit dem Nachteil behaftet, daß die Umsetzungsgeschwindigkeit insgesamt klein wird.
Aus der deutschen Offenlegungsschrift 23 09 130 ist es bekannt, zur Analog/Digiial-Umsetzung zunächst
den Analogwert in groben Stufen auszuzählen und daraufhin einen Restwert zu bilden, der mittels einer anderen
Umsetzungsmethode fein digitalisiert wird. Die bekannte Anordnung erfordert nicht nur einen höheren
Schaltungsaufwand, sondern bedingt mindestens während der Digitalisierung des Restwertes auch entweder
eine !angsamere Arbeitsweise oder eine höhere Frequenz der Zähl- bzw. Vergleichsimpulse.
Ähnliches gilt für die Umsetzerschaltung nach der deutschen Offenlegungsschrift 22 16 123, bei der das die
feinste Auflösung bestimmende Teilzeitintervall gedehnt ist. Auch hier wird, abgesehen von einem erhöhten
Schaltungsaufwand, der gesamte Zeitbedarf für die Umsetzung wesentlich erhöht.
Der Erfindung liegt die Aufgabe zugrunde, die Genauigkeit
oder Auflösung der Umsetzung zu erhöhen.
Analogsignal in ein Signal mit einer zur Amplitude 25 ohne die Umsetzungsdaucr oder die Frequenz der zur
Umsetzung herangezogenen Zählimpulse erhöhen zu müsser.
Die Lösung dieser Aufgabe ist im Kennzeichenteil des Patentanspruchs 1 angegeben. Danach liegt zujo
nächst eine Digiialisierung mit einer Auflösung vor, die in üblicher Weise dem Abstand zwischen zwei Zähltakten
entspricht. Die zusätzlich zu dem Zähler vorgesehene Ausgangsstufe wird mit einer Taktimpulsfolge gesteuert,
die gegenüber der dem Zähler zugeführten
dadurch gekennzeichnet, daß der Zähler (Jl) durch 35 Taktimpulsfolge phasenverschoben ist. Dadurch wird
das Ausgangssignal eines ersten Flipflops (6) auf- die Zeit zwischen zwei Zähltakten in zwei Unterlntersteucrbar
ist, das bei Beginn des umzusetzenden vallc aurgeteilt, und es wird festgestellt, in welches die-Zeitintervalls
gesetzt und durch ein erstes Verknüp- ser Unter-Intervalle das Ende des zu digitalisierenden
fungsglied (10), das bei Auftreten eines Toktimpulses Zeitintervall fällt, was eine Erhöhung der Auflösung
der ersten Taktimpulsfolge (Φί) nach Ablauf des -to um eine Binärpotenz gestattet, obwohl weder der Zähumzusetzenden
Zeitintervall ein Signal abgibt, lcr noch die Ausgangsstufe mit einer höheren Taktfrerückgesctzt
wird, und daß die Ausgangssiufe (14) ein qucn/. betrieben werden müssen.
■ ■ ·- · · Aus »The Electronic Engineer« März 1970. Seiten 56
des Analogsignals proportionalen Breite umsetzt
4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Eingangssiufe einen mit dem Analogsignal
aufladbaren und über eine Konstantstromschaltung (7) entladbaren Kondensator (4) sowie einen
Detektor (8), der bei Abfall der Kondensatorladung auf einen vorgegebenen Pegel ein Signal erzeugt,
umfaßt.
5. Schaltung nach einem der Ansprüche 1 bis 4.
zweites Flipflop aufweist, das bei Beginn des umzusetzenden
Zcitintervalls rückgesetzt und durch ein zweites Verknüpfungsglied (13). das bei Auftreten
eines Taktimpulses der zweiten Taktimpulsfolge (Φ2) während des gesetzten Zustandes des ersten
Flipflops (6) nach Ablauf des umzusetzenden Zeitintervalls ein Signal erzeugt, gesetzt wird.
50
Die Erfindung betrifft eine Schaltung der im Oberbegriff des Patentanspruchs 1 angegebenen Gattung zum
Umsetzen eines Zeitintervalls in einen Digitalwert.
Bei einer derartigen Umsetzerschaltung ist es üblich,
mit der analogen Eingangsspannung einen Kondensator aufzuladen, anschließend die in dem Kondensator gespeicherten
Ladungen mittels eines konstanten Stroms zu entladen und dabei mittels eines Zählers die Takiimpulse
zu zählen, die zwischen dem Beginn der Entladung und demjenigen Zeitpunkt erzeugt werden, /u dem die
Kondensatorspannung auf einen bestimmten Schwellenwert abgesunken ist. Am Ausgang des Zahlers wird
somit ein digitales Signal bereitgestellt, das der Amplitude der analogen Eingangsspannung entspricht.
Um die Auflösung bzw. die Genauigkeit der Umsct-
bis 58 ist zwar die Verwendung von zwei phasenverschobenen Taktimpulsen gleicher Frequenz bei logischen
Schaltungen an sich bekannt, doch bezieht sich diese Druckschrift nicht auf die Erhöhung der Auflösung
bei der Umsetzung eines Zeitintervalls in einen Digitalwert.
Nachstehend sollen die der Erfindung zugrunde liegende Problematik sowie Ausführungsbeispiele der Erfindung
anhand der Zeichnungen näher erläutert werden. In den Zeichnungen zeigt
Fig. 1 ein Blockschaltbild eines üblichen Signalumsetzers;
N
F i g. 2 ein Impulsdiagramm zur Erläuterung der Wirkungsweise der Schaltung nach F i g. 1:
F i g. 3 ein Blockschaltbild eines ersten Ausführungsbeispicls der Erfindung;
F ig. 4 ein Impulsdiagramm zur Erläuterung der Schaltung nach F ig. 3;
Fig. 5 ein Blockschaltbild eines /weiten ΛιιΜϊιΙν
rungsbeispiels der Erfindung; und
Fig. b ein Impulsdiagramm zur Erliiwerimg der
Schaltung nach Fig. 5.
Bei der Schaltungsunordnung der Fig. I wird eine
analoge Hingangsspannung V,„ auf einen Eingangsanschliiß
1 gegeben. Wenn ein durch einen MOS-Transi-
stör gebildeter Schalter 3 durch ein Ein-Signal an einem
Steueranschluß 2, wie es bei (a) in F i g. 2 dargestellt ist
geschlossen wird, wird ein Kondensator 4, wie bei (b) in Fig.2 dargestellt, auf eine Spannung aufgeladen, die
gleich der Eingangsspannung V1n ist In diesem Zustand
wird· der Schalter 3 geöffnet, und ein Steueranschluß 5
erhält ein Start-Signal, wie es bei (c) in F i g. 2 dargestellt ist. Dann wird, wie bei (d) in F i g. 2 dargestellt, ein Flip-Flop
6 gesetzt, eine Konstantstromschaltung 7 wird durch das Ausgangssignal des Q-Anschlusses des Flip-Flop
in Tätigkeit gesetzt und im Kondensator 4 gespeicherte Ladungen werden entladen. Dabei nimmt wegen
der Wirkung der Konstantstromschaltung 7 die Klemmenspannung des Kondensators 4 mit festem Gradienten
ab, wie dies bei (b) in F i g. 2 gezeigt ist. Wenn die Klemmenspannung des Kondensators 4 auf eine
Schwellenspannung V,/, abgesunken ist, liefert ein Schwellenwertdetektor 8 ein logisches 1-Signal, wie es
bei (e) in F i g. 2 gezeigt ist Synchron mit dem 1 -Signal eines Takts Φ eines Taktgenerators 9, wie es bei (f) in
F i g. 2 gezeigt ist, wird ein UND-Glied 10 frcigeschaltet und das Flip-Flop 6 zurückgesetzt. Dementsprechend
entspricht der Setzzeitraum Tdes Flip-Flop 6 der Eingangsspannung
V1n.
Unter Verwendung des Setzsignals des Flip-Flop 6 als Übertrageingangssignal eines Zählers 11 wird die Anzahl
der vom Taktgenerator 9 gelieferten Taktimpulse Φ während des Setzzeitraums T durch den Zähler 11
gezählt. Das Zählresultat erhält man an einem Ausgangsanschiuß 12 als digitales Signal. Dieses digitale
Ausgangssignal entspricht daher der analogen Eingangsspannung Vjn.
Bei einem solchen Umsetzer wird bei hoher Eniladegeschwindigkeit
und Detektorgenauigkeit die Umsetzungsgenauigkeit durch das Auflösungsvermögen des
Zählers bestimmt. Bei dem oben beschriebenen bekannten Umsetzer hat der Zähler ein Auflösungsvermögen
von 1 Taktzeit. Zur Erhöhung der Genauigkeit muß daher die Taktdauer verkürzt werden. Dies ist jedoch nicht
unbeschränkt möglich. Wenn man andererseits in Erwägung zieht, die Entladegeschwindigkeit zu vermindern,
wird die Umsetzungsgeschwindigkeit klein.
In dem in F i g. 3 gezeigten Analog/Digital-Umsetzer
entsprechen die Bezugszeichen 1 bis 12 denjenigen in Fi g. 1. 13 bezeichnet ein UND-Glied, 14 ein Flip-Flop
und 15 einen Ausgangsanschluß. Wie später noch beschrieben, werden zwei Taktsignale durch den Taktgenerator
9 erzeugt.
Bei dem Schwelienwertdetektor 8 kann es sich im wesentlichen um einen Inverter handeln, wobei dieser
zur Erhöhung der Verstärkung mehrstufig aufgebaut ist. Der Schwellenwertdetektor 8 kann durch einen herkömmlichen
Komparator ersetzt sein.
Als Konstantstromschaltung 7 kann eine Schaltung verwendet werden, bei welcher eine herkömmliche
Konstantstromquelle und ein Schaltelement, das durch die Ausgangssignale des Flip-Flop 6 ein- und ausgeschaltet
werden kann, in Serie geschaltet sind.
F i g. 4 ist ein Impulsdiagramm zur Erläuterung der Wirkungsweise der Schaltung der F i g. 3. Φ\ und 0>
geben die Taktimpulse an, die durch den Taktgenerator 9 erzeugt werden, (a) und (b) stellen Signalformen in zwei
Zuständen dar. In der Abbildung gibt CTdie Klemmenspannung des Kondensators 4, FFi das Ausgangssignal
des Flip-Flop 6 und FF? das Ausgangssignal des Flip-Flop
14 an.
Die sich aus den F i g. J und 4 ergebende Ausführungsform der Erfindung ist durch die Verwendung der
Taktimpulse 5*i und Φι, welche durch den Taktgenerator
9 erzeugt werden und, wie in F i g. 4 dargestellt, einander gleiche Wiederholfolgezeiten und gegeneinander
um im wesentlichen 180° versetzte Phasen haben, und das Vorsehen des UND-Glieds 13, welches an seinen
Eingängen des Ausgangssignals des Flip-Flop 6. das Ausgangssignal des Schwellcnwertdetektors 8 und das
Taktsignal Φ> erhält, sowie des Flip-Flop 14, welches"
durch das vom Steueranschluß 5 kommende Starl-Signal
rückgesetzt und durch das Ausgangssignal des UND-Glieds 13 gesetzt wird, gekennzeichnet wobei die
Ausgangssignale des Zählers 11 und des Flip-Flop 14 als die Zählausgangs- bzw. digitalen Ausgangssignale verwendet
werden.
Die Wirkungsweise der Ausführungsform nach. Fig.3 ist die gleiche wie bei der bekannten Schaltung
der Fig. 1, insoweit als der Kondensator 4 über den '
Schalter 3 durch die analoge Eingangsspannung am Eingangsanschluß 1 aufgeladen wird und das Flip-Flop 6
durch das Start-Signal am Eingangsanschluß 5 gesetzt wird, um das Entladen der im Kondensator 4 gespeicherten
Ladungen mittels der Konstantstromschaltung 7 zu beginnen. In der Schaltung der F i g. 3 wird das
Flip-Flop 14 durch das Start-Signal rückgesetzt.
Sobald die Klemmenspannung des Kondensators 4 auf die Schwellenspannung V,h abgesunken ist, wird das
Ausgangssignal des Detektors 8 »1«. Abhängig von den Zuständen der Takte Φ\ und Φ2 zu dieser Zeit wird der
bei (a) oder der bei (b) in Fig.4 dargestellte Status
errichtet.
Genauer ausgedrückt veranschaulicht (a) in Fig.4
einen Fall, wo die Klemmenspannung des Kondensators 4 die Schwellenspannung V,/, in einem Zeitintervall 7Ί
zwischen dem Abfall des Taktimpulses Φ2 und dem Abfall
des Taktimpulses Φ\ erreicht hat. In diesem Fall wird das Flip-Flop 6 durch den Taktimpuls Φ\ zurückgesetzt,
wenn die Klemmenspannung den Schwellenwert erreicht hat, wie aus der bei (a) der F i g. 4 gezeigten Signalform
FFi ersichtlich ist. Das Setzen des Flip-Flop 14 ist inhibiert und sein Ausgang behält den Rücksetzzusiand
bei, wie es aus der bei (a) der F i g. 4 gezeigten Signalform FFz ersichtlich ist.
Andererseits veranschaulicht (b) in Fig.4 den Fall,
wo die Schwellenspannung V;, in einem Zeitintervall zwischen dem Abfall des Takimipulses Φ\ und dem Abfall
des Taktimpulses Φι erreicht worden ist. In diesem
Fall wird das Flip-Flop 14 durch den Takt Φι zuerst
gesetzt, wie dies aus der bei (b) in F i g. 4 gezeigten Signalform FF2 ersichtlich ist. und nachfolgend das Flip-Flop
6 durch den Takt Φ\ rückgesetzt, wie dies aus der
Signalform FFi ersichtlich ist.
Die so erhaltenen Ausgaben des Flip-Hop 14 und des Zählers 11 werden an den Ausgangsanschlüssen 15 und
12 als die erste Stelle (niedrigswertiges Bit) bzw. als die
zweite und die höheren Stellen geliefert. Auf diese Weise erhält man unter der Annahme, daß η der Zählwert
des Zählers 11 ist, eine Digitalausgabe von 2 · η im Falle
von (a) in F i g. 4 und eine Digitalausgabe von (2 · π + 1) im Falle von (b)in Fig.4. Infolgedessen hat
die Ausgabe des Zählers 11 und des Flip-Flop 14 ein Auflösungsvermögen von '/2 Taktzeit, was V2 der Minimalauflösung
bei der bekannten Schaltung ist.
Die Takte Φ\ und Φ? können irgendwelche lnipulszüge
sein, sofern sie solche Impulsbreiten haben, daß sie
b5 einander nicht überlappen. Die Phasenverschiebung
zwischen den Takten <P\ und Φ2 muß nicht exakt 180'
betragen. Wenn die Phasenverschiebung von 180° abweicht, ist die Wandlungsgenauigkeit etwas geringer als
bei einer Phasenverschiebung von 180°. jedoch höher
als bei dem bekannten Signalwandler.
Die Lade- und Entladeschaltung beschränkt sich nicht auf das dargestellte Beispiel, sondern kann beliebig aufgebaut
sein. Ferner kann ein Integrator verwendet werden, der keinerlei Lade- und Entladeschaltung verwendet.
Es kann grundsätzlich jede Vorrichtung verwendet weiden, die dafür eingerichtet ist, eine Eingangsspannung
in eine entsprechende Zeit umzuwandeln.
Die Ausführungsform der Fig. 3 wurde so beschric- ι ο
ben, daß das Flip-Flop 14 durch das Start-Signal rückgcsetzl
wird, es kann jedoch ein beliebiges Signal, welches vor Erreichen der Schwellenspannung erzeugt wird,
verwendet werden. Das Signal zum Betätigen der Konstamstromschakung
7 muß nicht das Ausgangssignal κ. des Flip-Flop 6 sein, sondern kann irgendein Signal sein,
welches von der Zeit des Starts bis wenigstens zum Erreichen der Schwellenspannung anhält. Ferner können
die Flip-Flops 6 und 14 durch irgendwelche Vorrichtungen ersetzt sein, welche ein Signal eines bestimmten
Werts auf das erste Eingangssignal hin und ein Signal eines anderen Werts auf das zweite Eingangssignal hin
liefern. Darüber hinaus können irgendwelche Vorrichtungen anstelle der UND-Glieder 10 und 13 verwendet
werden, sofern sie ein Signal eines bestimmten Werts r> bei Vorhandensein einer Anzahl von F.ingangssignalen
liefern.
F i g. 5 zeigt den Aufbau einer weiteren Ausfiihrungsform
des Signalumsetzers und gibt ein Beispiel eines Umsetzers zur Erzeugung eines Signals, das der Impuls- jo
breite eines Eingangssignals entspricht.
In der Figur bezeichnet 16 eine Differenzierschaltung,
17 einen Inverter, 18 einen Eingangsanschluß für einen Eingangsimpuls mit willkürlicher Impulsbreite. Die anderen
Bezugszeichen entsprechen denjenigen in F i g. 3.
Fig.6 ist ein Inipulsdiagramm zur Erläuterung der
Wirkungsweise der Schaltung der F i g. 5. Φ, und Φ2 geben
die Taktsignale für den Taktgenerator 9 an. (a) und (b) stellen Signalformen jeweils in verschiedenen Zuständen
dar. In der Darstellung bezeichnet IN ein Ein- 4η
gangssignal am Eingangsanschluß 18, IN ein Ausgangssignal des Inverters 17, FF^ ein Ausgangssignal des Flip-Flop
6 und FF: ein Ausgangssignal des Flip-Flop 14.
Wenn bei der Schaltung der Fig.5 ein Impulssignal
mit willkürlicher Impulsbreite am Eingangsanschluß 18 erhalten wird, liefert die Differenzierschaltung 16 einen
Differentialimpuls beim Anstieg des Eingangsimpulssignals, wobei dieser das Flip-Flop 6 ersetzt und das Flip-Flop
14 rücksetzt. Andererseits wird das zum Eingangsimpuls invertierte Signal am Inverter 17 geliefert und
den UND-Gliedern töund i3zugeführt.
Wenn der Abfall des Eingangsimpulses IN im Zeitintervall 7"i zwischen dem Abfall des Takts Φ2 und dem
Abfall des Takts Φ\, wie bei (a) in F i g. 6 dargestellt liegt, wird das Flip-Flop 6 zurückgesetzt, während, wie
schon weiter oben ausgeführt, das Setzen des Flip-Flop 14 inhibiert ist Wenn der Abfall des Eingangsimpulses
IN im Zeitintervall T2 zwischen dem Abfall des Takts Φ\
und dem Abfall des Takts Φ2. wie bei (b) in F i g. 6 dargestellt
Hegt wird zuerst das Flip-Flop 14 gesetzt und das bo
Flip-Flop 6 nachfolgend rückgesetzt
Dementsprechend kann die Ausgabe an den Ausgangsanschlüssen 12 und 15, wie schon bei der davor
beschriebenen Ausführungsform, eine nennenswert erhöhte Umsetzungsgenauigkeit aufweisen. b5
Bei den Schaltungsanordnungen der Fi g. 3 und 5 ist ebenso ein Aufbau möglich, bei welchem die Takte in
den Zähler 11 für eine bestimmte Zeit gegeben werden
und die Anzahl der Takte gezählt wird.
Wie oben ausgeführt, werden zwei Takte verwendet, wodurch sich mit einem sehr einfachen Aufbau die Umseizungsgenaiiigkcit
nennenswert erhöhen läßt, ohne daß gleichzeitig die Unisetzungsgeschwindigkeit gesenkt
wird.
Hierzu 4 Blatt Zeichnungen
Claims (3)
1. Schaltung zum Umsetzen eines Zeitintervalls in einen Digitalwert, mit einem Zähler, der die während
des Zeitintervalls von einem Taktgenerator erzeugten Taktimpulse zählt, dadurch gekennzeichne
t, daß der Taktgenerator (9) zwei phasenverschobene Taktimpulsfolgen (Φί, Φ 2) gleicher
Frequenz erzeugt, daß der Zähler (11) die Taktimpulse
der ersten Taktimpulsfolge (Φ1) zählt, und daß
eine Ausgangsstufe (14) vorgesehen ist, die ein Ausgangssignal in Abhängigkeit davon liefere ob das
Ende des umzusetzenden Zeitintervalls in einen Taktimpuls der ersten oder der zweiten Taktimpulsfolge
(Φ1. Φ 2) fällt, wobei der umgesetzte Digitalwert
vom Ausgangssignal des Zählers (11) und — bezüglich seiner niedrigsten Stelle — vom Ausgangssignal
der Ausgangsstufe (14) gebildet wird.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die beiden Taktimpulsfolgcn {Φ1, Φ 2)
um 180° phasenverschoben sind.
3. Schaltung nach Anspruch 1 oder 2, gekennzeichnet durch eine Eingangsstufc (4, 7, 8), die ein
10
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53040324A JPS581567B2 (ja) | 1978-04-07 | 1978-04-07 | 信号変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2913615A1 DE2913615A1 (de) | 1979-10-11 |
DE2913615C2 true DE2913615C2 (de) | 1984-06-14 |
Family
ID=12577419
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2913615A Expired DE2913615C2 (de) | 1978-04-07 | 1979-04-04 | Schaltung zum Umsetzen eines Zeitintervalls in einen Digitalwert |
Country Status (4)
Country | Link |
---|---|
US (1) | US4319226A (de) |
JP (1) | JPS581567B2 (de) |
DE (1) | DE2913615C2 (de) |
GB (1) | GB2021340B (de) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58125053U (ja) * | 1982-02-19 | 1983-08-25 | 株式会社富士通ゼネラル | プリンタカバ−の支承装置 |
IN164819B (de) * | 1985-08-13 | 1989-06-10 | Babcock & Wilcox Co | |
KR0179302B1 (ko) * | 1996-09-30 | 1999-04-01 | 한국전기통신공사 | 전압 변화에 따라 펄스를 변화시키는 전압/펄스 변환기 |
JP3771223B2 (ja) * | 2003-02-26 | 2006-04-26 | ローム株式会社 | タイミング調整装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3541446A (en) * | 1968-09-30 | 1970-11-17 | Bell Telephone Labor Inc | Small signal analog to digital converter with positive cancellation of error voltages |
US3733600A (en) * | 1971-04-06 | 1973-05-15 | Ibm | Analog-to-digital converter circuits |
DE2309130B2 (de) * | 1973-02-23 | 1978-08-17 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Anordnung zur Analog-Digital-Umsetzung |
US4143362A (en) * | 1977-05-27 | 1979-03-06 | Motorola, Inc. | High resolution auto-zero circuit for analog-to-digital converter |
-
1978
- 1978-04-07 JP JP53040324A patent/JPS581567B2/ja not_active Expired
-
1979
- 1979-03-22 GB GB7910047A patent/GB2021340B/en not_active Expired
- 1979-04-03 US US06/026,768 patent/US4319226A/en not_active Expired - Lifetime
- 1979-04-04 DE DE2913615A patent/DE2913615C2/de not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS581567B2 (ja) | 1983-01-12 |
GB2021340A (en) | 1979-11-28 |
JPS54133058A (en) | 1979-10-16 |
US4319226A (en) | 1982-03-09 |
GB2021340B (en) | 1982-07-21 |
DE2913615A1 (de) | 1979-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0135121B1 (de) | Schaltungsanordnung zum Erzeugen von Rechtecksignalen | |
DE69120924T2 (de) | Sigma-Delta Wandler | |
EP0457749A1 (de) | Hochgenauer Analog-Digital-Umsetzer nach dem Ladungsausgleichverfahren | |
DE68906896T3 (de) | Verfahren und vorrichtung zur kapazitätsmessung und kapazitive verschiebungsmessung. | |
DE69305873T2 (de) | Phasenkomparator | |
DE2913615C2 (de) | Schaltung zum Umsetzen eines Zeitintervalls in einen Digitalwert | |
DE3149494A1 (de) | "digital/analog-wandler" | |
EP0232451A1 (de) | Verfahren und Einrichtung zur Umwandlung eines elektrischen Signals in eine proportionale Frequenz | |
DE2133726C3 (de) | Schaltungsanordnung zum Umsetzen einer Spannung in ein Impulsverhältnis | |
DE3125250A1 (de) | Analog/digital-umsetzer | |
DE2523366C3 (de) | Analog-Digital-Umsetzer | |
DE2229398A1 (de) | Differentielles Puls-Code-Modulations-System mit periodischer Änderung des Modulator-Schrittes | |
DE2845635C2 (de) | Analog/Digital-Wandler | |
DE69611324T2 (de) | Direkt-digital-Synthesierer | |
DE2201939B2 (de) | A-Codierer mit automatischem Ladungsabgleich | |
DE3031342A1 (de) | Breitbanddigitaldiskriminator | |
DE2612764C2 (de) | Spannungs-Frequenz-Wandler | |
DE1233912B (de) | Vorrichtung zum Veraendern der Zeit zum Einspeisen einer bestimmten Impulszahl in einen elektronischen Zaehler | |
DE19545344C2 (de) | Analog-Digital-Wandlervorrichtung | |
DE2727634A1 (de) | Ladungsverschiebungs-analog-digital- umsetzer | |
DE1805099A1 (de) | Analog/Digital-Umsetzer | |
DE3780640T2 (de) | Offset-korrekturschaltung fuer eine sigma-delta-kodierungsvorrichtung. | |
DE2643949C3 (de) | Schaltungsanordnung zum impulsmäßigen Übertragen von analogen Spannungswerten beider Polaritäten | |
DE2321517C3 (de) | Analog-Digitalwandler | |
CH661388A5 (de) | Digitale phasenschieberschaltung fuer einen thyristor-stromrichter. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |