DE3142557A1

DE3142557A1 - Integrierte halbleiterschaltungsanordnung

Info

Publication number: DE3142557A1
Application number: DE19813142557
Authority: DE
Inventors: Mitsugi Yokohama Ogura
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1980-10-29
Filing date: 1981-10-27
Publication date: 1982-08-12
Also published as: JPS5774886A; DE3142557C2; US4490628A; JPS6156597B2

Description

Henkel, Kern, Feuer ft Hanzel Patentanwälte

H Registered Representatives

before the
European Patent Office

Tokyo Shibaura Denki Kabushiki Kaisha Kawasaki, Japan

Tel.: 089/982085-87 Telex: 0529802 hnkl d Telegramme: ellipsoid

EIW-56 P33 6-2

27. Oktober 1981/wa

Integrierte Halbleiterschaltungsanordnung

Die Erfindung betrifft eine integrierte Halbleiterschaltungsanordnung mit Substratvorspannungserzeugungskreisen.

In jüngster Zeit sind verschiedene großintegrierte Schaltungen (LSIs) vorgeschlagen worden, die Substratvorspannungserzeugungskreise enthalten. Damit soll die pn-Sperrschicht- bzw. -Übergangskapazität von Diffusionsschichten verringert werden, um die Arbeitsgeschwindigkeit der Vorrichtung zu erhöhen und die Schwellenwertspannung V von Metalloxidhalbleiter- bzw. MOS-Transistoren zu stabilisieren.

Außerdem sind diese Schaltungen häufig für die Anpassung (meeting) an dynamische Randomspeicher (RAMs) vorgesehen.

Insbesondere können sie vorgesehen sein, um die Zahl der nötigen externen Stromquellen zu verringern, indem der bisherige dynamische Randomspeicher, der zwei Stromquellen benötigt, durch einen Randomspeicher ersetzt wird, der nur einer Stromquelle bedarf.

Die Stromspeisekapazität bzw. -leistung der bisherigen Substratvorspannungserzeugungskreise ist allerdings ziemlich niedrig; sie liegt gewöhnlich in der Größenordnung von 10 juA. Hierbei ist das Substrat anfällig für ^O externe oder interne Störsignale ("Rauschen"), und es können leicht Potentialschwankungen auftreten. Beispielsweise ist es bekannt, daß bei einem dynamischen Randomspeicher das Substratpotential periodischen Schwankungen um 1 - 2 V aufgrund von Ursachen, wie Aufladung und Entladung einer Adressendekodiererleitung oder einer Bitleitung unterworfen ist. Diese Substratpotentialschwankungen haben einen ungünstigen Einfluß auf die Arbeitsweise des großintegrierten Schaltkreises und können

3U2557

Störungen bzw. einen Ausfall desselben herbeiführen.

Fig. 1 veranschaulicht eine bisherige Adressendekodiererschaltung, wie sie allgemein für einen dynamischen Randomspeicher o.dgl. verwendet wird. Die Fig. 2A bis 2G veranschaulichen Zeitsteuerdiagramme (timing charts) zur Darstellung der Potentiale an verschiedenen Stellen oder

Teilen der Schaltung nach Fig. 1 bei fehlerhaftem Betrieb. 10

Die Arbeitsweise der Schaltung nach Fig. 1 läßt sich anhand der Fig. 2A bis 2G wie folgt beschreiben:

In einem Voraufladezyklus entspricht ein Vorauflade-Steuersignal jzL (Fig. 2A) einem Stromquellenpotential V_n (von z.B. 5V), wobei Knotenpunkte N- und N„ voraufgeladen (pre-charged) werden (Fig. 2D und 2E). Der Vorauf ladepegel ist um eine Schwellenwertspannung V von MOS-Transistoren 11 und 12 (z.B. 0,8 V) niedriger als

das Stromquellenpotential V_Q (z.B. 5V), d.h. er beträgt V - V (z.B. etwa 4,2 V). Wenn ein Aktivzyklus einsetzt, wobei das Signal jzSp nach Beendigung des Voraufladezyklus auf 0 V verringert wird, werden Adressensignale A_Q (Fig. 2B), A- ..., A an die betreffenden MOS-Transisim

toren 13.., 13„, --., 13 angekoppelt. Die Transistoren

13, - 13 werden je nach dem Inhalt der betreffenden Im

Adressensignale A_ - A einzeln zum Durchschalten und Sperren angesteuert. Wenn einer der Transistoren 13 -

13 getriggert wird, werden die Knotenpunkte N- und N-. über diesen Transistor auf 0 V entladen. Wenn keiner der Transistoren getriggert ist, werden die Knotenpunkte N₁ und N„ nicht entladen, und es wird ein · erdfreier bzw. "schwimmender" oder "Floating"-Zustand bei hohem Pegel (V - V^) aufrechterhalten. Wenn die Schaltung als im l

Dekodiererschaltung wirkt, wird ein nicht-gewählter Zustand bei Entladung der Knotenpunkte auf 0 V erreicht, während ein gewählter Zustand den nicht entladenen.

3U2557

-Sr-

sondern auf SchWebepegel (floating level) gehaltenen Knotenpunkten entspricht.

Falls sich das Substratpotential V" (Fig. 2G) mit der Entladung einer Bitleitung von z.B. -3 V auf -4 V ändert, während sich die Knotenpunkte N- und N„ im Schwebezustand befinden, verringert sich das Potential am Knotenpunkt N₁ aufgrund eines zwischen dem Knotenpunkt N₁ und dem

Substrat bestehenden Koppelkondensators 14. Bei einer integrierten Schaltungsvorrichtung wird der Knotenpunkt N₁ durch einen Diffusionsbereich bzv/. -zone gebildet, so daß zwischen dem Knotenpunkt N- und dem Substrat eine

hohe pn-Übergangskapazität vorhanden ist, die 79 - 80 % 15

der Lastkapazität des Knotenpunkts N. ausmacht. Das Potential am Knotenpunkt N. wird daher vom Potential V - V (etwa 4,2 V ) um eine Größe verringert, welche dem Spannungsabfall AV_RN (z.B. 0,7 V) aufgrund einer Änderung des Substratpotentials auf V - V - Ä^V _RN (z.B. etwa 3,5 V ) entspricht. Infolgedessen wird ein MOS-Transistor 12, der sich aufgrund einer Beziehung V - ν_ς £ V zwischen seinem Gatepotential V_G und dem Sourcepotential (Potential am Knotenpunkt N„) im Sperrzustand oder in einem

dicht daran befindlichen Hochimpedanzzustand befand, in > 25

den Durchschaltzustand, in welchem die Beziehung V_ - V >

V gilt, oder in einen Niedrigimpedanzzustand nahe dem Durchschaltzustand versetzt. Das Potential am Knotenpunkt N_ wird daher so verringert, daß es im wesentlichen dem _o_ Potential am Knotenpunkt N₁ (z.B. etwa 3,6 V) entspricht, d.h. der Potentialpegel wird niedriger als V„ - V .

Wenn in diesem Zustand ein Treiber- oder Ansteuersignal jo (Fig. 2C) an einen Transistor 15 angekoppelt wird, .35 erhöht sich das Potential des Kanals unter der Gateelektrode des Transistors 13 praktisch synchron mit dem Ansteuersignal φ-, . Als Ergebnis tendiert das Gatepotential des Transistors 15 (d.h. das Potential am Knotenpunkt N„) zu einem Anstieg infolge der Koppelkapazität zwischen

Gateelektrode und Kanal. Der Anstieg des Potentials am Knotenpunkt N₂ wird jedoch durch den zu diesem Zeitpunkt

durchgeschalteten Transistor 12 unterdrückt. Dies be-5

deutet, daß (gemäß Fig. 2^P) nur ein Signal niedrigen Potentials (z.B. etwa 2,8 V) als Ergebnis der Subtraktion des Schwellenwertpotentials (z.B» 0,8 V ) des Transistors 15 vom Potential (etwa 3,6V) am Knotenpunkt N» an einer

Ausgangsklemme OUT erscheint; dies bedeutet, daß das 10

Ausgangssignalpotential unweigerlich niedrig ist.

Bei einem dynamischen Randomspeicher, dessen Ausgangsklemme OUT mit der Gateelektrode eines Lese/Einschreib-, Transistors in einer Speicherzelle oder mit der Gate-5

elektrode eines Lese/Einschreib-Transistors in (auf) einer

Bitleitung verbunden ist, kann andererseits ein zuverlässiges Auslesen und Einschreiben nur dann sichergestellt werden, wenn von der Ausgangsklemme OUT ein Signal eines _n ausreichend hohen Pegels erhalten wird. Wenn sich der Signalpegel an der Ausgangsklemme OUT verringert, kann zudem der Quellenspannungsbereich des Randomspeichers ein ausreichend niedriges Potential nicht mehr einschliessen, wodurch möglicherweise die Zuverlässigkeit des „p. Erzeugnisses oder das Fertigungsausbringen nachteilig beeinflußt wird.

Aufgabe der Erfindung ist damit insbesondere die Ausschaltung der vorstehend geschilderten Mangel des Stands QQ der Technik durch Schaffung einer verbesserten integrierten Halbleiterschaltungsanordnung, die stabil und unabhängig vom Substratpotential störungsfrei zu arbeiten vermag.

Diese Aufgabe wird bei einer integrierten Halbleiterschaltung der angegebenen Art erfindungsgemäß gelöst durch mindestens eine Wählschaltung mit einem ersten Knotenpunkt, einer ersten Einrichtung zum periodischen Voraufladen

(pre-charging) des ersten Knotenpunkts , zweiten Einrichtungen zur Bestimmung des Potentialzustands des ersten

Knotenpunkts in Abhängigkeit von einem Zustandsbezeich-5

nungssignal, einem an den ersten Knotenpunkt angeschlossenen und als Sperrschicht wirkenden ersten MOS-Transistor, einem über den Sperrschicht-MOS-Transistor mit dem ersten Knotenpunkt verbundenen zweiten Knotenpunkt und einer dritten Einrichtung zur Lieferung eines Signals mit einem Pegel entsprechend dem Potential zustand des zweiten Knotenpunkts, und durch eine Steuerschaltung, welche das Gate-Potential des Sperrschicht-MOS-Transistors während einer Periode von einem Zeitpunkt, zu dem der Potentialzustand des ersten Knotenpunkts bestimmt

wird, bis zum nachfolgenden Voraufladezyklus auf einem niedrigen Pegel hält.

Im folgenden sind bevorzugte Ausführungsformen der Erfindung im Vergleich zum Stand der Technik anhand der 20

beigefügten Zeichnung näher erläutert. Es zeigen:

Fig. 1 ein Schaltbild einer bisherigen Adressendekodiererschaltung,

Fig. 2A bis 2G Zeitsteuerdiagramme zur Erläuterung der

Arbeitsweise des Adressendekodierers gemäß Fig.l,

Fig. 3 ein Schaltbild einer integrierten Halbleiterschaltungsanordnung mit Merkmalen nach der Er-30

findung,

Fig. 4 ein Simulations-Zeitsteuerdiagramm zur Erläuterung der Arbeitsweise der Schaltungsanordnung g₅ nach Fig. 3,

Fig. 5 ein Schaltbild eines anderen Ausführungsbeispiels der Steuerschaltung bei der Schaltungs-

3Η2557

-ΒΙΟ

anordnung nach Fig. 3 und

Fig. 6 ein Schaltbild eines weiteren Ausführungsbeispiels der Steuerschaltung bei der Schaltungs

anordnung nach Fig. 3.

Die Fig. 1 und 2A bis 2G sind eingangs bereits erläutert

worden.
10

Fig. 3 zeigt eine Ausführungsform der erfindungungsgemäßen integrierten Halbleiterschaltungsanordnung in Anwendung auf Adresserüekodierer, wobei Adressendekodierer AD₁, AD₉, ...., AD sämtlich jeweils denselben Aufbau besitzen.

Aus diesem Grund ist im folgenden nur der Aufbau eines typischen Adressendekodierer, nämlich des Adressendekodierers AD^, im einzelnen erläutert, während die anderen Adressendekodierer AD„ - AD nur mit dem Teil dargestellt sind, der für die Zwecke der folgenden Beschreibung nötig

ist. Zur Vereinfachung der Beschreibung und Darstellung

sind dem Sperrschichttransistor 22 im Adressendekodierer AD^ entsprechende Sperrschichttransistoren jeweils mit 39 bezeichnet. Auf ähnliche Weise sind den betreffenden Knotenpunkten N^₁ und N_o_ des Adressendekodierers AD₁ entsprechende Knotenpunkte (nodes) in den Adressendekodierer η AD„ - AD jeweils mit N_0c und N,, bezeichnet. 2 η jb 36

Im folgenden¹ ist zunächst der Aufbau der Schaltungsanordnung beschrieben.

Ein MOS-Transistor 21 ist mit seiner Drainelektrode an ein Stromquellenpotential V und mit seiner Sourceelektrode an den Knotenpunkt N„- angeschlossen. Letzterer ist auch

mit der Sourceelektrode des MOS-Transistors 22 verbunden, 35

der als Sperrschichttransistor dient und dessen Drainelektrode mit der Gateelektrode eines MOS-Transistors 23 verbunden ist. Die Drainelektrode des Transistors 23 wird mit dem Treiber- bzw. Ansteuersignal d, gespeist, und seine

Sourceelektrode ist mit einer Ausgangsklemme OUT verbunden. Mehrere MOS-Transistoren 24,, 24„, ...„ 24 sind

12m

zwischen den Knotenpunkt N_- und das Stromquellenpotential V₀₀ geschaltet. Diese MOS-Transistoren 24, - 24
ob 1 m

sind jeweils an der Drainelektrode mit dem Knotenpunkt Np- verbunden und an der Sourceelektrode an das Stromquellenpotential V„ angeschlossen. Die Gateelektrode des Sperrschichttransistors 22 ist mit dem Knotenpunkt

^N23 ^ver^^un<^^en · Ebenso sind die Gateelektroden der j

Sperrschichttransistoren 39 aller anderen Adressendeko- j diererkreise AD_ - AD an den Knotenpunkt N_^ angeschlos- j sen, der seinerseits mit einer Steuerschaltung 40 zur Steuerung oder Einstellung des Potentials am Knotenpunkt

¹^ ν verbunden ist. i

Die Steuerschaltung 40 umfaßt MOS-Transistoren 25, 26 und 27 sowie einen Kondensator 28. Der MOS-Transistor

25 ist mit seiner Sourceelektrode mit dem Knotenpunkt

^O ν und mit seiner Drainelektrode mit dem Stromquellen- ί

potential V verbunden; außerdem sind seine Gate- und Drainelektroden zusammengeschaltet. Der Transistor 26 liegt mit der Sourceelektrode am Knotenpunkt N„₃ und mit seiner Drainelektrode am Stromquellenpotential V__D· Die Drainelektrode des Transistors 27 ist mit dem Knotenpunkt N„₃ verbunden, während seine Sourceelektrode an die eine Elektrodenplatte des Kondensators 28 angeschlossen ist, dessen andere Elektrodenplatte mit einer Klemme bzw. einem Anschluß verbunden ist, der bzw. dem

das Signal $ zugeführt wird. Die Sourceelektrode des Transistors 27 ist außerdem mit der Gateelektrode des Transistors 26 verbunden. Die Gateelektrode des Transistors 27 ist weiterhin mit dem Stromquellenpotential V verbunden.
^DD

Im folgenden ist die Arbeitsweise der Schaltungsanordnung mit dem vorstehend erläuterten Aufbau beschrieben.

« O « · * IS β -

3U2557

-K-

Aus Gründen der Vereinfachung sei angenommen, daß der Adressendekodierer AD., ein Wählzustands-Adressendekodi er er ist, während die anderen Adressendekodierer AD,. - AD

ζ η

als Adressendekodierer für nicht-gewählten Zustand dienen (dabei entspricht η = 2 ). Die Stromquellenpotentiale V und V sowie die Signale φ und φ-,

JJU ob P Ct

sind dieselben wie in Figur 1 und 2 und daher mit denselben Symbolen wie vorher bezeichnet.

Wenn ein Voraufladezyklus einsetzt, geht das Vorauflade-Steuersignal φ auf den StromquellenpotentialpegelV_pD über, so daß der Transistor 21 getriggert wird. Infolge- .

, f- dessen werden die Knotenpunkte N₀₁ und N„_ des Adressendekodier er s AD₁ sowie die Knotenpunkte N₃^ und N₃₆ der Adressendekodierer AD,, - AD auf das Potential V_DD - V voraufgeladen (d.h. auf die Schwellenwertspannung der Transistoren 21 und 22).Zu diesem Zeitpunkt wird das Potential an den die Sourceelektrode des Transistors 27 mit der Gate elektrode des Transistors 26 verbindenen Knotenpunkt N₀₄ durch den Kondensator 28 auf einen Pegel über V + V gekoppelt (bootstrapped). Hierbei wird praktisch eine Triodenwirkung mit dem Transistor 26 erreicht, um den Knotenpunkt N₀₃ am Potential V ~ festzulegen.

Wenn das Signal φ auf 0 V übergeht, wird das Potential am Knotenpunkt N_^ aufgrund der Ankopplung durch den Kondensator 28 ebenfalls praktisch auf V__D - V reduziert« so daß der Transistor 26 sperrt. Da der Transistor 25 während des Voraufladezyklus ständig sperrt, befindet sich der Knotenpunkt N₀₃ zu diesem Zeitpunkt im Schwebezustand.

Wenn Adressensignale A bis -A (in der vorliegenden Beschreibung als Zustandsbezeichnungssignal ausgedrückt) in diesem Zustand angekoppelt werden, werden die Knoten-

-γε- S

i I

punkte N^* und -N₀^ iⁿ einem Hochpegel-Schwebezustand I gehalten, weil die Transistoren 24, bis 24 im Adressen- '

l m j

dekodierer AD₁ sämtlich sperren (weil angenommen worden j ist, daß der Adressendekodierer AP₁ als gewählter bzw.-

angewählter Adressendekodierer betrachtet wird). ' I i

Die Knotenpunkte N₃₅ und N₃, der anderen Adressendeko-j \

dierer AD_n bis AD werden sämtlich entladen. Zu diesem! j 2 η ti

Zeitpunkt wird das Potential am Knotenpunkt N₀, aufgrund <j_er Koppelkapazität zwischen dem Kanal und der Gate- " elektrode des Sperrschichttransistors 39 beträchtlich ; · verringert. j j

Wenn der Potentialpegel des Knotenpunkts N__. von V__ -5

ir ^l ^D !

V_T verringert wird, wird der Transistor 25 getriggert.j I

Auf diese Weise wird der Potentialpegel des Knoten- ! punkts N„t auf V _D - V festgelegt. :

Im folgenden seien nun mehr die Vorgänge in dem Fall j ^w betrachtet, in welchem das Potential am nicht dargestellten Substrat in diesem Zustand variiert, so daß ä^s Potential am Knotenpunkt N_?1 des Wählzustands-Adressendekodierers AD- um Δ^ν _ΒΝ ^{von V} _DD - ^V _T verringert wird. An diesem Punkt ist das Gate_p_otential des Tran- . sistors 22 gleich V,,, während sein Source-Potential V-^ - y_m - AV_n^ entspricht. Der Transistor 22 sperrt,

DD 1 *"^ BN

zu diesem Zeitpunkt, wenn V - V < V„ gilt. Tatsächlich sperrt der Transistor 22, weil seine

Schwellenwertspannung V üblicherweise etwa 0,8 V 30

beträgt, während der Spannungsabfall Δν_βΝ aufgrund der Änderung des Substratpotentials etwa 0,7 V beträgt, so daß die Bedingung V_, - V_c < V zutrifft. Wenn die Schwellenwertspannung V_ der Sperrschichttransistoren 22 und 39 höher eingestellt ist als die Schwellenwert-

spannung der anderen Transistoren, kann der Transistor 22 bei einer Vergrößerung des Spannungsabfalls ^Δν _ΒΝ < zuverläsfsiger im Sperr zustand gehalten werden, so dafi>- ι

eine stabilere Arbeitsweise der Schaltungsanordnung

-ÜT-

erreicht wird. Die Schwellenwertspannung der Transistoren 22 und 39 kann beispielsweise dadurch vergrößert werden, daß die Fremdatomkonzentration der Kanalzone durch Ionenimplantation vergrößert wird. Wahlweise kann zur Er-

höhung der Schwellenwertspannung der Transistoren 22 und 3 9 ein Verfahren zur Ausnutzung eines Kurzkanaleffekts, bei dem die Kanallänge der Transistoren 22 und 39 größer eingestellt wird als diejenige der anderen Transistoren,

oder ein Verfahren angewandt werden, bei dem die 10

Schichtdicke der Gate elektroden der Transistoren 22 und 39 größer eingestellt wird als diejenige der anderen Transistoren.

Wenn das Treiber- bzw. Ansteuersignal szS angekoppelt ist, ist der Knotenpunkt N „ ausreichend durchgekoppelt (bootstrapped), weil sich der Transistor 22 im Adressendekodierer AD. im Sperrzustand befindet. Infolge dessen kann ein Signal mit dem Pegel des Treibersignals O (z.B. 5 V) ohne Dämpfung an der Ausgangsklemme OUT des Adressendekodierers AD- erhalten werden. Außerdem erscheint zu diesem Zeitpunkt im nicht-gewählten Zustand kein Signal von der Ausgangsklemme OUT der anderen Adressendekodierer AD_? bis AD , weil der Knotenpunkt

_nc N-,r dieser Adressendekodierer AD₀ bis AD an O V 3o <£ η

liegt. Auf diese Weise wird nur der Adressendekodierer AD. gewählt. Während dieses aktiven Zyklus wird der Knotenpunkt N„. in der Steuerschaltung 40 durch den Transistor 27 auf einem Potential V - V„ gehalten.

Wenn der Aktivzyklus mit einer Änderung des Treiberbzw. Ansteuersignals gS, auf O V beendet wird, erhöht sich der Pegel des Signals jzf auf V_QD . Infolgedessen setzt der Voraufladezyklus wieder ein. Dies bedeutet, daß die Knotenpunkte N-,- und N_, der Adressendekodierer AD» bis AD , die sich im Entladungszustand befanden, wieder voraufgeladen werden, während das Potential am Knotenpunkt N_, aufgrund der Koppelkapazität ansteigt.

-W-i

Ebenso wird das Potential am Knotenpunkt N₀. durch den Kondensator 28 auf einen -über V + V liegenden Pegel angekoppelt bzw. hochgezogen (bootstrapped), um den Transistor 26 zu triggern, wobei der Potentialpegel des Knotenpunkts N₀-, auf V festgelegt wird.

4U-J DD

Fig. 4 veranschaulicht die Ergebnisse einer Rechnersimulation der Potentialpegel der Knotenpunkte N₀₁, N^₀ und N_-,, des Treiber- bzw. Ansteuersignals ei-, , 22 23 ^d

des AusgangssignaIs an der Ausgangsklemme OUT sowie des Potentials V__ am Substrat während eines durch

ti ti

Vorauflade- und Aktivzyklen gebildeten Arbeitstakts.

Bei der vorstehend beschriebenen Ausführungsform der Erfindung kann das Treiber- bzw. Ansteuersignal jzL ohne Pegeldämpfung und unabhängig von Schwankungen des Substratpotentials vom Wählzustands-Adressendekodierer erhalten werden, so daß zuverlässige Lese- und Einschreiboperationen von Daten z.B. bei nachgeschalteten bzw. Folgezustands-Speicherzellen gewährleistet werden können. Auf diese Weise kann somit ein dynamischer Randomspeicher mit einer Substrat-Vorspannungserzeugungsschaltung realisiert werden. Wenn diese letztere Schaltung außerdem als interner Bauteil vorgesehen wird, braucht keine externe Spannungsquelle V „ vorgesehen zu werden, d.h. die Zahl der für die Speichervorrichtung erforderlichen externen Spannungsquellen kann um eine Spannungsquelle verkleinert werden. Außerdem braucht

bei der Herstellung einer Speicherplatte (memory board) kein Leiterzug für die Spannungsquelle V vorgesehen zu werden, so daß die Randomspeicher-Integrationsdichte der Speicherplatte verbessert bzw. erhöht und die Herstellungskosten für diese Speicherplatte gesenkt v/erden

können.

3H2557

Os. es weiterhin nicht nötig ist, Substratpotentialschwankungen möglichst k^ein zu halten, braucht auf dem Chip kein stabilisierter Kondensator vorgesehen zu werden. Zur Unterdrückung der Substratpotentialschwankungen erforderte dagegen bisher ein dynamischer 64-Kilobit-Randomspeicher eine Gate-Isolierschichtfläche von

2 °

1, 5 mm _/ wenn, die Dicke dieser Gate-Isolierschicht 400 A beträgt.

Diese Fläche entspricht aber etwa 6 % der Chipfläche. Bei der beschriebenen Ausführungsform kann die nötige Chip-Fläche entsprechend verkleinert sein, so daß sich Verbesserungen bezüglich der Integrationsdichte, des Ausbringens und der Senkung der Fertigungskosten erzielen lassen.

Da weiterhin der Einfluß von Substratpotentialschwankungen verringert wird, kann unter Senkung der Fertigungskosten eine einfachere Konstruktion eines groß^ntegrierten Schaltkreises realisiert werden.

Darüber hinaus liegt der Änderungsbereich des Potentials am Knotenpunkt N₂₃ zwischen dem Stromquellenpotential ^ν _ηπ· sowie dem Potential V -V_T, und der Potentialpegel des Knotenpunkts N„, entspricht im wesentlichen ν _D - V , auch wenn das Potential am Knotenpunkt N„_?

beim Auftreten des Signals ^, auf einen Pegel hochgezogen (bootstrapped) wird, der über dem Stromquellenpotentialpegel V liegt. Infolgedessen besteht keine Möglichkeit für einen Durchbruch an der Drainelektrodenseite des Transistors 22 (d.h. an der Seite des Knotenpunkts KL·-) Wenn der Knotenpunkt N₃₃ z.B. auf O V gehalten wird, kann bei den Feinstruktur-Transistoren, die dynamische 64-Kilobit- oder statische 16-Kilobit- Randomspeicher bilden, leicht ein Durchbruch auftreten. Im Hinblick hierauf gewährleistet die beschriebene Ausführungsform, bei welcher der Knotenpunkt N₂₃ nicht auf 0 V, sondern auf demPegel V _D - V gehalten wird, wenn der Knotenpunkt N„„ angekoppelt bzw. hochgezogen (bootstrapped)

3U2557

-1Λ-

wird, effektiv eine hohe Durchbruchspannung für das betreffende Bauelement.

Indem weiterhin während des Aktiv-Zyklus-der Potentialpegel am Knotenpunkt N₉₃ höher eingestellt wird als die Schwellenwertspannung V_T der Transistoren 22 und 39, kann außerdem eine Fehlanwählung der Adressendekodierer für nicht-gewählten Zustand verhindert werden. ·

Wenn die Transistoren 22 und 39 getriggert werden, während der Knotenpunkt N₉- auf einem Potential unterhalb der Schwellenwertspannung der Transistoren 22 und 39 gehalten wird, wird der Knotenpunkt N-, in den '

- "schwimmenden" bzw. Schwebezustand versetzt, nachdem er durch das Adressensignal entladen worden ist. Wenn zwischen der Drainelektrode des Transistors 23 und dem Knotenpunkt N-, eine Koppelkapazität vorhanden ist, ist es möglich, daß der Transistor 23 bei einer durch die

Koppelkapazität verursachten Erhöhung des Potentials am Knotenpunkt N₃,- getriggert wird. In diesem Fall tritt eine Fehlfunktion bzw. Störung insofern auf, als das Signal jzf, an der Ausgangsklemme OUT der nicht-gewählten Adressendekodierer AD₀ bis AD geliefert wird.

. 9B Z YL

Tatsächlich ist bei einem MOS-Transistor ein die Drainoder Sourcezone bildender Diffusionsbereich üblicherweise unterhalb der Gate elektrode vorhanden, d.h. die erwähnte Koppelkapazität ist im Transistor 23 vorhanden, so daß eine Fehlbetätigung bzw. Störung schon 30

aus diesem Grunde auftreten kann.

Da weiterhin während des Voraufladezyklus am Knotenpunkt N₉, vorübergehend ein Potentialpegel über dem Stromquellenpotential V erreicht wird, kann der Knotenpunkt

auf ladepotentialpegel erhöht werden kann.

Ν»ρ ohne weiteres voraufgeladen werden, wobei der Vor

3U2557

J⁹

-Yf-

Die Erfindung ist keineswegs auf die vorstehend beschriebene Ausführungsform beschränkt, sondern verschiedenen

Abwandlungen zugänglich. Beispielsweise kann die Gate-5

elektrode des Transistors 27 in der Steuerschaltung 40 gemäß' Fig. 5 mit dem Knotenpunkt N„_ verbunden sein. Ebenso können gemäß Fig. 6 Gate-^fund Drainelektrode des Transistors 27 in der Steuerschaltung 40 am Stromqellenpotential V liegen, während die Sourceelektrode dieses Transistors mit dem Knotenpunkt N_. verbunden ist. Diese abgewandelten Ausführungsformen gewährleisten dieselbe Funktion wie die Steuerschaltung 40 gemäß Fig. 3, d.h. die Funktion, den Knotenpunkt N_. während des AJttivzyklus auf dem Potential V - V-, zu halten.

Darüber hinaus kann bei der Ausführungsform gemäß Fig. die Kanallänge der Transistoren 22 und 39 in den Adressendekodierern AD- bis AD mit Vergleich zumTransistor 24 _ (stellvertretend für die Transistoren 24- bis 24 ,größer ausgelegt sein, um die Sperrschichtfunktion zu verbessern und dadurch die Durchbruchspannung zwischen den Knotenpunkten N„- und N„„ (bzw. zwischen den Knotenpunkten N^,. und N₂₆) gegen einen Durchgriff zu verbessern.

Bei der Ausführungsform gemäß Fig.3 können zudem die Schwellenwertspannungen V-, V ~ ^un^ ^V _T4 der Transistoren 21, 22 bzw. 24 so eingestellt sein, daß sie folgender Beziehung genügen:
V_T1 < V_T4 < V_T2 .

Mit einem derartigem Aufbau ist die Schaltungsanordnung für Substratpotentialschwankungen noch weniger anfällig. Die obige Beziehung kann dadurch erfüllt werden, daß für die einzelnen Transistoren 21, 22 und 24 verschiedene Kanallängen vorgesehen werden. In diesem Fall ist es wünschenswert, die Kanallängen der einzelnen Transistoren 21, 22 und 24 so zu wählen, daß sie um 1OX oder mehr

3H2557
49

voneinander verschieden sind, um eine effektive Funktion aufgrund des Kurzkanaleffekts zu erreichen und Substratpotentialschwankungen möglichst klein zu halten. Anstatt unterschiedliche Kanallängen für die einzelnen Transistoren, 21, 22 und 24 vorzusehen, um der obigen Bedingung zu genügen, ist es auch möglich, unterschiedliche Isolierschichtdicken oder Kanalzonen-Fremdatomkonzentrationen

für diese Transistoren vorzusehen. 10

Während weiterhin bei der Ausfuhrungsform gemäß Fig. 3 die Steuerschaltung 40 vorgesehen ist, welche den Potentialpegel des Knotenpunkts N₃₃ vomstromquellenpotentialpegel V__D auf V - V ändert, ist die Erfindung keines- ° wegs auf diese Funktion beschränkt. Im allgemeinen ist es nötig, eine Funktion zur Änderung des Potentialpegels am Knotenpunkt NL ~ innerhalb eines Bereichs, z.B. zwischen dem Stromquellenpotentialpegel V und einem bestimmten Pegel von etwa 0 V vorzusehen. Der untere

Grenzwert liegt jedoch vorzugsweise um höchstens etwa

V_T über oder unter V_DD -V^- ·

Obgleich die Erfindung weiterhin anhand von Fig. 3 in Verbindung mit Adressendekodierern beschrieben ist, ist sie keineswegs hierauf beschränkt, sondern auf jede beliebige Schaltung anwendbar, die einen Sperrschichttransistor und einen mit diesem verbundenen "schwimmenden" Knotenpunkt aufweist und Substratpotentialschwankungen unterworfen ist.
30

Bei der Ausführungsform gemäß Fig. 3 ist darüber hinaus das an die Kapazität 28 der Steuerschaltung 40 angelegte Signal nicht auf das Signal ςί für die Voraufladung des

Adressendekodierers beschränkt, vielmehr kann ein belie-35

biges anderes Signal verwendet werden, sofern es den Transistor 26 zu triggern vermag, um den Knotenpunkt N„^ auf ein vorbestimmtes Potential, z. B. das Potential V , während des Voraufladezyklus hochzuziehen

-VS-

(to bootstrap), - und das vor der Aufprägung des Adressensignals auf O V übergeht.

Selbstverständlich sind dem Fachmann verschiedene

weitere Änderungen und Abwandlungen der Erfindung möglich,

ohne daß von ihrem Rahmen abgewichen wird.

Leerseite

Claims

3U25 57 -*":*"^: ■: :": O '^!

♦ -■· ■ />■

Patentansprüche

Integrierte Halbleiterschaltungsanordnung, gekennzeichnet durch mindestens eine Wählschaltung (AD.) mit einem ersten Knotenpunkt (N₂₁), einer ersten Einrichtung (21) zum periodischen Voraufladen (pre-charging) des ersten Knotenpunkts (N₂₁), zweiten Einrichtungen (24.., 24_?, ..., 24 ) zur

IQ Bestimmung des Potentialzustands des ersten Knotenpunkts (Np₁) in Abhängigkeit von einem Zustandsbezeichnungssignal, einem an den ersten Knotenpunkt (N--) angeschlossenen und als Sperrschicht wirkenden ersten MOS-Transistor (22), einem über den Sperrschicht-MOS-Transistor (22) mit dem ersten Knotenpunkt (N₃₁) verbundenen zweiten Knotenpunkt (N₃₂) und einer dritten Einrichtung (23) zur Lieferung eines Signals mit einem Pegel entsprechend dem Potentialzustand des zweiten Knotenpunks (N„_), und durch eine Steuerschaltung *

(40) , welche das Gate-Potential des Sperrschicht-MOS- ^ Transistors während einer Periode von einem Zeitpunkt, zu dem der Potentialzustand des ersten Knotenpunkts (N₁) bestimmt wird, bis zum nachfolgenden Voraufladezyklus auf einem niedrigen Pegel hält. •25
2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn- i

zeichnet, daß die Steuerschaltung (4O) einen mit der Gateelektrode des Sperrschicht-MOS-Transistors (22) ';

verbundenen dritten Knotenpunkt (N₂,)* einen an letzteren und ein Stromquellenpotential (^V _DD) angeschlossenen zweiten MOS-Transistor (25) mit zusammengeschalteten Gate- und Drainelektroden, einen zwischen den dritten Knotenpunkt (N₃₃) und das Stromquellenpotential (^v _nn) geschalteten und mit der Gateelektrode an einen vierten Knotenpunkt (N₂-) angeschlossenen ^ dritten MOS-Transistor (26), ein mit dem vierten ,*'

Knotenpunkt (N₂₄) verbundenes Kapazitätselement (28), ^ an das während des Voraufladezyklus ein Signal hohen

Pegels anlegbar ist, und eine mit dem vierten Knotenpunkt (N₂₄) verbundene Steuereinrichtung (27) zur Steuerung des Potentialzustands des vierten Knotenpunkts (N₂₄) aufweist.
3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinrichtung (27) einen vierten MOS-Transistor (27) aufweist, dessen Sourceelektrode mit dem vierten Knotenpunkt (N₇₄) verbunden ist, während seine Drainelektrode an den dritten Knotenpunkt (N^n) und seine Gateelektrode an das Stromquellenpotential (V™) angeschlossen sind.
4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet ,daß die Steuereinrichtung (27) einen vierten MOS-Transistor (27) aufweist, dessen Sourceelektrode mit dem vierten Knotenpunkt verbunden ist, während seine Drain- und Gateelektroden mit dem dritten Knotenpunkt (N~o) verbunden sind.
5. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Steuereinrichtung (27) einen vierten MOS-Transistor (27) aufweist, dessen Sourceelektrode mit dem vierten Knotenpunkt (N₇₄) verbunden ist, während seine Drain- und Gateelektroden mit dem Stromquellenpotential (^V _DD) verbunden sind.
6. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß erste, zweite und dritte Einrichtungen (21; 23; 24₁ - 24 ) jeweils MOS-Transistoren (21; 23; 24.. - 24 ) umfassen und daß die Schwellenwertspannung des Sperrschicht-MOS-Transistors (22) auf einen größeren Wert eingestellt ist als diejenigen der MOS-Transistoren von ersten, zweiten und dritten Einrichtungen (21; 23; 24₁ - 24_m) .

■—3 —
7. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß das Gate-Potential am Sperrschicht-MOS-Transistor (22) so eingestellt ist, daß es während einer Periode vom Zeitpunkt der Bestimmung dies Potentialzustands des ersten Knotenpunkts (N„,) bis zum nachfolgenden Voraufladezyklus einen höheren Pegel besitzt als seine Schwellenwertspannung und während des Voraufladezyklus einen höheren Pegel besitzt als das Stromquellenpotential -(V__D)
8. Schaltungsanordnung nach Anspruch 1 , dadurch gekennzeichnet, daß erste und zweite Einrichtungen (21; 24..-24 ) jeweils MOS-Transistoren (21; 24.. - 24 ) umfasm Im

sen und daß die Kanallänge des Sperrschicht-MOS-Transistors (22) um 10% oder mehr größer ist als diejenigen dieser MOS-Transistoren (21; 24^ - 24 )