DE3138340C2

DE3138340C2 - Verfahren zum Herstellen von mehreren planaren Bauelementen

Info

Publication number: DE3138340C2
Application number: DE3138340A
Authority: DE
Inventors: Hans Hentschel; Werner 7100 Heilbronn Mroczek
Original assignee: Telefunken Electronic GmbH
Current assignee: Telefunken Electronic GmbH
Priority date: 1981-09-26
Filing date: 1981-09-26
Publication date: 1987-01-29
Also published as: DE3138340A1

Abstract

Bei einem Verfahren zum Herstellen von mehreren planaren Bauelementen wird auf derjenigen Hauptfläche der Halbleiterscheibe, auf der die Isolierschicht benötigt wird, zunächst eine Isolierschicht benötigt wird, zunächst eine Isolierschicht hergestellt, die noch nicht die angestrebte Enddicke aufweist. Die zunächst aufgebrachte Isolierschicht wird derart in kleinere Bereiche aufgeteilt, daß keine Spannungen zwischen dem Isolierschichtmaterial und dem Material der gemeinsamen Halbleiterscheibe auftreten. Die Isolierschicht wird dann bis zum Erreichen ihrer endgültigen Dicke in einem oder in mehreren Verfahrensschritten verstärkt.

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von mehreren planaren Halbleiterelementen, mit einer gemeinsamen Halbleiterscheibe, bei dem auf die Oberfläche der Halbleiterscheibe zunächst eine erste Isolierschicht und darauf in einem oder in mehreren Verfahrensschritten eine weitere Isolierschicht aufgebracht wird. Ein derartiges Verfahren ist aus der DE-OS 25 13 945 bekannt, nach dem beispielsweise Transistoren mit einer besonders dicken Isolierschicht passiviert werden können, um die Kapazität zwischen den auf der lsolierschicht befindlichen Basis- und Emitterleitbahnen und dem im Halbleiterkörper gebildeten Kollektor zu verringern.
Aus der DE-OS 24 31 374 ist es bekannt, auf eine dünne Isolierschicht aus thermisch erzeugtem Oxid eine Isolierschicht aus pyrolytischem Oxid aufzubringen.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen von mehreren planaren Halbleiterelementen auf einer gemeinsamen Halbleiterscheibe bzw. Halbleiterkörper anzugeben, die eine relativ dicke lsolierschicht haben. Das Herstellungsverfahren soll möglichst einfach und dadurch kostengünstig sein. Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Die weiteren Rasterungen erfolgen vorzugsweise entsprechend der ersten Rasterung. Das Rastern der lsolierschicht erfolgt vorzugsweise durch Ätzen. Nach Fertigstellung der Isolierschichtbereiche durch Rastern der Isolierschicht werden in die Isolierschichtbereiche Öffnungen zum Herstellen von Halbleiterzonen für die Halbleiterbauelemente eingebracht.
Die Erfindung hat den Vorteil, daß relativ dicke Isolierschichten mittels eines einzigen Isoliermaterials hergestellt werden können, so daß es nicht erforderlich ist, unterschiedliches Isoliermaterial zu verwenden bzw. auf unterschiedliche Herstellungsverfahren überzugehen. Die Isolierschicht wird vorzugsweise aus pyrolitischem Oxid hergestellt.
Das Ausführungsbeispiel befaßt sich mit der Herstellung einer Vielzahl von Transistoren mit einer relativ dicken Isolierschicht, die auf einer gemeinsamen Halbleiterscheibe hergestellt werden. Die Erfindung ermöglicht es, daß gleichzeitig für eine Vielzahl von Halbleiterbauelementen ein dicke Isolierschicht hergestellt wird, und zwar aus einem einzigen Material, ohne daß bei der Herstellung der Isolierschicht auf Mehrschichtenverfahren zurückgegriffen wird.
Bei der Herstellung der dicken Isolierschichten für eine Vielzahl von Transistoren geht man gemäß der Fig. 1 von einer gemeinsamen Siliziumscheibe 1 aus, von der allerdings in den Figuren nur ein kleiner Ausschnitt mit 4 Transistoren dargestellt werden kann. Vor der Herstellung der weiteren, eigentlichen Isolierschicht wird die Siliziumscheibe 1, die die Kollektorzonen der Transistoren liefert und deshalb den Leistungstyp der Kollektorzonen hat, auf der einen Oberfläche oxydiert. Dabei entsteht auf der Siliziumscheibe 1 eine dünne erste lsolierschicht 2 aus SiO₂, deren Dicke beispielsweise 0,3 µm beträgt. Die Oxidschicht 2 dient als Diffusionsmaske bei der Herstellung der Basisleitbereiche 3, die durch Öffnungen 4 in die Siliziumscheibe 1 eindiffundiertwerden.
Nach der Herstellung der Basisleitbereiche 3 erfolgt zur Herstellung der dicken Isolierschicht gemäß der Fig. 2 eine erste pyrolitische Belegung der Oberfläche mit einer relativ dicken Oxidschicht 5, die etwa 2 µm dick ist, während die Enddicke der Isolierschicht etwa 4 µm und damit das Doppelte betragen soll. Wie die Fig. 2 zeigt, wird die pyrolitische Oxidschicht 5 auf die gesamte Oberfläche der Siliziumscheibe 1 aufgebracht. Um bei einer so großflächigen und dicken lsolierschicht mechanische Spannungen zwischen der Isolierschicht und dem Halbleitermaterial der Halbleiterscheibe zu verhindern, wird die Isolierschicht gemäß der Fig. 3 in eine Vielzahl von einzelnen kleinen Isolierschichtbereichen 6 durch Rasterung aufgeteilt und somit zertrennt.
Da die Trennlinien nicht durch die Einzelelemente (Einzeltransistoren) verlaufen dürfen, bieten sich als Trennlinien zum Rastern der pyrolitischen Oxidschicht 5 die Grenzlinien 7 zwischen den einzelnen Transistoren an. Eine Rasterung der Isolierschicht 5 entlang den Grenzlinien zeigt die Fig. 3. Bei der Rasterung, die vorzugsweise durch Ätzen erfolgt, entstehen die Rasterbzw. Atzgräben 8.
Die Fertigstellung der Isolierschicht und damit die Erreichung der Enddicke von beispielsweise 4 µm erfolgt gemäß der Fig. 4 mittels einer zweiten pyrolitischen Oxidabscheidung. Bei dieser zweiten Abscheidung wird wiederum die gesamte Oberfläche der Scheibe 1 mit Oxidschicht 9 bedeckt, so daß auch in den zuvor hergestellten Rastergräben pyrolitisches Oxid abgeschieden wird. Die bei der zweiten pyrolitischen Abscheidung entstehende Oxidschicht 9 wird gemäß der Fig. 5 ebenfalls gerastert, so daß die aus der ersten und zweiten pyrolitischen Abscheidung resultierende Gesamtisolierschicht 10 ebenfalls in einzelne Isolierschichtbereiche unterteilt wird, die den Isolierschichten der Einzeltransistoren entsprechen.
Zur Herstellung der Basiszonen in den Transistoren wird vor dem Ritzen und Brechen der Halbleiterscheibe 1 gemäß der Fig. 5 in die Isolierschichtbereiche 10 mit der Enddicke von 4 µm ein Basisdiffusionsfenster 11 eingeätzt, welches zur Erleichterung der Kontaktierung schräge Wände enthält. Denn über schräge Wände können Leitbahnen, die zur Kontaktierung der Halbleiterzonen im Halbleiterkörper dienen, leichter aus den Kontaktierungsöffnungen herausgeführt werden als über steile Wände. Die schrägen Wände erhält man durch entsprechende Wahl der Ätzflüssigkeit. Die Fig. 6 zeigt die Transistoren nach der Basisdiffusion mit den Basiszonen 12.
Zur Herstellung der Emitterzonen werden während oder nach der Basisdiffusion die Halbleiteroberflächenbereiche im Bereich der Basisdiffusionsfenster mit einer Oxidschicht 13 versehen. In die Oxidschicht 13 werden Emitterdiffusionsfenster eingebracht, durch die die Emitterzonen 14 gemäß der Fig. 7 in den Halbleiterkörper eindiffundiert werden. Anschließend werden die Halbleiterzonen durch Elektroden kontaktiert und die Halbleiterscheibe, beispielsweise durch Ritzen und Brechen, in Einzeltransistoren aufgeteilt.

Claims

1. Verfahren zum Herstellen von mehreren planaren Halbleiterelementen mit einer gemeinsamen Halbleiterscheibe, bei dem auf die Oberfläche der Halbleiterscheibe zunächst eine erste Isolierschicht und darauf in einem oder in mehreren Verfahrensschritten eine weitere Isolierschicht aufgebracht wird, dadurch gekennzeichnet, daß die erste Isolierschicht (5) durch Gräben (8) in kleinere Bereiche (6) unterteilt wird, daß dann auf die so gerasterte erste Isolierschicht (5) die weitere Isolierschicht (9) in einem oder mehreren Verfahrensschritten bis zum Erreichen der endgültigen Dicke aufgebracht wird und daß nach jeweils einem oder mehreren Verfahrensschritten zum Aufbringen der weiteren Isolierschicht (9) erneut eine Rasterung der noch nicht gerasterten Isolierschicht (9) vorgenommen wird.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die weiteren Rasterungen entsprechend der ersten Rasterung erfolgen.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Rasterung jeweils längs der Grenzlinien (7) zwischen den einzelnen Halbleiterelementen der Halbleiterscheibe (1) erfolgt.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Rastern der Isolierschichten (5, 9) durch Atzen erfolgt.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Isolierschichten (5, 9) pyrolitisch aufgebracht werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Oberfläche der Halbleiterscheibe (1) vor dem Aufbringen der ersten dünnen Isolierschicht (5) oxidiert wird.