DE3138340A1 - Verfahren zum herstellen von planaren bauelementen - Google Patents
Verfahren zum herstellen von planaren bauelementenInfo
- Publication number
- DE3138340A1 DE3138340A1 DE19813138340 DE3138340A DE3138340A1 DE 3138340 A1 DE3138340 A1 DE 3138340A1 DE 19813138340 DE19813138340 DE 19813138340 DE 3138340 A DE3138340 A DE 3138340A DE 3138340 A1 DE3138340 A1 DE 3138340A1
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- openings
- pyrox
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Description
- Verfahren zum Herstellen von planaren Bauelementen
- Die Erfindung betrifft ein Verfahren zum Herstellen von planaren Bauelementen, die eine relativ dicke Isolierschicht benötigen, auf einer gemeinsamen Halbleiterscheibe.
- Es gibt beispielsweise Transistoren, die zur Passivierung eine besonders dicke Isolierschicht benötigen. Die Dicke der Isolierschicht beträgt bei diesen Transistoren beispielsweise 4 um. Die dicke Isolierschicht hat die Aufgabe, die Kapazität zwischen den auf der Isolierschicht liegenden Basis- und Emitterleitbahnen und dem Substrat (Kollektor) zu verringern.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung einer Vielzahl von Bauelementen auf einer gemeinsamen Halbleiterscheibe bzw. Halbleiterkörper anzugeben, die eine relativ dicke Isolierschicht haben. Das Herstellungsverfahren soll möglichst einfach und kostengünstig sein. Diese Aufgabe wird bei einem Verfahren der eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß auf derjenigen Hauptfläche der Halbleiterscheibe, auf der die Isolierschicht benötigt wird, zunächst eine Isolierschicht hergestellt wird, die noch nicht die angestrebte Enddicke aufweist, daß die zunächst aufgebrachte Isolierschicht derart, und zwar vorzugsweise längs den Grenzlinien zwischen den einzelnen Bauelementen der Halbleiterscheibe, in kleinere Bereiche aufgeteilt wird, daß keine Spannungen zwischen dem Isolierschichtmaterial und dem Material der gemeinsamen Halbleiterscheibe auftreten, und daß dann die Isolierschicht bis zum Erreichen ihrer endgültigen Dicke in einem oder in mehreren Verfahrensschritten verstärkt wird, wobei bei jedem Verstärkungsschritt, nach mehreren Verstärküngsschritten oder nach Fertigstellung der Isolierschicht eine Rasterung der noch nicht gerasterten Isolierschicht vorgenommen wird.
- Die weiteren Rasterungen erfolgen vorzugsweise entsprechend der ersten Rasterung. Das Rastern der Isolierschicht erfolgt vorzugsweise durch Ätzen Nach Fertigstellung der Isolierschichtbereiche durch Rastern der Isolierschicht werden in die Isolierschichtbereiche Öffnungen zum Herstellen von Halbleiterzonen für die Halbleiterbauelemente eingebracht.
- Die Erfindung hat den Vorteil, daß relativ7 dicke Isolierschichten mittels eines einzigen Isolierschichtmaterials hergestellt werden können, so daß es nicht erforderlich ist, unterschiedliches Isolierschichtmaterial zu verwenden bzw. auf unterschiedliche Herstellungsverfahren überzugehen.
- Die Isolierschicht wird vorzugsweise aus pyrolitischem Oxid (Pyrox) hergestellt.
- Die Erfindung wird im folgenden an einem Ausführungsbeispiel näher erläutert.
- Das Ausführungsbeispiel befaßt sich mit der Herstellung einer Vielzahl von Transistoren mit einer relativ dicken Isolierschicht, die auf einer gemeinsamen Halbleiterscheibe hergestellt werden. Die Erfindung ermöglicht es, daß gleichzeitig für eine Vielzahl von Halbleiterbauelementen eine dicke Isolierschicht hergestellt wird, und zwar aus einem einzigen Material, ohne daß bei der He#rstellung der Isolierschicht auf Mehrschichtenverfahren zurückgegriffen wird.
- Bei der Herstellung der dicken Isolierschichten für eine Vielzahl von Transistoren geht man gemäß der Figur 1 von einer gemeinsamen -Siliziumscheibe 1 aus, von der allerdings in den Figuren nur ein kleiner Ausschnitt (4 Transistoren) dargestellt werden kann. Vor der Herstellung der eigentlichen Isolierschicht wird die Siliziumscheibe 1, die die Kollektorzonen- der Transistoren liefert und deshalb den Leistungstyp der Kollektorzonen hat, auf der einen Oberfläche oxydiert. Dabei entsteht auf der Siliztumscheibe 1 eine dünne SiO2-Schicht 2, deren Dicke beispielsweise 0,3 um beträgt. Die Oxidschicht 2 dient als Diffusionsmaske bei der Herstellung der sogenannten Leitbasen'3, die durch Öffnungen 4 in die Siliziumscheibe 1 ~ eindiffundiert werden.
- Nach der ~Herstellung der Leitbasen 3 erfolgt zur Herstellung der dicken Isolierschicht gemäß der Figur 2 eine erste Belegung der Oberfläche mit einer relativ dicken Pyroxschicht 5, die etwa 2 um dick ist, während die Enddicke der Isolierschicht etwa 4 um und damit das Doppelte betragen soll. Wie die Figur 2 zeigt, wird die Pyroxschicht 5 auf die gesamte Oberfläche der Siliziumscheibe 1 aufgebracht. Um bei einer so großflächigen und dicken Isolierschicht mechanische Spannungen zwischen der Isolierschicht und dem Halbleitermaterial der Halbleiterscheibe zu verhindern, wird die Isolierschicht gemäß der Figur.3 in eine Vielzahl von einzelnen kleinen Isolierschichtbereichen 6 aufgeteilt und somit zertrennt Da die Trennlinien nicht durch die Einzelelemente (Einzeltransistoren) verlaufen sollen bzw. dürfen, bieten sich als Trennlinien zum Auftrennen (Rastern) der Pyroxschicht 5 die Grenzlinien 7 zwischen den einzelnen Transistoren an. Eine Rasterung der Isolierschicht 5 entlang den Grenzlinien zeigt die Figur 3. Bei der Rasterung,-die vorzugsweise durch Äzten erfolgt, entstehen die Raster- bzw. Ätzgräben 8.
- Die Fertigstellung der Isolierschicht und damit die Erreichung der Enddicke von- beispielsweise 4 um erfolgt gemäß der Figur 4 mittels einer zweiten Pyroxabscheidung 9. Bei dieser zweiten Pyroxabscheidung wird wiederum die gesamte Oberfläche der Scheibe 1 mit Pyrox bedeckt, so daß auch in den zuvor hergestellten Rastergräben Pyrox abgeschieden wird. Die bei der zweiten Pyroxabscheidung entstehende Pyroxschicht 9 wird gemäß der Figur 5 ebenfalls geras#tert, so daß die aus der ersten und zweiten Pyroxabscheidung resultierende Gesamtisolier schicht 10 ebenfalls in einzelne Isolierschichtbereiche unterteilt wird, die den Isolierschichten der Einzeltransistoren entsprechen.
- Zur Herstellung der Basiszonen in den Transistoren wird vor dem Ritzen und Brechen der Halbleiterscheibe 1 gemäß der Figur 5 in die Isolierschichtbereiche 10 (mit der Enddicke von beispielsweise 4 um) ein Basisdiffusionsfenster 11 eingeätzt, welches zur Erleichterung der Kontaktierung schräge Wände erhält. Denn über schräge Wände können Leitbahnen, die zur Kontaktierung der Halbleiterzonen im Halbleiterkörper dienen, leichter aus den Kontaktierungsöffnungen herausgeführt werden als über steile Wände. Die schrägen Wände erhält man durch entsprechende Wahl der Ätzflüssigkeit. Die Figur 6 zeigt die Transistoren nach der Basisdiffusion mit den Basis zonen 12.
- Zur Herstellung der Emitterzonen werden während oder nach der Basisdiffusion die Halbleiteroberflächenbereiche im Bereich der Basisdiffusionsfenster mit einer Oxidschicht 13 versehen. In die Oxidschicht 13 werden Emitterdiffusionsfenster eingebracht, durch die die Emitterzonen# 14 gemäß der Figur 7 in den Halbleiterkörper eindiffundiert werden. Anschließend werden die Halbleiterzonen durch Elektroden kontaktiert und die Halbleiterscheibe, beispielsweise durch Ritzen und Brechen, in Einzeltransistoren aufgeteilt.
- Leerseite
Claims (11)
- Patentansprüche Verfahren zum Herstellen von mehreren planaren Bauelementen, die eine relativ dicke Isolierschicht auf ihrer Halbleiteroberfläche benötigen, aut einer gemeinsamen Halbleiterscheibe, dadurch gekennzeichnet, daß auf derjenigen-Hauptfläche der Halbleiterscheibe, auf der die Isolierschicht benötigt wird, zunächst eine Isolierschicht hergestellt wird, die noch nicht die angestrebte Enddicke aufweist, daß die zunächst aufgebrachte Isolierschicht derart, und zwar vorzugsweise längs den Grenzlinien zwischen den einzelnen Bauelementen der Halbleiterscheibe, in kleinere Bereiche aufgeteilt wird, daß keine Spannungen zwischen dem Isolierschichtmaterial und dem Material der gemeinsamen Halbleiterscheibe auftreten, und daß dann die Isolierschicht bis zum Erreichen ihrer endgültigen Dicke in einem oder in mehreren Verfahrensschritten verstärkt wird, wobei bei jedem Verstärkungsschritt, nach mehreren Verstärkungsschritten oder nach Fertigstellung der Isolierschicht eine Rasterung der noch nicht gerasterten Isolierschicht vorgenommen wird.
- 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die weiteren Rasterungen entsprechend der ersten Rasterung erfolgen.
- 3) Verfahren nach Anspruch 1 oder,2, dadurch gekennzeichnet, daß das Rastern der Isolierschicht. durch.Ätzen- erfolgt.
- 4) Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß nach Fertigstellung der Isolierschichtbereiche in die Isolierschichtbereiche Öffnungen zum Herstellen von Halbleiterzonen für die Halbleiterbauelemente eingebracht werden.
- z) Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Öffnungen in der Isolierschicht durch Ätzen hergestellt werden, daß-die Öffnungen mit schrägen Wänden versehen werden und daß die schrägen Wände des Halbleiterkörnrs durch entsprechende Wahl des Ätzmittels erzielt werden.
- 6) Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß Halbleiterzonen, deren Querschnitt kleiner ist als der Querschnitt der Öffnungen in der Isolierschicht, mittels Öffnungen in einer zweiten Isolierschicht hergestellt werden, die innerhalb der Öffnungen der ersten Isolierschicht hergestellt werden.
- 7) Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die Isolierschicht aus pyrolitischem Oxid (Pyrox) hergestellt wird
- 8) Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Hauptoberfläche der Halbleiterscheibe, auf die die Isolierschicht aufgebracht wird, vor dem Aufbringen der Isolierschicht oxydiert wird.
- 9) Verfahren zum Herstellen einer Vielzahl von Transistoren auf einer gemeinsamen Halbleiterscheibe aus Silizium nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß von einer Siliziumscheibe ausgegangen wird, die den Leitungstyp der Kollektorenzonen aufweist, daß die eine Hauptoberfläche dieser Siliziumscheibe oxydiert wird und durch Öffnungen in der dabei entstehenden Oxidschicht Leitbasen für die Transistoren in die Siliziumscheibe eingebracht werden, daß danach die Oxidschicht mit einer Pyroxschicht belegt wird, die jedoch noch nicht die Endstärke aufweist, daß die Pyroxschicht längs den Grenzlinien der Einzeltransistoren gerastert wird, daß dann die erste Pyroxschicht durch eine zweite Pyroxschicht bis Zur angestrebten Enddicke verstärkt wird, daß die zweite Pyroxschicht entsprechend der ersten Rasterung gerastert wird und daß die Basis zonen durch Öffnungen in den durch die Rasterung entstandenen Isolierschichtbereichen in die Siliziumscheibe eindiffundiert werden.
- 10) Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß nach der Herstellung der Basis zonen in den Öffnungen der Pyroxschicht-eine Isolierschicht hergestellt wird und daß die Emitterzonen durch Öffnungen in dieser Isolierschicht in die Basis zonen eindiffundiert wird.
- 11) Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die Isolierschicht in den Öffnungen der Pyroxschicht durch Oxydation hergestellt wird.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813138340 DE3138340A1 (de) | 1981-09-26 | 1981-09-26 | Verfahren zum herstellen von planaren bauelementen |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813138340 DE3138340A1 (de) | 1981-09-26 | 1981-09-26 | Verfahren zum herstellen von planaren bauelementen |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3138340A1 true DE3138340A1 (de) | 1983-04-14 |
DE3138340C2 DE3138340C2 (de) | 1987-01-29 |
Family
ID=6142670
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813138340 Granted DE3138340A1 (de) | 1981-09-26 | 1981-09-26 | Verfahren zum herstellen von planaren bauelementen |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3138340A1 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707081A (en) * | 1985-09-27 | 1987-11-17 | Eastman Kodak Company | Linear light valve arrays having transversely driven electro-optic gates and method of making such arrays |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3158505A (en) * | 1962-07-23 | 1964-11-24 | Fairchild Camera Instr Co | Method of placing thick oxide coatings on silicon and article |
US3676229A (en) * | 1971-01-26 | 1972-07-11 | Rca Corp | Method for making transistors including base sheet resistivity determining step |
GB1281769A (en) * | 1969-12-17 | 1972-07-12 | Rca Corp | Method for making transistor including gain determining step |
DE2513945A1 (de) * | 1974-04-19 | 1975-10-30 | Rca Corp | Verfahren zum passivieren der oberflaechen von halbleiterbauteilen |
DE2431374A1 (de) * | 1974-06-29 | 1976-01-15 | Licentia Gmbh | Halbleiteranordnung aus einem einkristallinen halbleiterkoerper |
-
1981
- 1981-09-26 DE DE19813138340 patent/DE3138340A1/de active Granted
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3158505A (en) * | 1962-07-23 | 1964-11-24 | Fairchild Camera Instr Co | Method of placing thick oxide coatings on silicon and article |
GB1281769A (en) * | 1969-12-17 | 1972-07-12 | Rca Corp | Method for making transistor including gain determining step |
US3676229A (en) * | 1971-01-26 | 1972-07-11 | Rca Corp | Method for making transistors including base sheet resistivity determining step |
DE2513945A1 (de) * | 1974-04-19 | 1975-10-30 | Rca Corp | Verfahren zum passivieren der oberflaechen von halbleiterbauteilen |
DE2431374A1 (de) * | 1974-06-29 | 1976-01-15 | Licentia Gmbh | Halbleiteranordnung aus einem einkristallinen halbleiterkoerper |
Non-Patent Citations (1)
Title |
---|
DE-Z.: Die Telefunken Röhre, S. 119 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4707081A (en) * | 1985-09-27 | 1987-11-17 | Eastman Kodak Company | Linear light valve arrays having transversely driven electro-optic gates and method of making such arrays |
Also Published As
Publication number | Publication date |
---|---|
DE3138340C2 (de) | 1987-01-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3106202C2 (de) | ||
DE1514818C3 (de) | ||
DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
DE2153103B2 (de) | Verfahren zur Herstellung integrierter Schattungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
DE2312413B2 (de) | Verfahren zur herstellung eines matrixschaltkreises | |
DE3314100A1 (de) | Verfahren zum herstellen eines integrierten kondensators und eine auf diese weise erhaltene anordnung | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE2615754C2 (de) | ||
EP0005165A1 (de) | Verfahren zur Herstellung von isolierten Leitbereichen aus polykristallinem Silicium sowie entsprechend aufgebaute Halbleiteranordnungen mit Feldeffektelementen | |
DE19501557A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
DE1963162B2 (de) | Verfahren zur Herstellung mehrerer Halbleiterbauelemente aus einer einkristallinen Halbleiterscheibe | |
DE2540352A1 (de) | Verfahren zur selektiven oxydation | |
DE1589920A1 (de) | Verfahren zum gegenseitigen elektrischen Isolieren verschiedener in einer integrierten oder monolithischen Halbleitervorrichtung zusammengefasster Schaltelemente | |
DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
DE19501558A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
DE2020531C2 (de) | Verfahren zur Herstellung von Silizium-Höchstfrequenz-Planartransistoren | |
DE10306310B4 (de) | Dual-Gateoxid-Verfahren ohne kritischen Resist und ohne N2-Implantierung | |
DE2453528C2 (de) | Maskierungsverfahren | |
DE3138340A1 (de) | Verfahren zum herstellen von planaren bauelementen | |
EP0028786A1 (de) | Ionenimplantationsverfahren | |
DE2540301C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster | |
DE2235749C3 (de) | Verfahren zum Herstellen eines Leitbahnenmusters | |
DE2538264C3 (de) | Verfahren zur Herstellung einer planaren integrierten Halbleiteranordnung | |
DE2640465A1 (de) | Verfahren zur herstellung dotierter zonen in einem halbleitersubstrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OM8 | Search report available as to paragraph 43 lit. 1 sentence 1 patent law | ||
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |