DE3134542A1

DE3134542A1 - Faksimilegeraet

Info

Publication number: DE3134542A1
Application number: DE3134542A
Authority: DE
Inventors: Shingo Tokyo Yamaguchi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1980-09-01
Filing date: 1981-09-01
Publication date: 1982-04-01
Also published as: US4398221A; DE3134542C2

Description

BERG STAPF:· SCHWABE·.;-SANDMAIR

MAUERKIRCHERSTRASSE 45 ■ 8000 MÜNCHEN 80

Anwaltsakte 31 772

RICOH COMPANY LTD. Tokio, Japan

Faksimilegerät

Beschreibung

Die Erfindung betrifft ein Faksimilegerät der Art, die einen Mikroprozessor aufweist, und betrifft insbesondere eine Steuereinrichtung zum Steuern eines Serien-Parallelumsetzers, der einen seriellen Videodatenausgang eines Abtasters in parallele Videodaten, von denen jedes eine Mehrzahl von Datenbits aufweist, überträgt.

Eine gegenwärtige Entwicklungsrichtung bei der Faksimile-Kommunikation ist die Entwicklung eines Faksimilegerätes, das alle die Datenverarbeitungsfunktionen, wie Datenkompression, die darin durchgeführt werden müssen, einem Mikroprozessor oder einer zentralen Verarbeitungseinheit oder Zentraleinheit (CPU), die in einen Mikrocomputer eingebaut ist, zuweist. Ein solches Faksimilegerät erzielt eine

* (089) 98 82 72 - 74 Telex: 05 24 560 BERG d Bankkonten: Bayei. Veieinsbank München 453100 (BLZ 700202 70)

Telegramme (cable): Telekopierer: (089) 983049 Hypo-Bank München 4410122850 (BLZ 70020011) Swift Code: HYPO OE MM

r*r-r./M?T«ncDjiTirMT ir.»-k™ IColic Infntpr fifinn PncterhorV Miinrhen R53 4.1-SOR (Rl 7

Verminderung seiner Gesamtgröße und seiner Produktionskosten.

In einem Faksimilegerät der beschriebenen Art erzeugt ein Abtaster, der ein Festkörper-Abtastelement (solid scanning element) und andere aufweist, serielle Videodaten. Diese Daten werden in einen Serien-Parallelumsetzer eingegeben, um in parallele Daten, von denen jedes eine vorbestimmte Anzahl von Datenbits hat, umgeformt zu werden. Eine Zentraleinheit nimmt die parallelen Daten in einer Reihenfolge auf, basierend auf einem in einem Nur-Lese-Speicher (ROM) gespeicherten Programm, und speichert eine Zeile solcher paralleler Daten in einem Speicher mit wahlfreiem Zugriff (RAM). Währenddessen wird eine vorher in dem Speicher mit wahlfreiem Zugriff gespeicherte Zeile paralleler Daten daraus entnommen und sequentiell codiert. Diese codierten parallelen Daten werden in den Speicher mit wahlfreiem Zugriff wiedereingespeichert und dann sequentiell an einen Parallel-Serienumwandler gekoppelt, der so wirkt, daß er die parallelen Eingangsdaten wieder zurück in ein serielles Format umwandelt. Die jeweiligen seriellen Daten werden in ein Modem eingegeben und dadurch in eine übertragungsleitung.

Bei dieser Art herkömmlichen Faksimilegerätes werden Synchronisiersignale in vorbestimmten Zeitabständen erzeugt, so daß Videosignale in einer parallelen Beziehung in ein Schieberegister innerhalb des Festkörper-Äbtastelementes

oder Abtasters übertragen werden. Nachdem eine Zeile Videodaten in dem Speicher mit wahlfreiem Zugriff durch die Zentraleinheit codiert worden ist, werden dem Schieberegister innerhalb des Abtasters Hochgeschwindigkeits-Schiebetaktimpulse zugeführt, um es zu entladen. Die somit aus dem Schieberegister ausgegebene eine Zeile Videodaten wird über den Serien-Parallelumwandler in dem Speicher mit wahlfreiem Zugriff gespeichert.

Ein solches System braucht jedoch einen beträchtlichen Zeitraum um eine Zeile Videodaten völlig zu codieren. Wenn es daher der Zentraleinheit nicht gelingt, eine Datenzeile vor dem Erscheinen des nächsten Synchronsignals zu codieren, wird nur die parallele Übertragung eines Videosignals zum Schieberegister innerhalb des Abtasters wiederholt. Auf dem Schieberegister überlagerte Videosignale würden zum Abgeben unrichtiger Ausgangssignale führen. Darüberhinaus würde eine Binärschaltung in dieser Lage nicht mit Videosignalen in festen Zeitintervallen versorgt* wodurch die Ausgangsspannung einer Peak-Hold~Schaltung so abgesenkt wird, daß sie verhindert, daß ein ordentliches Binärsignal erzeugt wird.

Ein von dem Abtaster abgegebenes Videosignal weist häufig unnötige Bestandteile auf, wie einen der einer Originalniederhalteplatte entspricht. Das herkömmliche Gerät ist so ausgebildet, daß es solche unnötigen Signalbestandteile mittels der zentralen Verarbeitungseinheit abschneidet. Dies

- 10 -

erfordert jedoch eine zusätzliche Verarbeitungszeit und eine zusätzliche Speicherkapazität.

Die Erfindung schafft daher ein Gerät, daß die dem herkömmlichen Faksimilegerät innewohnenden zahlreichen Nachteile überwindet und schafft ein verbessertes Faksimilegerät, daß stets richtige Videodaten in einem Speicher mit wahlfreiem Zugriff speichern kann bei jeder Mehrzahl von Bits, die in Parallelform vorliegen.

Gemäß einem bevorzugten Merkmal der Erfindung wird bei jedem vorbestimmten Zeitintervall ein horizontales Abtastsynchronsignal erzeugt, wobei eine Zeitdauer zugelassen wird, die nötig ist, um eine Zeile Videpdaten in einem Speicher mit wahlfreiem Zugriff zu speichern. In Antwort auf das horizontale Abtastsynchronsignal wird ein Videosignal parallel an ein Schieberegister innerhalb eines Festkörper-Abtastelementes übertragen. Wenn es einem Mikroprozessor oder einer zentralen Verarbeitungseinheit nicht gelungen ist, Videodaten innerhalb eines vorbestimmten Zeitraumes nach dem Erscheinen des horizontalen Abtastsynchronsignals aufzunehmen, werden zwangsweise bzw. zwangsläufig Schiebetaktimpulse derart erzeugt, daß das Videosignal von dem Festkörper-Äbtastelement an eine Binärschaltung gekoppelt wird.

Gemäß einem anderen bevorzugten Merkmal der Erfindung wird der Zeitraum bzw. das Intervall zwischen aufeinanderfolgen-

- 11 -

den horizontalen Abtastsynchronsignalen_r in Antwort auf die die Zentraleinheit jede Zeile von Videodaten aufnimmt, verhältnismäßig kurz gemacht, um planmäßig künstliche Zeiträume bzw. Perioden vorzusehen, in denen die Zentraleinheit keinerlei Videodaten aufnimmt. Durch Verwendung eines solchen speziellen Zeitraums werden die Bestandteile eines Videosignalausgangs des Festkörper-Abtastelementes, die innerhalb eines vorgegebenen Zeitraumes erscheinen, verarbeitet, um einen Schwellenwert zu erzeugen.

Ein Faksimilegerät gemäß einer bevorzugten Ausführungsform der Erfindung ist mit einem Speicher mit wahlfreiem Zugriff und einem Mikroprozessor zum Codieren von Daten aus dem Speicher mit wahlfreiem Zugriff versehen, und weist eine Abtasteinrichtung zum Erzeugen eines seriellen Bild- oder Videodatenausgangs, eine Binärschaltungseinrichtung zum· Erzeugen eines seriellen binären Videodatenausgangs aus dem seriellen Videodatenausgang der Abtasteinrichtung, eine Serien-Parallelumsetzereinrichtung zum Umsetzen des seriellen binären Videodatenausgangs in einen parallelen binären Videodatenausgang, wobei der Mikroprozessor so konstruiert ist, daß er ein Lesetaktsignal erzeugt, wenn der parallele binäre Videodatenausgang nach dem Codieren der vorhergehenden Daten aus dem Speicher mit wahlfreiem Zugriff in den Speicher mit wahlfreiem Zugriff eingegeben werden kann, eine Synchronisiersignalerzeugungseinrichtung zum

- 12 -

Erzeugen eines Synchronsignals bei einem vorbestimmten zeitlichen Abstand, eine Schiebetaktimpulserzeugereinrichtung zum Erzeugen von Schiebetaktimpulsen in Antwort auf das Lesetaktsignal aus dem Mikroprozessor? wobei der Abtaster so konstruiert ist, daß er den seriellen Videodatenausgang an die Binärschaltungseinrichtung in Antwort auf die Schiebetaktimpulse eingibt, und eine Steuereinrichtung zum Steuern des Schiebetaktimpulserzeugers um zwangsweise die Schiebetaktimpulse zu erzeugen, die an die Abtasteinrichtung gegeben werden ob oder ob nicht (unabhängig davon ob) der parallele binäre Datenausgang in den Speicher mit wahlfreiem Zugriff eingegeben werden kann, auf.

Nachfolgend wird die Erfindung anhand bevorzugter Ausführungsbeispiele unter Bezugnahme auf die beigefügten Zeichnungen noch näher erläutert, wobei auf die Zeichnungen wegen ihrer großen Klarheit und Übersichtlichkeit bzgl. der Offenbarung ausdrücklich verwiesen wird.

Es zeigen:

Fig. 1 Ein Blockdiagramm, das einen allgemeinen Aufbau eines Faksimilegerätes nach der Erfindung zeigt;

Fig. 2 ein Diagramm, das einen Abtaster, einen

Serien-Parallelumsetzer und eine Steuerschal-

- 13 -

tung für den Umsetzer einer Ausführungsform des Faksimilegerätes nach der Erfindung zeigt;

Fig. 3 u. 4. Zeitablaufdiagramme, die die Arbeitsweise des Faksimilegerätes der Fig. 2 erläutern;

Fig. 5 ein Diagramm, das einen Abtaster, einen

Serien-Parallelumsetzer und eine Steuerschaltung für den Umsetzer einer Abwandlung der Ausführungsform der Fig. 2 zeigt; und

Fig. 6 ein Zeitablaufdiagramm, das die Arbeitsweise des abgewandelten Gerätes aus Fig. 5 erklärt.

Das Faksimilegerät der Erfindung ist zahlreicher körperlicher Ausführungsformen fähig, je nach den Umständen und den Erfordernissen des Gebrauchs. Es wurde jedoch eine beträchtliche Anzahl der hier gezeigten und beschriebenen Ausführungsform hergestellt, geprüft und benutzt, und sie haben alle höchst befriedigend gearbeitet.

In Fig. 1 weist das Faksimilegerät einen Abtaster 10 auf, der ein CCD oder ein ähnliches Festkörper-Abtast-Element (solid scanning element) aufweisen kann. Ein serieller Videosignalausgang.des Abtasters 10 ist an einen Serien-Parallel-Umsetzer 20 angekoppelt, um dadurch in parallele Daten mit jeweils einer vorbestimmten Anzahl von Bits umgeformt zu werden. Ein Nur-Lese-Speicher oder ROM 30 speichert in sich

- 14 -

ein vorbestimmtes Programm. Auf der Grundlage dieses Programms nimmt ein Mikroprozessor oder eine zentrale Verarbeitungseinheit (CPU) 40 die parallelen Daten aus dem Serien-Parallelumsetzer 20 in Aufeinanderfolge auf? während sie eine Zeile solcher Daten in einem Speicher mit wahlfreiem Zugriff oder RAM 50 speichert. Währenddessen wird eine Zeile paralleler Daten, die vorher in dem RAM 50 gespeichert wurden, sequentiell abgezogen und durch die zentrale Verarbeitungseinheit 40 codiert. Jede vorbestimmte Anzahl von Bits codierter paralleler Daten werden wieder in dem RAM 50 gespeichert und von dort an einen Parallel-Serienumsetzer 60 in einer Folge gekoppelt. Die Daten werden durch den Umsetzer 60 in ein serielles Format umgewandelt und in ein Modem 70 eingegeben, das sie an eine Übertragungsleitung abgibt.

Es wird dem hier einschlägigen Fachmann ersichtlich sein, daß «He Umsetzer 20 und 60 Schnittstellen einzeln bilden, während das ROM 30, die Zentraleinheit 40 und das RAM 50 in einem Mikrocomputer eingebaut sein können.

Eine praktische Anordnung des Serien-Parallelumwandlers 20 und seiner zugehörigen Steuerschaltung ist in Fig. 2 erläutert. Die binäre Schaltung in Fig. 2 ist als Ganzes mit 100 bezeichnet und weist eine Peak-Hold-Schaltung 102 und eine Vergleichsschaltung 104 auf. Der Serien-Parallelumsetzer 20 ist aus einem Serien-Parallelumsetzungsregister

- 15 -

106 und einem Tri-State-Puffer 108 aufgebaut. Andere in Fig. 2 gezeigte Schaltungsbestandteile sind ein 12-Bit Zeitgabezähler 110, ein 3-Bit Zeitgabezähler 112, ein "Register-voll"-Flag, ein Zeilensynchron-Flag, ein erster Lesetaktimpuls-Zwischenspeicher (latch) 118, Freilauf-Betriebszustands-Flag (free run mode flag) 120 und ein zweiter Lesetaktimpuls-Zwischenspeicher (latch) 122.

Fig. 3 ist ein Zeitablaufdiagramm, das die Arbeitsweisen der verschiedenen Bestandteile und Netzwerke, die in Fig. 2 gezeigt sind, darstellt. Der 12-Bit Zeitgabezähler 110 zählt Taktimpulse a, die kontinuierlich an ihn angeschlossen sind, aufwärts. Jedesmal wenn der Zähler(stand) b am Zähler 110 "4096" erreicht, öffnet der Zähler 110 ein Gatter Gj_-, um den Zeilensynchronflag 116 mit seinem Ausgang c zu versorgen. Der Zeilensynchronflag 116 erzeugt einen Ausgang d in Antwort auf den Eingang c vom Zähler.110, d.h., Ausgänge d des Zeilensynchronflag 116 erscheinen in vorgegebenen Zeitabständen die denen des Ausgangs c des Zählers 110 entsprechen. Der Ausgang d des Zeilensynchronflags 116 wird dem Abtaster 10 als ein Parallel-Übertragungs-Zeittakt-Impuls di eingegeben, wodurch ein Videosignal parallel zum Schieberegister innerhalb des Abtasters 10 übertragen wird.

Zur gleichen Zeit wird der Ausgang d des Zeilensynchron-Flag 116 als ein Horizontal-Abtastsynchronsignal Ö2 an die Zentraleinheit 40 gegeben, um dadurch die Zentraleinheit zu

- 16 -

unterbrechen. Wenn die Zentraleinheit 40 eine Zeile vorher eingegebener Videodaten völlig codiert hat und bereit ist, die nächste Zeile Videodaten in den RAM 50 zu geben, gibt sie einen Lesetaktimpuls g an die Schaltung in Fig. 2 in Antwort auf das Eingangssignal d£. Wenn die Zentraleinheit 40 hierfür nicht bereit ist, wird das Lesetaktsignal g nicht aus ihr erscheinen, bis das nächste Horizontal-Abtastsynchronsignal d£ daran angekoppelt wird. Somit wird, wenn die Zentraleinheit bereit dafür ist, Videodaten aufzunehmen, notwendig ein Lesetaktsignal g innerhalb eines vorbestimmten Zeitraumes nach dem Erscheinen eines Horizontal-Abtastsynchronsignals 62 erscheinen.

In Antwort auf das Lesetaktsignal g ändert sich der Q-Ausgang.η des Lesetaktsignalzwischenspeichers 122 in die logische "0" und dieser Ausgang η wird an ein Gatter G4 gegeben, dessen Ausgang k an ein Gatter G5 angeschlossen ist, dessen Ausgang 1 seinerseits an das "Register-voll"-Flag angeschlossen ist, um es rückzusetzen. Als Folge davon wird ein Gatter G2 geöffnet, um Schiebetaktimpulse h an den Abtaster 10 und Serien-Parallel-Umsetzungsregister 106 zu liefern.

Der Zeitgabe- oder Bitzähler 112 zählt Eingangs-Schiebetaktimpulse h vom Gatter G2 aufwärts. Wenn die Zählung i an diesem Zähler 112 "7" erreicht hat, wird sein logisch-"l"-Ausgang an das "Register-voll"-Flag 114 über ein

- 17 -

Gatter G3 und das Gatter G5 gegeben. Das Gatter G3 erzeugt einen Ausgang j.

So vorbereitet wird das "Register-voll"-Flag 114 durch den nächsten Taktimpuls a rückgesetzt und schließt dadurch das Gatter G2.

Auf diese Weise hält der Bitzähler 112 seine Tätigkeit an, wenn er acht Schiebetaktimpulse h aufwärts gezählt hat und kehrt zur Zählung "0" zurück. Während der Bitzähler 112 acht Schiebetaktimpulse h aufwärtszählt, erhalten der Abtaster und das Serien-Parallel-Umsetzungsregister 106 acht Schiebetaktimpulse h einzeln. Der Q-Ausgang des "Register-voll"-Plag ist in der Zeichnung mit m bezeichnet. Der Abtaster antwortet auf die Folge von Schiebetaktimpulsen h und gibt ein Videosignal q in die Binärschaltung 100. Dieses Videosignal q wird an den Peak-Hold 102 und an den Vergleicher 104 unter Umgehung des Peak-Hold 102 gegeben. Der sich ergebende binäre Ausgang des Vergleichers 104 wird in das Serien-Parallel-Umwandlungsregister synchron mit den Schiebetaktimpulsen h gegeben. Die 8-Bit-Videodaten, die in das Register 106 eingegeben worden sind, werden durch den T-ri-State-Puffer 108 an die Datenbusse der Zentraleinheit gegeben.

Auf die Ankunft des nächsten Lesetaktimpulses g hin wird das "Register-voll"-Flag 114 wiederum rückgesetzt, was zum

- 18 -

Erscheinen einer weiteren 8-Bit-Folge von Schiebetaktimpulsen h führt.

Gemäß der beschriebenen Vorgangsweise wird eine Zeile Videosignal vom Schieberegister innerhalb des Abtasters 10 an die binäre Schaltung 100 zu je acht Bit in Antwort auf aufeinanderfolgende Lesetaktimpulse g gegeben. Jede acht Bit nun in einem binären Format befindliche Videodaten werden durch das Serien-Parallel-Umsetzungs-Register 106 und den Tri-State-Puffer 108 in parallele 8-Bit-Daten umgeformt, im Falle eines Originals mit einer Blattgröße bzw. Format B4 wird eine Zeile Videodaten im RAM 50 parallel jeweils in acht Bits in Antwort auf 256 Lesetaktimpulse insgesamt, die von der Zentraleinheit 40 kommen, gespeichert.

Wenn die Zentraleinheit 40 kein Lesesignal g erzeugt, nachdem das Zeilensynchron-Flag 116 einen Ausgang d oder ein Horizontal-Abtastsynchronsignal d2 erzeugt hat, bleibt der Lesetaktsignal-Zwischenspeicher 118 durch den φ-Ausgang des Zeilensynchron-Flag 116 rückgesetzt. Als Ergebnis hiervon wird das Freilauf-Betriebsweise-Flag 120 beim Aufbau des C-Il-Ausgangs ^{r des} 12-Bit-Zeitgabezählers 110 gesetzt. Wenn es so gesetzt ist, macht das Freilauf-Betriebsweise-Flag 120 seinen ^-Ausgang f logisch-"!", was das "Register-voll"-Flag 114 fortlaufend rückgesetzt hält. Dies wiederum hält das Gatter G2 offen, so daß der Abtaster 10 kontinuierlich mit Schiebetaktimpulse h versorgt wird. Der Ausgang des Gatter-

- 19 -

taktimpuls-Zwischenspeichers 118 ist in der Zeichnung mit e bezeichnet.

Mehr im Einzelnen: Wie in dem Zeitablaufdiagramm der Fig. gezeigt, wenn die Zentraleinheit 40 dafür bereit ist, den RAM 50 mit Videodaten zu laden, wenn das Zeilensynchronflag 116 einen Ausgang d erzeugt hat, erscheinen Schiebetaktimpulse h intermittierend in Antwort auf Lesetaktimpulse g aus der Zentraleinheit 40, um Videodaten im RAM 50 acht-bitweise zu speichern. Wenn jedoch die Zentraleinheit für das Laden des RAM 50 mit Videodaten nicht bereit ist, setzt der ^-Ausgang f des Freilauf-Betriebsweise-Flag 120 zwangsläufig das "Register-voll"-Flag zurück, was dazu führt, daß die Schiebetaktimpulse h kontinuierlich erscheinen.

Es folgt daraus, daß der Abtaster 10 mit einem Parallel-Übertragungs-Taktimpuls di versorgt wird und dann mit Schiebetaktimpulsen h selbst dann, wenn keine Videodaten durch die Zentraleinheit in den RAM 50 geladen werden sollen. Dies erlaubt, daß das Schieberegister innerhalb des Abtasters 10 immer ein Abtastsignal eines angemessenen Pegels speichert, das genau der Videoinformation auf dem durch den Abtaster abgetasteten Original entspricht. Dies schließt eine Situation aus, der man vorher begegnete, daß nur die parallele Übertragung eines Videosignals zum Schieberegister innerhalb des Abtasters wiederholt wird ohne jeglichen Ausgang von Videosignal aus dem Schieberegister.

- 20 -

Ob die Zentraleinheit 40 dafür bereit ist, Videodaten aufzunehmen oder nicht, die Binärschaltung 100 wird notwendigerweise mit einem Videosignal innerhalb einer vorgegebenen Zeitspanne versorgt» Somit kann die Peak-Hold-Schaltung 102 einen richtigen Pegel der Ausgangsspannung aufrechterhalten!, was die Lieferung korrekter binärer Daten aus der Binärschaltung 100 sicherstellt.

Videodaten werden in das Serien-Parallel-ümsetzungsregister 106 selbst dann eingegeben, wenn die Zentraleinheit sich weigert, den RAM 50 mit Daten zu laden. Es ist jedoch ersichtlich, daß die eingegebenen Daten im Register 106 nicht an den Datenbus gegeben werden, wenn nicht ein Lesetaktimpuls g am Tri-State-Puffer 108 anlangt, und sie werden daher die Tätigkeit der Zentraleinheit 40 überhaupt nicht berühren.

Wie aus dem obigen ersichtlich ist, werden Videodateh sicher an die Binärschaltung 100 aus dem Abtaster 10 innerhalb einer vorbestimmten Zeitspanne gegeben, ungeachtet des Zeitraumes, der für die Zentraleinheit 40 nötig ist, um die vorhergehenden Daten zu codieren. Dies ermöglicht stets, daß binäre Daten mit einer der Videoinformation angemessenen Wiedergabetreue der Serien-Parallel-ümsetzung unterworfen werden und in dem Speicher 50 mit wahlfreiem Zugriff gespeichert werden.

- 21 -

Es wird nun auf Fig. 5 und 6 Bezug genommen, um eine abgewandelte Form der in Fig. 2 gezeigten und vorgehend erörterten Schaltungsanordnung zu beschreiben. Gleiche Bezugszahlen und -buchstaben bezeichnen die gleichen Schaltungsbestandteile und Signale.

Die abgewandelte Anordnung ist im Wesentlichen der Anordnung der Fig. 2 ähnlich, außer das zusätzlich ein analoger Schalter AS an der Eingangsseite des Peak-Hold 102 der Binärschaltung 100 und Gatter Gg, G7, die geeignet sind, den Betrieb des analogen Schalter AS zu steuern, vorgesehen sind. Die Arbeitsweise der abgewandelten Anordnung wird nachfolgend beschrieben.

In genau der gleichen Weise wie bei der ersten Anordnung zählt der 12-Bit-Zeitgabezähler 110 die an ihn kontinuierlich angelegten Taktimpulse a aufwärts, wie in Fig. 3 zu sehen. Jedesmal wenn die Zählung b am Zähler 110 "4096" erreicht, öffnet der Zähler 110 das Gatter Gi um das Zeilensynchron-Flag 116 mit seinem Ausgang c zu versorgen. Das Zeilensynchronflag 116 erzeugt einen Ausgang d in Antwort auf den Eingang c aus dem Zähler 110, d.h., der Ausgang d des Zeilensynchronflag 116 erscheint zu vorgegebenen Intervallen, die denen des Ausgangs c des Zählers 110 entsprechen. Der Ausgang d des Zeilensynchronflag 116 wird an den Abtaster 10 als ein Parallelübertragungstaktimpuls äi gegeben, wodurch Videosignale parallel zum Schiebere-

- 22 -

- 22 gister innerhalb des Abtasters übertragen werden.

Zur gleichen Zeit wird der Ausgang d des Zeilensynchronflag 116 als ein Horizontalabtastsynchronsignal Ö2 an die Zentraleinheit 40 weitergegeben, um dadurch die Zentraleinheit zu unterbrechen. Wenn die Zentraleinheit 40 eine Zeile vorher eingegebener Videodaten völlig codiert hat und bereit ist, die nächste eine Zeile Videodaten in den Speicher mit wahlfreiem Zugriff 50 zu nehmen, gibt sie einen Lesetaktimpuls g an die Schaltung der Fig. 5 in Antwort auf das Eingangssignal d2· Wenn die Zentraleinheit dafür nicht bereit ist, erscheint das Lesetaktsignal g nicht aus ihr bis das nächste Horizontalabtastsynchronsignal Ö2 daran angelegt wird. Somit wird notwendigerweise, wenn die Zentraleinheit 40 bereit dafür ist, Videodaten aufzunehmen, ein Lesetakts-iynal g innerhalb einer vorbestimmten Zeitspanne nach· dem Erscheinen eines Horizontalabtastsynchronsignals Ö2 erscheinen.

In Antwort auf ein Lesetaktsignal .g wandelt sich der Q-Aucgang η des Lesetaktsignal-Zwischenspeichers 122 in logisch-"0" und dieser Ausgang η wird über Gatter G4, G5 an das "Register-voll"-Flag gegeben, um es rückzusetzen. Nachfolgend wird das Gatter G2 geöffnet um Schiebeimpulse h an den Abtaster 10 und das Serien-Parallel-Ümsetz-Register 106 zu liefern.

- 23 -

Der Zeitgabe- oder Bit-Zähler 112 zählt Eingangsschiebeimpulse h vom Gatter G2. Wenn die Zählung i an diesem Zähler 112 "7" erreicht hat, wird sein logisch-"l"-Ausgang an das "Register-voll"-Flag 114 über die Gatter G3, G5 gegeben.

So vorbereitet wird das "Register-voll"-Flag 114 durch den nächsten Taktimpuls zurückgesetzt um seinerseits das Gatter G2 zu schließen.

Auf diese Weise hält der Bit-Zähler 112 seinen Betrieb an, wenn er acht Schiebetaktimpulse h aufwärtsgezählt hat, um eine Zählung "0" zu haben. Während der Bitzähler 112 acht Schiebetaktimpulse h aufwärtszählt, erhalten der Abtaster und das Serien-Parallel-Umsetzregister 106 acht Schiebetaktimpulse h individuell.

Der- Abtaster 10 antwortet auf die Folge von Eingangsschiebeimpulsen h und gibt ein Videosignal g an die Binärschaltung 100. Zu diesem Zeitpunkt bleibt der Analogschalter AS an der Eingangsseite des Peak-Hold 102 der Binärschaltung 100 offen aufgrund der Abwesenheit des Ausgangs des Gatters G7. Untei dieser Bedingung wird ein Videodatenausgang des Abtarters 10 nur an den Vergleicher 104 unter Umgehung der Peak-Hold-Schaltung angeschlossen. Zur gleichen Zeit versorgt der Peak-Hold 102 den Vergleicher 104 mit einem Schwellenwert, der auf der Grundlage des Spitzenwertes des vorher eingegebenen Videosignals vorbereitet und darin

- 24 -

gehalten wurde. Dementsprechend wird der Videosignalausgang des Abtasters 10 durch den Vergleicher 104 in ein Binärformat basierend auf dem Schwellenwert verarbeitet, worauf er synchron zu den Schiebetaktimpulsen h in das Register 106 geladen wird.

Die in das Register 106 eingegebenen 8-Bit-Videodaten werden über den Tri-State-Puffer 108 an den Datenbus der Zentraleinheit 40 gegeben.

Auf die Ankunft des nächsten Lesetaktimpulses g hin wird das "Register-voll"-Flag erneut rückgesetzt, was zum Erscheinen einer neuen 8-Bit-Folge von Schiebetaktimpulsen h führt.

Gemäß der beschriebenen Vorgehensweise wird eine Zeile Videosignal aus dem Schieberegister innerhalb des Abtasters 10 an die Binärschaltung 100 jeweils acht Bit auf einmal in Antwort auf aufeinanderfolgende Lesetaktsignale g geliefert. Jede acht Bits Videodaten, die nunmehr in einem binären Format sind, werden durch das Serien-Parallel-Ümsetzerregister 106 und den Tri-State-Puffer 108 in parallele 8-Bit-Daten umgeformt. Im Falle eines Originals mit einem Format B4 wird eine Leile von Videodaten im RAM 50 parallel jeweils zu acht Bit gespeichert in Antwort auf 256 Lesetaktimpulse insgesamt, die aus der Zentraleinheit 40 erscheinen.

Wenn die Zentraleinheit 40 keinen Lesetaktimpuls g erzeugt, nachdem das Zeilensynchronflag 116 einen Ausgang d erzeugt

- 25 -

3Ί 34542

hat, der ein Horizontalabtastsynchronsignal Ö2 ist, bleibt der Lesetaktsignalzwischenspeicher 118 durch den ^-Ausgang des Zeilensynchronflag 116 rückgesetzt. Als Ergebnis hiervon wird das Freilauf-Betriebsweise-Flag 120 beim Aufbau des Qll-Ausgangs r des 12-Bit-Zeitgabezählers 110 gesetzt.

Wenn das Freilauf-Betriebsweise-Flag 120 gesetzt ist, öffnet sein Q-Ausgang f das Gatter Gj, während sein ©-Ausgang f das "Register-voll"-Flag 114 rücksetzt und dadurch das Gatter G2 öffnet. Auf das Öffnen des Gatter G7 hin wird ein logisch-"!"- Ausgang, der durch das Gatter Gg durchgelassen wurde, an den Analogschalter AS des Peak-Hold 102 angeschlossen, während die Zählung am Zähler 110 von "1152" auf "2560" zunimmt. Der in der Zeichnung mit ρ bezeichnete logisch-"l"-Ausgang hat die Funktion, den Analogschalter AS zu schließen. Wenn das Gatter G2 andererseits geöffnet ist, werden durch dieses Gatter G2 Taktimpulse a durchgelassen, was zur koninuierlichen Erzeugung von Schiebetaktimpulsen h führt.

Mehr im Einzelnen: Wie im Zeitablaufdiagramm der Fig. 6 gezeigt ist, erzeugt die Zentraleinheit 40 Lesetaktimpulse g aufeinanderfolgend, wenn die Zentraleinheit 40 bereit ist, Videodaten in den RAM 50 zu laden wenn der Ausgang d des Zeilensynchronflag 116 erschienen ist. In Antwort auf diese Lesetaktimpulse g erzeugt das Gatter G2 Schiebetaktimpulse h intermittierend jeweils acht Impulse auf ein Mal, so daß,

- 26 -

wie schon erörtert, die Zentraleinheit 40 die Videodaten acht-bitweise aufnimmt, oder acht Bits auf einmal.

Wenn der RAM 50 andererseits keinerlei Videodaten annehmen kann, wird das Freilaufbetriebsweiseflag 120 gesetzt um seinerseits zwangsläufig das "Register-voll"-Flag 114 mit seinem ^-Ausgang f rückzusetzen. Das Ergebnis ist ein kontinuierliches Erscheinen von Schiebetaktimpulsen h. Zur gleichen Zeit veranlasst der Q-Ausgang des Freilauf-Betriebsweise-Flag 120 das Gatter Gj einen Ausgang ρ zu liefern, der den Ananlogschalter AS für eine vorbestimmte' Zeitspanne schließt.

Es ergibt sich, daß der Abtaster 10 mit einem Parallelübertragungstaktimpuls d^ versorgt wird und dann mit Schiebetaktimpulsen h selbst dann wenn keine Videodaten durch die Zentraleinheit in den RAM 50 geladen werden sollen. Dies erlaubt dem Schieberegister innerhalb des Abtasters 10 immer ein Videosignal mit angemessenem Pegel zu speichern, das genau einer auf dem vom Abtaster abgetasteten Original vorhandenen Videoinformation entspricht. Dies beseitigt eine Situation, die zuvor angetroffen wurde, daß nur die Parallelübertragung eines Videosignals zum Schieberegister innerhalb des Abtasters wiederholt wird ohne irgendeinen Ausgang von Videosignal in das Schieberegister.

Man wird sich erinnern, daß Schiebetaktimpulse h kon-

- 27 -

313 4

tinuierlich erscheinen während die Zentraleinheit sich außerhalb des Datenladebetriebes befindet. Auf der Basis dieser Schiebetaktimpulse h nimmt der Peak-Hold 102 die Komponenten innerhalb eines vorbestimmten Bereiches aus einem Videosignal q, das aus dem Abtaster 10 ausgegeben wird und in Fig. 6 gezeigt ist, auf, während der Ausgang ρ aus dem Gatter G7 erscheint, um den Schalter AS geschlossen zu halten; der Peak-Hold 102 hält einen Spitzenwert nur solcher spezifischer Komponenten eines Videosignals. Der Peak-Hold 102 kann daher einen angemessenen Schwellenwert gemäß dem Format eines gewünschten Originals vorbereiten. Wenn z.B. ein Original des Minimumformats auf einen Träger des Faksimilegerätes gelegt wird, wird der Peak-Hold 102 daran gehindert, einen irrtümlichen Schwellenwert in Antwort auf einen Videosignalausgang des Abtasters 10, der eine Komponente, die für eine Originalandrückplatte repräsentativ ist, aufweisen könnte, vorzubereiten.

Um stets die äußerste Genauigkeit des Spitzenwertes und der binären Daten sicherzustellen, kann die Abtastgeschwindigkeit des Abtasters 10 so vorgewählt werden, daß sie hinreichend höher ist als die Datenübertragungsgeschwindigkeit des Modems 70, während, in Kombination damit, künstliche Zeitspannen ausdrücklich zeitplanmäßig vorgesehen werden können, in denen die Zentraleinheit 40 das Laden des RAM 50 mit Videodaten unterbricht. Der Zeitplan hierfür kann so

- 28 -

gestaltet sein, daß die Zentraleinheit 40 einmal für zwei aufeinanderfolgende Horizontalabtastsynchronsignale d2 deaktiviert wird. Solch ein Aufbau liefert dem Peak-Hold 102 nowendigerweise innerhalb einer vorgegebenen Zeitspanne ein Videosignal.

Aus obigem wird ersichtlich, daß die in Fig. 5 gezeigte Abwandlung korrekte Ausgangssignale, die einem Original entsprechen, liefert, da sie den Abtaster 10 veranlasst, sicher ein Videosignal nach dem Erscheinen eines Horizon— talabtastssynchronsignals zu erzeugen. Ebenso wird ein angemessener Schwellenwert erreicht, da Eingangsvideosignale einem Original des Minimumformats entsprechen. Darüberhinaus wird ein solcher angemessener Schwellenwert stets aufrechterhalten, da ein Videosignal in die Peak-Hold-Schaltung 102 eingegeben wird ohne Ausfall nach einer vorgegebenen Zeitspanne. Binärdaten, die dem Original exakt entsprechen, können somit stets einer Serien-Parallelumsetzung unterworfen werden und in dem RAM 50 gespeichert werden.

ENDE DER BESCHREIBUNG

ZS

Leerseite

Claims

Patentansprüche

1. Faksimilegerät mit einem Speicher mit wahlfreiem Zugriff und einem Mikroprozessor zum Codieren von Daten aus dem Speicher mit wahlfreiem Zugriff,
gekennzeichnet durch eine Abtasteinrichtung (10) zum Erzeugen eines seriellen Bild- oder Videodatenausgangs (q)?

eine binäre Schaltungseinrichtung (100) zum Erzeugen eines seriellen binären Videodatenausgangs aus dem seriellen Videodatenausgang (q) der Abtasteinrichtung (10); eine Serien-Parallel-Umsetzereinrichtung (20) zum Umsetzen des seriellen binären Videodatenausgangs in einen parallelen binären Videodatenausgang, wobei der Mikroprozessor so aufgebaut und eingerichtet ist, daß er einen Lesetaktimpuls (g) erzeugt, wenn der parallele binäre Videodatenausgang in den

Speicher mit wahlfreiem Zugriff (50) eingegeben werden kann nach dem Codieren der vorhergehenden Daten aus dem Speicher mit wahlfreiem Zugriff;

eine Synchronsignalerzeugereinrichtung (110, Gi, 116) zum Erzeugen eines Synchronsignals (d) in einem vorbestimmten Intervall;

eine Schiebetaktimpulserzeugereinrichtung (122, G4, G5, 114, G2, 112, G3) zum Erzeugen von Schiebetaktimpulsen .(h) in Antwort auf das Lesetaktsignal (g) vom Mikroprozessor, wobei der Abtaster (10) so aufgebaut und eingerichtet ist, daß er den seriellen Videodatenausgang (q) in die binäre Schaltungseinrichtung (100) in Antwort auf die Schiebetaktimpulse (h) eingibt; und

eine Steuereinrichtung (110, 118, 120) zum Steuern des Schiebetaktimpulserzeugers um die Schiebetaktimpulse (h) zwangsläufig zu erzeugen, die an die Abtasteinrichtung (10) gegeben werden ob oder ob nicht der parallele binäre Datenausgang in den Speicher mit wahlfreiem Zugriff eingegeben werden kann.

2. Faksimilegerät nach Anspruch 1, dadurch gekennzeichnet, daß der Abtaster (10) ein Schieberegister aufweist, das auf die Schiebetaktimpulse (h) antwortet, um den seriellen Videodatenausgang (q) in die binäre Schaltungseinrichtung (100) einzugeben.

■— ,3 "—

O !04542 — 3 —

3.Faksimilegerät nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die binäre Schaltungseinrichtung (100) eine Spitzenwert-Halteschaltung (102) und einen Vergleicher (104) aufweist.

4. Faksimilegerät nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Serien-Parallel-Umwandlereinrichtung (20) ein Serien-Parallel-Umwandlerregister (106), das auf den seriellen binären Videodatenausgang antwortet um diesen in den parallelen binären Videodatenausgang umzuwandeln, und einen Tri-State-Puffer (108), der auf den Lesetaktimpuls (g) antwortet, um den parallen binären Videodatenausgang in den Mikroprozessor (40) einzugeben, aufweist.

5. Faksimilegerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Synchronsignalerzeugereinrichtung einen Zeitgabeimpulsgenerator (110) zum Zählen von Taktimpulsen (a) und eine Gatterschaltungseinrichtung (G^, 116), die auf die Ausgangssignale des Zeitgabeimpulszählers und die Taktimpulse (a) antwortet? um das Synchronsignal (d) im vorbestimmten Zeitabstand zu erzeugen, aufweist.

6. Faksimilegerät nach Anspruch 5, dadurch gekennzeichnet, daß die Gatterschaltungseinerichtung ein UND-Gatter (Gj) und ein Zeilensynchronflag (116) aufweist.

7. Faksimilegerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schiebetaktimpulserzeuger einen Lesetaktimpulszwischenspeicher (122), der auf den Lesetaktimpuls (g) aus dem Mikroprozessor (40) antwortet, um einen Ausgang zu erzeugen, und eine Gatterschaltungseinrichtung (G4, G5, 114, G2, 112, G3), die auf den Ausgang des Lesetaktimpulszwischenspeichers antwortet, um die Schiebtakt-'.impulse (h) zu erzeugen, aufweist.

8. Faksimilegerät nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Schiebetaktimpulsgenerator einen Zähler (112) zum Zählen der Schiebetaktimpulse (h) aufweist, um einen Ausgang zu erzeugen, der in die Gatterschaltungseinrichtung (G3, G5, 114, G2) eingegeben wird, wenn die Zählung im Zähler einen vorbestimmten Wert ex reicht, wodurch, die Gatterschaltungseinrichtung mit dem Erzeugen der Schiebetaktimpulse (h) aufhört.

9. Faksimilegerät nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 6, dadurch gekennzeichnet, daß die Steuereinrichtung einen Lesetaktsignalzwischenspeicher (118), der durch einen Ausgang des Zeilensynchronflag (116) der Synchronsignalerzeugereinrichtung rückgesetzt wird, und einen Freilauf-Betriebsweise-Flag (120), der durch einen Ausgang des Zeitgabeimpulszählers (110) der Synchronsignalerzeugereinrichtung gesetzt wird, um einen Ausgang (f) zu erzeugen, der in die Schiebetaktimpulserzeugereinrichtung

— 5 —

eingegeben wird, die dann die Schiebetaktimpulse (h) in Aufeinanderfolge erzeugt, aufweist.

10. Faksimilegerät nach einem der vorhergehenden Ansprüche, insbesondere nach Anspruch 3, dadurch gekennzeichnet, daß die binäre Schaltungseinrichtung (100) einen Analogschalter (AS) , der zwischen die Abtasteinrichtung (10) und die Spitzenwerthalteschaltung (102) geschaltet ist, um zu verhindern, daß der serielle Videodatenausgang aus der Abtasteinrichtung (10) an die Spitzenwerthalteschaltung in einem Intervall gegeben wird, das kürzer ist als das vorbestimmte Intervall in dem das Synchronsignal erzeugt wird, und eine Steuertreiberschaltung .(G5, G7), zum steuerbaren Antreiben des Analogschalters (AS), wobei die Steuertreiberschaltung eine Gattereinheit (Gg) aufweist, die auf ausgewählte Ausgänge des Zeitgabeimpulszählers (110) antwortet, und ein UND-Gatter (G7), das auf einen Ausgang der Gattereinheit und einen Ausgang der Steuereinheit (110, 118, 20) antwortet um einen Ausgang zu erzeugen, durch den der Analogschalter (AS) geschlossen wird, aufweist.

11. Faksimilegerät nach einem der vorhergehenden Ansprüche, gekennzeichet durch ein Modem (70), wobei eine Abtastgeschwindigkeit der Abtasteinrichtung (10) auf eine Geschwindigkeit eingestellt wird, die größer ist als die Datenübertragungsgeschwindigkeit des Modem (70), um dadurch die

Anzahl der Male zu vermindern, die das Lesetaktsignal (g) aus dem Mikroprozessor erzeugt wird, wenn das Synchronsignal (d, Ö2) in den Mikroprozessor eingegeben wird.

ENDE DER ANSPRÜCHE