DE3132080A1 - Verfahren zum herstellen integrierter schaltungen - Google Patents
Verfahren zum herstellen integrierter schaltungenInfo
- Publication number
- DE3132080A1 DE3132080A1 DE19813132080 DE3132080A DE3132080A1 DE 3132080 A1 DE3132080 A1 DE 3132080A1 DE 19813132080 DE19813132080 DE 19813132080 DE 3132080 A DE3132080 A DE 3132080A DE 3132080 A1 DE3132080 A1 DE 3132080A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive layer
- ing
- resist
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
- Y10S430/143—Electron beam
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electron Beam Exposure (AREA)
Description
Beschreibung
Verfahren zum Herstellen integrierter Schaltungen
Die vorliegende Erfindung bezieht sich auf ein Verfahren
zum Herstellen integrierter Schaltungen, bei dem auf der Hauptoberfläche eines Wafers eine erste Schicht gebildet,
auf dieser eine Resistschicht aufgebracht, eine eine Oberfläche der Resistschicht berührende leitende Schicht gebildet
und in der Resistschicht ein Muster gezeichnet wird, in dem sie selektiv einem Ladungspartikelstrahl ausgesetzt
wird.
Es ist bekannt, daß Elektronen- und Ionenstrahl-Belichtungssysteme vielversprechende Lithographiewerkzeuge bei
der Herstellung von LSI- und VLSI-Schaltkreisen sind. Jedoch neigt die von einem Elektronen- oder Ionenstrahl auf
die empfindliche Resistschicht des Werkstücks während der Ausricht- oder Schreibvorgänge in einer solchen Lithographieanordnung
aufgebrachte Ladung dazu, sich auf dem Werkstück oder der Resistschicht zu sammeln. Dies wiederum ruft Ladungszonen
hervor, die gekennzeichnet sind durch räumlich veränderliche und zeitabhängige elektrische Felder. Wenn
diese Felder groß genug sind, können sie fälschlich den auf das Werkstück auftreffenden Strahl ablenken und dadurch
Ausrichtungs- und Musteranordnungsfehler beim Herstellungsvorgang hervorrufen. Solche Fehler können die Arbeitsleistung
der Lithographieanordnung beträchtlich verschlechtern,"und
in der Praxis dazu führen, daß die Fertigung von Schaltungen
hoher Auflösung mit einer solchen Anordnung kostenintensiv, wenn nicht unmöglich wird.
In der US-PS 3689768 ist beispielsweise angegeben, daß
dieses Problem dadurch gemildert werden kann, daß über die Resistschicht eine dünne Metallschicht aufgebracht wird,
um die örtlichen Ladungskonzentrationen und die diese begleitenden
elektrischen Felder zu zerstreuen.
Ein weiteres Problem, welches eine hohe Auflösung beschränkt,
besteht in der Schwierigkeit, ein scharfdefiniertes Maskenmuster
über einer unregelmäßigen oder nicht-ebenen Oberfläche zu bilden. Gemäß einer Lösung hierzu, die von
J.M. Moran in dem Artikel "High Resolution, Step Profile,
Resist Patterns", The Bell System Technical Journal, Vol. 58,
Nr. 5, Mai-Juni 1979, Seiten 1027-1036 beschrieben ist, wird die unregelmäßige Oberfläche von einer dicken Opfer-Maskenschicht
mit einer ebenen Oberseite abgedeckt. Dann wird auf der Opferschicht eine Zwischen-Maskierungsschicht
gebildet, um das Muster höher Auf lösung zu definieren; .
das Muster wird dann mittels Ätzen durch die dicke
Opferschicht übertragen. Auf diese Weise"kann" ein Muster
hoher Auflösung auf die unregelmäßige Oberfläche übertragen werden. Jedoch wird der Herstellungsvorgang durch
diese Methode komplizierter.
per Erfindung liegt demgemäß die Aufgabe zugrunde, ein
Verfahren der genannten Art so weiterzubilden, daß die
oben aufgezeigten Probleme beseitigt werden, ohne daß
der Herstellungsvorgang unnötig erschwert wird.
Diese Aufgabe wird erfindungsgemä0 dadurch gelöst^ daß
die leitende Schicht zwischen der ersten Schicht und der
Resistschicht vorgesehen wird, das in der Resistschicht gebildete Muster auf die leitende Schicht übertragen wird
und die leitende Schicht als Maske zum Übertragen des Musters auf die erste Schicht verwendet wird»
Die leitende Schicht dient somit sowohl zum Zerstreuen
der Ladung als auch als Zwischenmaske. Die Zwischenmaske ist nützlich in Verbindung mit einer relativ dicken Opferschicht,
wie sie oben beschrieben wurde, kann jedoch selbst bei stark regelmäßigen Oberflächen nützlich sein aufgrund
der zu erzielenden engen Toleranzen. Die leitende Schicht wird vorteilhaft auf den Seiten des ¥afers derart vorgesehen,
daß sie in geeigneter Weise elektrischen Kontakt bekommen
kann, um angesammelte Ladungen wirksam fortzuleiten, so daß die Ladungen nicht nur entlang der Wafer
Oberfläche zerstreut werden.
Im folgenden wird ein Ausführungsbeispiel der Erfindung an Hand der Zeichnung näher erläutert» Es zeigen:
Figur 1 eine schematische Darstellung eines speziellen beispielhaften Radialströmungs-Reaktors,
der sich zum Ausbilden einer ladungsleitenden Schicht auf einem Wafer eignet,
Figur 2 eine Querschnittansicht eines mit einer ladungsleitenden Schicht überzogenen
Wafers,
Figur 3 eine Querschnittansicht des beschichteten
Wafers gemäß Figur 2 mit einer darauf niedergeschlagenen Resistschicht,
Figur 4 eine Querschnittansicht der in Figur
dargestellten Struktur, montiert auf einem Kassettenhalter, und
Figur 5 eine Querschnittansicht eines Wafers,
bei dem nach dem erfindungsgemäßen Verfahren eine ladungsleitende Schicht auf der Oberseite
einer relativ dicken Schicht gebildet wurde, wobei die dicke Schicht von dem Typ ist, der
in einem sogenannten Drei-Schichten-Mustererzeugungsverfahren verwendet wird.
Eine erfindungsgemäß hergestellte ladungsleitende Schicht
wird vorteilhaft auf die Oberfläche eines Werkstücks in einem herkömmlichen Radialströmungs-Plasmareaktor aufgebracht. Eine vereinfachte schematische Darstellung eines
derartigen Reaktors ist in Figur 1 dargestellt. Der Reaktor
enthält eine Reaktorkammer 10, in der mehrere Werkstücke bis 15 montiert sind.
Gemäß einem speziellen beispielhaften Merkmal der vorliegenden Erfindung wird auf der gesamten Oberseite Jedes
der Werkstücke 12 bis 15, auf den Seiten der Werkstücke und auf einem Umfangsabschnitt auf der Unterseite jedes Werkstücks
eine durchgehende, ladungsleitende Schicht gebildet. Eine solche Schicht 16 ist in Figur 2 auf einem Werkstück
dargestellt, das beispielsweise ein Siliciumwafer 18 mit
einer darauf befindlichen Schicht 20 ist, auf welcher ein
Muster auszubilden ist. Beispielsweise weist die Schicht eine 1,5 Mikrometer dicke Fotoresistschicht auf.
Wie in Figur 1 angedeutet ist, sind die zu beschichtenden
Werkstücke jeweils zentrisch auf Abstandselementen 22 bis montiert, die beispielsweise aus Aluminium bestehen. Beispielsweise
besteht jedes der Elemente 22 bis 25 aus einer 0,512 mm dicken Scheibe mit einem Durchmesser von etwa
21,2 mm. Die Werkstücke 12 bis 15 weisen beispielsweise etwa einen Durchmesser von jeweils 76,8 mm auf. Somit steht jedes
Werkstück über das zugehörige Abstandselement über. In den
hier angenommenen speziellen Beispielen ist daher ein 12,8 mm breites Band auf der Unterseite jedes überstehenden Werkstücks
frei, so daß hierauf eine ladungsleitende Schicht aufgebracht werden kann.
Die Reaktionskammer 10 gemäß Figur 1 wird von einem zylindrischen Isolierstück 26, einer leitenden Kathode 28 und einer
Grundplatte 30 begrenzt. Die Abstandselemente 22 bis 25
und die Werkstücke 12 bis 15 sind auf einer leitenden
Anode 32 montiert. Die Anode 32 wird getragen von Leitungen 34 und 36. Die Leitung 34 führt über ein Ventil 38 zu
einer herkömmlichen Lüfter- und Pumpenanordnung 40. Die Leitung 36 ist an ein Mischventil 42 angeschlossen, dem
eine Kombination von Gasen zugeführt wird, wie es nachfolgend erläutert wird. Das Ende der Leitung 3& innerhalb der Kammer 10 hat die Form eines Rings, der mit einer
offenen Seite den zu beschichtenden Werkstücken 12 bis
gegenüberliegt. Auf diese Weise wird eine radiale Strömung
der Gase über den Werkstücken erzielt. Polglich ist die
auf den Werkstücken in der Kammer IO aufgebracht Schicht
in hohem Maße gleichförmig.
In einer speziellen beispielhaften Ausführungsform der
Erfindung weist die auf jedem der Werkstücke 12 bis 15
aufgebrachte ladungsleitende Beschichtung vorteilhaft
eine amorphe Bor-dotierte Siliciumschicht auf. Eine solche
Polysiliciumschicht wird beispielsweise wird beispielsweise gebildet durch das Mischen von Gasen, die von den
unter Druck stehenden Gasquellen 43 bis 45 kommen. Beispielsweise liefert die Gasquelle 43 3 % Silan (SiH^)
in Argon (Ar) als Trägergas, die Quelle 44 liefert1 %
Diboran (BgHg) in einem Argon-Trägergas, und die Quelle
liefert reines verdünnendes Argongas. Die von den Quellen
bis 45 gelieferten Gase strömen durch die Ventile 46 bis
und werden dann in dem Ventil 42 gemischt. Beispielsweise
beträgt nach der Mischung der Durchsatz des in die Kammer einströmenden Gases etwa 4,75 Ltr./min., die Zusammensetzung beträgt etwa 0,8 % SiH^, 0,2 % B2Hg und 99,0 % Ar»
Durch Anlegen eines Hochfrequenz-(HF-)Potentials zwischen
die Kathode 28 und die Anode 32 wird in der Reaktionskammer 10 gemäß Figur 1 eine Plasmaentladung erzeugt.
Ein beispielsweise mit 13,56 Megahertz arbeitender HF-Generator 50 ist über ein herkömmliches HF-Impedanzanpaßnetzwerk
52 an die Kathode 28 angeschlossen* Die Anode
32 ist an ein Bezugspotential, wie z. B. Masse gelegt.
Dies kann beispielsweise dadurch geschehen, daß die Leitung 34 aus einem geeigneten Metall besteht und die Leitung
geerdet wird.
Der in der Reaktionskammer 10 herrschende Druck beträgt beispielsweise etwa ein Torr. Die an die Kammer gegebene
Eingangsleistung beträgt etwa 6 Watt. Vorteilhaft wird die Anodentemperatur auf etwa 200 C gehalten. Dies geschieht
beispielsweise durch eine gewöhnliche Heizeinheit 54. Unter diesen speziellen Bedingungen wurde eine
gleichförmige Schicht auf den Werkstücken 12 bis 15 mit einer Geschwindigkeit von etwa 15 nm/min. niedergeschlagen.
Die Niederschlagungsgeschwindigkeit kann in einfacher Weise
durch selektives Steuern der Gaszusammensetzung, des Gasdrucks,
des Gasdurchsatzes oder der Eingangsleistung variiert werden. ·
In der Praxis erwies sich eine lädungsleitende Schicht
der spezifizierten Art mit einer Dicke im Bereich von
50 bis 100 nm als vorteilhaft. Eine solche Schicht entspricht
gut einer Vielfalt darunterliegender Oberflächen
und zeigt t3φischerweise zu diesen eine gut abgestufte
Abdeckung. Außerdem kann eine solche Schicht gut mit hoher Auflösung durch Trockenätzen unter Verwendung eines
darüberliegenden ladungspartikelempfindlichen Resistmaterials als Ätzmaske mit einem Muster versehen werden.
Das Ätzen der Schicht kann in einem herkömmlichen Plasma
erfolgen, beispielsweise in CF^ und O2 oder C2Fg und Cl2
oder C2Fg und CF^Cl oder CF-^Cl oder CHF^. Weiterhin kann
die mit einem Muster versehene Schicht selbst als Ätzmaske
verwendet werden, um das darin befindliche Muster in eine darunterliegende Schicht zu übertragen, wie es
im folgenden noch detailliert beschrieben wird.
Weiterhin zeigt eine ladungsleitende Schicht der oben
spezifizierten Art eine relativ geringe Zugspannung (beispielsweise weniger als etwa 2 χ ICr dyn/cm ). Eine
Schicht mit einer derart geringen Zugspannung ist insofern vorteilhaft, weil sie nur sehr geringe Neigung zum Ablösen
aufweist und sie darüberhinaus'praktisch keine Beschädigung
des Werkstücks, auf dem sie aufgebracht ist, hervorruft.
Bei relativ niedrigen elektrischen Feldstärken verhält sich die erwähnte Schicht 16 als selbstleitender Halbleiter.
Bei relativ hohen Feldstärken jedoch mit denen
man es bei der Ladungspartikelstrahl -Lithographie typischerweise
zu tun hat, wird der Film leitend und dient als wirksamer Entladungsweg, um die Ansammlung, irgendeiner
wesentlichen Menge von Ladungen in dem Werkstück zu verhindern.
Gemäß Figur 3 ist lediglich der obere Abschnitt der erläuterten
ladungsleitenden Schicht 16 mit einer Resistschicht 56 überzogen. Die Schicht 56 besteht aus irgendeinem
geeigneten Negativ- oder Positiv-Resistmaterial, das sich für ein Strahlungspartikelstrahl-Belichtungssystem
eignet. Es sind verschiedene derartige Materialien bekannt, die bezüglich Elektronen- und/oder Ionenstrahlen empfindlich
sind. Typischerweise binden sich solche Materialien selbst an die erwähnte Schicht 16 mit großem Haftungsvermögen.
Durch selektives Bestrahlen und anschließendes Entfernen von spezifizierten Bereichen dieses Materials wird dort
ein vorbestimmtes Muster gezeichnet. Danach wird in einem herkömmlichen Verfahrensablauf das in der Resistschicht
56 definierte Muster in die darunterliegende Schicht 20 übertragen. Hierbei wird gemäß dem von der Anmelderin
verwendeten Verfahrensablauf das Muster in der Resistschicht 56 zuerst in die ladungsleitende Schicht und anschließend
in die darunterliegende Schicht 20 übertragen.
Als Beispiel sei angeführt, daß die hier spezifizierte
ladungsleitende Schicht verfahrenskompatibel und speziell geeignet ist mit, bzw. für Elektronenstrahl-Resistmaterialien
wie z, B. Poly-(glycidyl-methacrylat-co-äthyl-acrylat), auch bekannt als COP, Poly-Cglycidyl-methacrylat-cochlorostyren),
auch bekannt als GMC und Poly-(olefinsulfon), auch bekannt als PBS.
In der Praxis wird der in Figur 3 dargestellte resistbeschichtete
Wafer typischerweise in einer Kassetteneinheit montiert. Die Kassetteneinheit wiederum wird in eine
Ladungspartikelstrahl-Lithographieanlage gegeben, um die Resistschicht 56 mit einem Muster zu versehen. Eine solche
herkömmliche Kassetteneinheit 60 ist in Figur 4 im Querschnitt dargestellt. '
Die Kassetteneinheit 60 gemäß Figur 4 weist ein Rahmenelement
62 in Form eines umgedrehten L auf. Die Einheit 60 weist weiterhin eine Rückplatte 64 aus leitendem Material
wie z. B. Aluminium, und eine Feder 66 aus leitendem Material, wie z. B. Beryllium-Kupfer auf. Ein Ende der Feder
ist beispielsweise mit einer Schraube 68 an der Unterseite des Rahmens 62 befestigt. Wenn die Kassetteneinheit 60 in
einer Lithographieanlage montiert ist, wird der Rahmen 62 der Einheit 60 elektrisch auf Bezugspotential, z. B. Masse
gelegt.
Um ein resistbeschichtetes Werkstück in der Kassetteneinheit
60 gemäß Figur 4 zu montieren, werden die Schraube 68 und die dazugehörige Feder 66 von dem Rahmen 62 genommen.
Die Rückplatte 64 wird dadurch losgelassen und kann von der Einheit abgenommen werden. Bei bezüglich
der Darstellung gemäß Figur 4 umgedrehtem Rahmen 62 wird das Werkstück (umgekehrt gemäß Darstellung in Figur 3)
in die Einheit 60 eingelegt» Dann werden Rückplatte 64 und die Haltefeder 66 zusammengebaut, wie es in Figur 4
dargestellt ist. Auf diese Weise werden Ober- und Unterseite des resistbeschichteten Werkstücks in sicherem
elastischem Eingriff mit dem Rahmen 62 und der Rückplatte 64 gehalten. Um das Werkstück nicht unerwünschten Spannungen
auszusetzen und es möglicherweise zu verziehen, sind die Seiten des Werkstücks typischerweise so ausgelegt,
daß sie den Rahmen 62 nicht berühren. Wenn das Werkstück in der in Figur 4 dargestellten Weise angeordnet ist,
wird die leitende Rückplatte 64 in gutem elektrischen
Kontakt mit dem oben erwähnten Umfangsabschnitt auf der Unterseite der ladungsleitenden Schicht 16 gehalten.
Folglich wird durch einen Elektronen- oder Ionenstrahl während lithographischer Ausrichtung oder während des
lithographischen Schreibens niedergeschlagene Ladung
durch die Schicht 16 auf Masse abgeleitet. Eine Ladungsansammlung in oder auf dem dargestellten Werkstück wird
dadurch wesentlich herabgesetzt. Dadurch werden Ausrichtungs- oder Musteranordnungsfehler, die durch Wirkungen
einer solchen Ladungsansammlung entstehen, praktisch
ausgeschaltet.
Die oben erläuterte ladungsleitende Schicht 16 macht
die bisher angewendete Methode überflüssig, vor der Bestrahlung der Resistschicht in einer Lithographieanlage
die Isolierschichten (beispielsweise .Oxidschichten)
von der Unterseite des Wafers 18 zu entfernen. Dadurch, daß diese Isolierschichten bleiben können, wird der Verfahrensablauf
vereinfacht, und darüber hinaus wird die Wahrscheinlichkeit, daß während des Entfernens solcher
Schichten Spannungen entstehen und ein Verziehen des Wafers bewirken, zu Null gemacht.
Es ist von Bedeutung, daß in die und von der erwähnten
leitungsleitenden Schicht "Bilder" mit hoher Auflösung übertragen werden können, indem herkömmliche Trockenätzverfahren
Anwendung finden. Dieses charakteristische Merkmal der Schicht macht sie besonders attraktiv für
die Verwendung bei dem Stufenprofil-Dreischichtmuster-Erzeugungsverfahren,
das von J. M. Moran und D. Maydan in "High Resolution, Step Profile, Resist Patterns»,
erschienen in The Bell System Technical Journal, volume 58, Nr. 5 (Mai-Juni 1979) auf den Seiten 1027-1036 beschrieben
ist.
Figur 5 zeigt die Anwendung der Erfindung auf das
oben erwähnte Dreischichtenmuster-Erzeugungsverfahren. Gemäß Figur 5 sind die ladungsleitende Schicht
16, der Wafer 18 und die Resistschicht 56 mit denselben Bezugszeichen versehen, wie in den Figuren 2 bis 4.
Figur 5 zeigt ferner leitende Elemente 70 und 72 und
eine Isolierschicht 64 mit nicht-ebener Oberseite. Gemäß einer typischen Herstellungs-Ablauffolge für integrierte
Schaltungen soll die Schicht 64 mit einem Muster versehen werden, um dort ausgerichtet mit den Elementen
70 und 72 Fenster zu bilden.
Wie in dem genannten Artikel ausgeführt ist, wird vorteilhaft
eine relativ dicke Opferschicht 76 auf der Oberseite der Schicht 74 aufgebracht. In einem speziellen Beispiel weist die Schicht 76 eine 2,6 Mikrometer dicke Schicht
aus HPR-204-Fotoresist auf, das von der Firma Hunt Chemical
Company hergestellt wird. Die Oberseite der relativ dicken
Schicht 76 ist im wesentlichen eben. Wie oben ausgeführt,
wird eine dünne Zwischen-Maskierungsschicht, beispielsweise aus Siliciumdioxid, auf der Oberseite der Schicht 76 gebildet.
Gemäß einem Merkmal der vorliegenden Erfindung fungiert die ladungsleitende Schicht 16 selbst als diese
Zwischenschicht. Nach dem Belichten und Entwickeln der darüberliegenden Resistschicht 56 wird die Schicht 16
trocken-geätzt (beispielsweise durch reaktives CHF^-Ionenätzen).
Dann wird die dicke Schicht 76 beispielsweise durch reaktives Sauerstoffionenätzen unter Verwendung der Schicht 1
als Ätzmaske trocken-geätzt. Hierdurch erzielt man eine
unter dem Mikrometerbereich liegende Auflösung mit im wesentlichen vertikalen Wänden in der dicken Schicht 76»
Dann schließen sich nachfolgende herkömmliche VerarbeitungS"=>
schritte an. Typischerweise bestehen diese Schritte in dem Entfernen der dargestellten Struktur der Schicht 76*
des Films 16 und der Schicht 56.
Auf diese Weise kann, wie es in Figur 5 dargestellt und
oben erläutert wurde, die Schicht 16 in vorteilhafter
Weise im Zuge des Herstellungsablaufs von integrierten Schaltungen verwendet werden, um dort die Ladungsansammliing
zu minimieren j die Schicht dient darüber hinaus als Zwischen-=
maskierungsschicht bei der erwähnten Breischichtenmuster·-='
Erzeugungsmethode.
Claims (6)
- Patentansprüche VVerfahren zum Herstellen integrierter Schaltungen, bei dem auf der Hauptoberfläche eines Wafers eine erste Schicht (76) gebildet, auf dieser eine Resistschicht (56) aufgebracht, eine eine Oberfläche der Resistschieht berührende leitende Schicht (16) gebildet und in der Resistschicht ein Muster gezeichnet wird, indem sie selektiv einem Ladungspartikelstrahl ausgesetzt wird, dadurch gekennzeichnet, daß die leitende Schicht (16) zwischen der ersten Schicht und der Resistschicht vorgesehen wird, das in der Resistschicht gebildete Muster auf die leitende Schicht übertragen wird und die leitende Schicht als Maske zum Übertragen des Musters auf die erste Schicht verwendet wird.München: R. Krarner Dipl.-Ing. · W. Wesor Dlpl.-Phys. Dr. rer. nat, · E. Hoffmann Dlpl.-Ing. Wiesbaden: P.G. Blumbach DIpI-Ing. · P. Bergen Prof. Dr. jur. Dipl.-Ing.,Pat.-Ass.^Pat.-Anw.bis 1979 . G. Zwirner Dipl.-Ing. Dipl.-W.-Ing.
- 2. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß die erste Schicht eine relativ dicke Opferschicht ist, deren Oberseite im wesentlichen eben ist.
- 3. Verfahren nach Anspruch 2,dadurch gekennzeichnet, daß die leitende Schicht eine dotierte Polysiliciumschicht aufweist.
- 4. Verfahren nach Anspruch 3,dadurch gekennzeichnet, daß die leitende Schicht eine durch Plasmaniederschlagung gebildete Bor-dotierte PoIysiliciumschicht von etwa 50 - 100 nm Dicke aufweist.
- 5. Verfahren nach einem der Ansprüche 1-4,dadurch gekennzeichnet, daß die leitende Schicht auch an den Seiten des ¥afers und auf einem Umfangsabschnitt der anderen Hauptoberfläche des Wafers gebildet wird.
- 6. Verfahren nach Anspruch 5,dadurch gekennzeichnet, daß der Wafer in einem Halter (60) einer Ladungspartikelstrahl-Lithographieanlage montiert wird, um eine elektrische Verbindung zwischen dem Umfangsabschnitt der leitenden Schicht und einem Bezugspotentialpunkt zu schaffen, um Ladung von der leitenden Schich-6 abzuleiten.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/178,988 US4323638A (en) | 1980-08-18 | 1980-08-18 | Reducing charging effects in charged-particle-beam lithography |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3132080A1 true DE3132080A1 (de) | 1982-04-15 |
Family
ID=22654758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813132080 Ceased DE3132080A1 (de) | 1980-08-18 | 1981-08-13 | Verfahren zum herstellen integrierter schaltungen |
Country Status (8)
Country | Link |
---|---|
US (1) | US4323638A (de) |
JP (1) | JPS5754323A (de) |
CA (1) | CA1157575A (de) |
DE (1) | DE3132080A1 (de) |
FR (1) | FR2488730A1 (de) |
GB (1) | GB2085613B (de) |
IT (1) | IT1138909B (de) |
NL (1) | NL8103848A (de) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4440804A (en) * | 1982-08-02 | 1984-04-03 | Fairchild Camera & Instrument Corporation | Lift-off process for fabricating self-aligned contacts |
JPS5948924A (ja) * | 1982-09-14 | 1984-03-21 | Nec Corp | 電子線露光用位置合せマ−ク |
JPS59132124A (ja) * | 1983-01-17 | 1984-07-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US4555169A (en) * | 1983-09-13 | 1985-11-26 | Canon Kabushiki Kaisha | Focus detecting device for a camera |
US5843623A (en) * | 1996-09-10 | 1998-12-01 | International Business Machines Corporation | Low profile substrate ground probe |
DE19907621B4 (de) * | 1999-02-23 | 2005-12-15 | Robert Bosch Gmbh | Ätzmaskierung |
US6528934B1 (en) | 2000-05-30 | 2003-03-04 | Chunghwa Picture Tubes Ltd. | Beam forming region for electron gun |
US7038204B2 (en) * | 2004-05-26 | 2006-05-02 | International Business Machines Corporation | Method for reducing proximity effects in electron beam lithography |
WO2008140585A1 (en) * | 2006-11-22 | 2008-11-20 | Nexgen Semi Holding, Inc. | Apparatus and method for conformal mask manufacturing |
US10991545B2 (en) | 2008-06-30 | 2021-04-27 | Nexgen Semi Holding, Inc. | Method and device for spatial charged particle bunching |
US10566169B1 (en) | 2008-06-30 | 2020-02-18 | Nexgen Semi Holding, Inc. | Method and device for spatial charged particle bunching |
WO2015110527A1 (en) * | 2014-01-22 | 2015-07-30 | Mapper Lithography Ip B.V. | Electrical charge regulation for a semiconductor substrate during charged particle beam processing |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3874916A (en) * | 1972-06-23 | 1975-04-01 | Radiant Energy Systems | Mask alignment system for electron beam pattern generator |
US4165395A (en) * | 1977-06-30 | 1979-08-21 | International Business Machines Corporation | Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3689768A (en) * | 1970-06-18 | 1972-09-05 | Masamichi Sato | Electron beam recording materials |
US3949131A (en) * | 1974-06-19 | 1976-04-06 | Bell Telephone Laboratories, Incorporated | Photomasks with antistatic control |
US4224733A (en) * | 1977-10-11 | 1980-09-30 | Fujitsu Limited | Ion implantation method |
GB1604004A (en) * | 1977-10-11 | 1981-12-02 | Fujitsu Ltd | Method and apparatus for processing semi-conductor wafers |
DE2807478A1 (de) * | 1978-02-22 | 1979-08-23 | Ibm Deutschland | Belichtungsverfahren |
JPS54116883A (en) * | 1978-03-02 | 1979-09-11 | Mitsubishi Electric Corp | Electron beam exposure method |
US4244799A (en) * | 1978-09-11 | 1981-01-13 | Bell Telephone Laboratories, Incorporated | Fabrication of integrated circuits utilizing thick high-resolution patterns |
-
1980
- 1980-08-18 US US06/178,988 patent/US4323638A/en not_active Expired - Lifetime
-
1981
- 1981-07-20 CA CA000382040A patent/CA1157575A/en not_active Expired
- 1981-08-12 FR FR8115609A patent/FR2488730A1/fr active Granted
- 1981-08-13 GB GB8124744A patent/GB2085613B/en not_active Expired
- 1981-08-13 IT IT23502/81A patent/IT1138909B/it active
- 1981-08-13 DE DE19813132080 patent/DE3132080A1/de not_active Ceased
- 1981-08-17 NL NL8103848A patent/NL8103848A/nl not_active Application Discontinuation
- 1981-08-18 JP JP56128295A patent/JPS5754323A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3874916A (en) * | 1972-06-23 | 1975-04-01 | Radiant Energy Systems | Mask alignment system for electron beam pattern generator |
US4165395A (en) * | 1977-06-30 | 1979-08-21 | International Business Machines Corporation | Process for forming a high aspect ratio structure by successive exposures with electron beam and actinic radiation |
Non-Patent Citations (2)
Title |
---|
DE-Z: Elektronikpraxis Nr. 1/2 Febr. 1977, S. 7-9 * |
Journ. Vac. Sci. Technol. 16, 6 Nov./Dec. 1978, S. 1669 - 1671 * |
Also Published As
Publication number | Publication date |
---|---|
FR2488730A1 (fr) | 1982-02-19 |
GB2085613A (en) | 1982-04-28 |
GB2085613B (en) | 1984-05-31 |
FR2488730B1 (de) | 1984-11-23 |
IT8123502A0 (it) | 1981-08-13 |
US4323638A (en) | 1982-04-06 |
JPS5754323A (de) | 1982-03-31 |
CA1157575A (en) | 1983-11-22 |
NL8103848A (nl) | 1982-03-16 |
IT1138909B (it) | 1986-09-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69833436T2 (de) | Plasmareaktor für die passivierung eines substrates | |
DE2754396C2 (de) | ||
EP0399998B1 (de) | Verfahren zur Herstellung von hochauflösenden Silizium-Schattenmasken | |
DE3203898C2 (de) | ||
DE3103177C2 (de) | ||
DE3140890C2 (de) | Photolithographisches Verfahren zum Herstellen einer integrierten Schaltungsvorrichtung | |
DE69724192T2 (de) | Verfahren zum Ätzen von Polyzidstrukturen | |
DE1930669C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
DE2953117A1 (en) | Fabrication of integrated circuits utilizing thick high-resolution patterns | |
DE102011013571A1 (de) | Plasmaätzverfahren und Plasmaätzvorrichtung | |
DE2720893B2 (de) | ||
DE4114752A1 (de) | Plasmabearbeitungsverfahren und -vorrichtung | |
DE3132080A1 (de) | Verfahren zum herstellen integrierter schaltungen | |
EP0187882B1 (de) | Verfahren zur Herstellung von Kontakten mit niedrigem Übergangswiderstand | |
DE112006000811T5 (de) | Ätzprozess für CD-Reduzierung eines ARC-Materials | |
DE10340848A1 (de) | Herstellungsverfahren für eine Halbleitereinrichtung | |
EP0338102A1 (de) | Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten | |
DE112015006873B4 (de) | Form, Verfahren zum Herstellen derselben und Verfahren zum Herstellen geformter Produkte | |
DE2740384A1 (de) | Verfahren zur oberflaechenbehandlung der substrate von fluessigkristall-anzeigezellen | |
DE102009046259B4 (de) | Stärkere Haftung eines PECVD-Kohlenstoffs auf dielektrischen Materialien durch Vorsehen einer Haftungsgrenzfläche | |
DE2643811A1 (de) | Verfahren zur herstellung eines musters in einer photolackschicht und hierfuer geeignete maske | |
DE3219284C2 (de) | ||
EP0429697B1 (de) | Halbleiterscheibe mit dotiertem Ritzrahmen | |
DE3232174A1 (de) | Verfahren zum herstellen einer freitragenden abstandsmaske | |
DE2224468A1 (de) | Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: G03F 7/00 |
|
8127 | New person/name/address of the applicant |
Owner name: AT & T TECHNOLOGIES, INC., NEW YORK, N.Y., US |
|
8131 | Rejection |