DE3129565C2

DE3129565C2 -

Info

Publication number: DE3129565C2
Application number: DE3129565A
Authority: DE
Inventors: Donald Herbert Framingham Mass. Us Breslow
Original assignee: Litton Systems Inc
Current assignee: MOTION SYSTEMS CO., INC., CARLSBAD, CALIF., US
Priority date: 1980-07-28
Filing date: 1981-07-27
Publication date: 1989-10-12
Also published as: JPS5757214A; CH658561A5; DE3129565A1; JPH04270918A; GB2081539B; JPH04270919A; JPH0563727B2; CA1200906A; JPH0480325B2; US4445110A; IL63362A; GB2081539A; FR2487506A1; FR2487506B1

Description

Die Erfindung geht aus von einem optischen Codiersystem entsprechend dem Oberbegriff des Patenanspruchs 1. Hierbei handelt es sich um ein System, welches die Winkel-Lage einer Einrichtung mittels konzentrischer Codier-Spuren steuert, die elektro-optisch erfaßt und elektronisch entschlüsselt werden.

Ein typisches optisches Codiersystem ist in Fig. 1 dargestellt. Eine Codewelle 22 trägt eine Codierscheibe 20, wobei die Winkeleinstellung der Welle überwacht wird. Die Scheibe ist allgemein aus Glas und trägt eine Anzahl konzentrischer ringförmiger Codierspuren 24. Jede Spur besteht aus aufeinanderfolgenden durchscheinenden und undurchsichtigen Segmenten, welche rund um die Welle 22 gleiche Teile definieren. Die Anzahl der Code-Zyklen kann von einem Zyklus auf der gröbsten Spur 23 bis zu mehreren tausend Zyklen auf der äußeren Fein-Spur 25 reichen. Die jeweilige Winkel-Stellung der Codierscheibe läßt sich aus dem momentanen binären Status der verschiedenen Codier-Spuren bestimmen.

In Fig. 1 ist ferner das optische Code-Lesesystem für die Fein-Spur dargestellt; es versteht sich, daß jede andere Spur in gleicher Weise gelesen werden kann.

Die Spur wird von einer lichtemittierenden Diode (LED) 26 beleuchtet. Die derart beleuchteten, durchscheinenden und undurchsichtigen Segmente der Spur werden von Photodetektoren 28 nach Passieren des Strahles durch optische Präzisions-Schlitze 30 erfaßt. Der momentane Output aus dem Photodetekor hängt davon ab, ob gerade ein durchscheinendes oder ein undurchsichtiges Segment in einer Linie mit dem Photodetektor und dem zugeordneten Schlitz liegt. Die Detektoren, die anderen als der Feinst-Spur zugeordnet sind, erzeugen beim Rotieren der Scheibe Rechteckschwingungen und es bilden die Outputs von unterschiedlichen Spuren einen Binärcode.

Die Segmente auf der Fein-Spur liegen räumlich so dicht aufeinander folgend, daß sie ein Diffraktions-Gitter bilden, das einem Sinuswellen-Photodetektor mit hoher Wiedergabetreue beim Drehen der Codierscheibe eine Ausgangsleistung (output) liefert. Die sinusförmigen Outputs, die von der Fein-Spur ausgehen, werden in einem Code-Multiplier-Kreis so verarbeitet, daß eine Poitions-Anzeige erhalten wird, die eine hohe Schärfe aufweist. Diese Auflösung ist mit einer einfach Binärausgabe aus der Fein-Spur 25 nicht zu erhalten. Hierzu hat Sidney Wingate bereits angegeben, daß zwei Rechteckschwingungen der gleichen Ortsfrequenz, aber mit ungleicher Phase, sich logisch derart verknüpfen lassen, z. B. in einem Exklusiv-ODER- Gatter, daß eine neue Rechteckschwingung mit der doppelten Ausgangs-Frequenz entsteht. Dieses Signal mit doppelter Frequenz wird dann logisch verknüpft mit einem ähnlichen, aber phasenverschobenen Signal; es kann ein Signal mit der vierfachen Ortsfrequenz gegenüber dem Ausgangssignal gebildet werden. Die für dieses Verfahren erforderliche Mehrfachphasenwandlung wird durch Summieren und Gewichten von Sinus- und Cosinus-Signalen vorgenommen. Die sich ergebenden phasenverschobenen Sinusschwingungen werden sodann für die erwähnte logische Verknüpfung in Rechteckschwingungen umgewandelt (US-PS 33 10 798 und 33 12 828 Wingate).

Die Betriebsweise eines konventionellen X32-Multiplier (Multiplizierer) wird an Hand der Fig. 2 und 3 erläutert. Am Kopf von Fig. 2 ist eine Schwingung der Fein-Spur dargestellt. Unter dieser Spur sind die beiden, von dieser Code-Spur erhaltenen sinusförmigen Outputs in Abhängigkeit von Codier-Scheiben-Winkel aufgezeichnet. Das am meisten kennzeichnende Bit (binäres Zeichen) aus der Fein-Spur, nämlich das X2-Bit, wird direkt aus der Sinus-Welle durch deren Verbringen in Rechteckform erhalten. Die X2-Indikation beruht auf den zwei Durchgängen (transitions) zu diesem Bit für jeden Code-Zyklus der Fein-Spur. Zusätzliche Bits, die zur besseren Auflösung aus der Fein-Spur abgeleitet wurden, sind aus den X4-, X8-, X16-, X32-Bits unten in dieser Figur ersichtlich. Offensichtlich bilden die von der Fein-Spur abgeleiteten fünf Bits einen natürlichen Binär-Code, der von 0 bis 31 durchzuzählen ist, woraus sich 32 Durchgänge in einem Code-Zyklus ergeben.

Um die am wenigsten kennzeichnenden Bits aus der Fein-Spur zu bilden, wird eine Familie von Wellen-Formen synthetisiert (Fig. 2). Diese Familie von Wellen-Formen beinhaltet die Sinus-Schwingung sowie die um Inkremente von 11¼ Grad phasenverschobenen Sinus-Schwingungen. Gemäß Fig. 3 werden die Schwingungen in parallel circuits (Parallelkreisen) synthetisiert. Jede Schwingungs-Form ist gebildet durch entsprechendes Gewichten der Sinus- und Cosinus-Signale und Summieren dieser Signale. Der resultierende Vektor ist eine Sinuslinie der gleichen Amplitude und Frequenz wie die ursprünglichen Sinuslinien, jedoch vom Sinus um die angezeigten Beträge phasenverschoben. Für einen X16-Multiplier würde nur die Hälfte Sinuslinien benötigt und sie würden um Winkel von 22½ Grad zunehmen. In ähnlicher Weise wären für einen X64-Multiplier doppelt so viele Sinuslinien erforderlich, wobei die Winkel-Zunahme 5⅝ Grad beträgt.

Die Familie der Sinuslinien wird in parallelen Gliedern in Rechteckform gebracht, um die Rechteckschwingungen zu bilden, die unter X2-Wellenlinie ersichtlich sind. Danach werden zur Verarbeitung der weniger signifikanten Bits in einem Exklusiv- ODER-Kreis ausgewählte Rechteck-Schwingungen kombiniert. Beispielsweise werden die Rechteck-Sinus- und Cosinus-Schwingungen in ein Exklusiv-ODER-Gatter eingegeben, um das X4-Bit abzuleiten. Das X4-Bit dient dann zum Erzeugen des X8-Bits, indem man es in ein Exklusiv-ODER-Gatter zusammen mit einem um 45° phasenverschobenes X4-Signal eingibt. Letztgenanntes Signal wurde wiederum aus einem Exklusiv-ODER-Gatter zugeführten 45° und 135° Signalen gewonnen. Das Ableiten des X16-Bits auf die gleiche Weise erfordert die doppelte Anzahl Parallel- Kreise, um phasenverschobene Rechteckschwingungen zu erzeugen und diese mit dem nächsten signifikanteren Bit zu kombinieren. Mit jedem zusätzlichen, von der Fein-Spur abgeleiteten Bit wird die Anzahl der erforderlichen gewichtenden, summierenden sowie Rechteckschwingungen erzeugenden Kreise verdoppelt.

Aufgabe der im Patentanspruch 1 definierten Erfindung ist es, die bekannten Codiersysteme dadurch in der Richtung einer Vereinfachung weiter zu entwickeln, daß die Anzahl der parallelen gewichteten und summierenden Kreise, die zum Synthetisieren multipler Bits aus einer Fein-Spur erforderlich sind, verringert wird.

Andere Code-Spuren außer der Fein-Spur werden als Zyklus-Zähl-Bits bezeichnet. Zusammen bestimmen diese Bits die absolute Adresse der Fein-Spur, bei der die Scheibe positioniert ist. Bei einem System-Typ liefert jede dieser Spuren einen direkten natürlichen binären Output (NB Output). Die Raum-Frequenz der Spuren nimmt in Richtung zum Zentrum der Codierscheibe ab, bis bei der innersten Spur der Code bei einer Umdrehung nur noch einen Zyklus aufweist. Jedes Signal aus einer natürlichen binären Spur muß mit der vorherigen Spur synchronisiert sein. Hierzu verwenden herkömmliche Systeme zwei Detektoren, einen "Vorlauf" (lead) und einen "Nachlauf"-(lag) Detektor für jede natürliche binäre Spur (natural binary track). Die Übergänge der Signale von diesen Detektoren gewährleisten gemäß Fig. 4 Vor- oder Nachlauf-Übergänge im nächsten, weniger signifikanten Bit. In Abhängigkeit von der Wertigkeit des vorangegangenen Bit dient entweder das Signal vom Vorlauf- oder vom Nachlauf-Detektor zum Bilden des nächsten signifikanten Bit. Insbesondere wenn das Bit niederer Ordnung eine logistische Null ist, wählt das System das Vorlauf-Signal; wenn hingegen das Bit niederer Ordnung eine logistische Eins ist, wählt das System das Nachlauf-Signal. Das Ergebnis ist das in Fig. 4 unten ersichtliche natürliche binäre Bit (NB Bit).

Eine Abwandlung des vorbeschriebenen V-scan-Systems ist das nachstehend erläuterte U-scan-System. Bei diesem System kann eine Spur eliminiert werden und es wird das entsprechende Bit aus den vorangegangenen und nachfolgenden Spuren abgeleitet. In diesem Fall werden vier Detektoren, zwei vorlaufende und zwei nachlaufende, bei der folgenden Spur benötigt.

Ein Vorteil des Verfahrens des natural binary coding der Spuren besteht in der Möglichkeit, Viel-Schlitz-Gatter (multiple slit gratings) zu verwenden, wovon jedes mehrere Code-Zyklen überdeckt. Mehrfach-Schlitze sind wünschenswert für jede Spur, um den Signalpegel beim Photodetekor anzuheben sowie um kleine photographische Unvollkommenheiten (Kratzer, Staub u. dgl.) auszugleichen, die auf der Codierscheibe, insbesondere bei den feineren Spuren vorkommen können. Ein Nachteil des natürlichen binären Code-Systems ist die Notwendigkeit, Vor- und Nachlauf- Detektoren zu verwenden.

Der Gray-Code kommt demgegenüber ohne lead/lag-Detektoren aus. Bei diesem Code ist jederzeit immer nur ein Bit im "Übergang" (transition). Folglich ist eine Synchronisation zwischen den Spuren durch Vor- und Nachlauf-Detektoren nicht erforderlich. Ein Nachteil des Gray-Codes ist jedoch, daß Mehrfach-Schlitze, welche den Signal-Pegel am Detektor anheben, nicht bei allen Spuren vorgesehen werden können. Da bei einem Gray-Code jede Spur die feinste Auflösung bewirkt, ist die Leistung der Codiereinrichtung begrenzt.

Bekannt ist auch noch eine gattungsgemäße optische Codieranordnung, bei der aufeinanderfolgend eingeschaltete Beleuchtungseinrichtungen durch Faserenden vor einem Codeelement gegeben sind, wobei aufeinanderfolgendes Einschalten durch optische Teilung eines optischen Lichtpulses und anschließende Laufzeitvergrößerung erreicht wird (GB-PS 15 40 907). Diese optische Codieranordnung erfordert erheblichen technischen Aufwand mit Pulsen im Nanosekundenbereich.

Demgegenüber erbringt die Erfindung den Vorteil, daß die Zyklus-Zähl-Spuren hohe Signalpegel erbringen, weniger Optik benötigt wird als beim natürlichen binären System und das Codiersystem mit geringem technischen Aufwand auskommt.

Sowohl das natürliche binäre als auch das Gray-Code-System benötigen wenigstens eine Output-Leitung je Code-Spur. Acht Spuren beim Gray-Code erfordern acht Output-Kanäle, während für acht Spuren beim natürlichen binären Code sechzehn Ausgangs-Kanäle erforderlich sind. Demgegenüber werden nach der Erfindung wenige Ausgangskanäle (output leads) von den Detektoren des Systems benötigt.

Noch ein weiterer erzielter Vorteil besteht darin, daß ausgewählte Gruppen von Code-Spuren individuell beleuchtet sind.

Die Lichtträger sind in der Lage, sequentiell (aufeinander folgend) Code-Spur-Signale optisch zu multiplexen (d. h. Kanäle mehrfach auszunützen). Die derart gemultiplexten Signale werden im Codier-Kreis durch gemeinsame Detektor-Ausgänge empfangen. Hier werden dann die gemultiplexten Signale entmulitplext und entschlüsselt. Diese Anordnung vermindert somit wesentlich die Anzahl der Ausgangs-Kanäle aus dem Detektor-Bereich.

Nach einer vorteilhaften Ausgestaltung gehören zu den Codierspuren auf der Codierscheibe eine feine Codierspur, wenigstens eine signifikante, für einen natürlichen V-scan-Ausgang codierte Spur sowie wenigstens zwei signifikante, für einen Gray- Code-Ausgang codierte Grob-Spuren. Die den mehr signifikanten Spuren zugehörigen Detektor-Kreise beinhalten wenigstens einen Lead- und einen Lag-Detektor, während im zugehörigen Code-Kreis Elemente zum Selektieren entweder des Lead- oder des Lag-Ausganges vorgesehen sind, um jede Spur mit der vorherigen zu synchronisieren.

Der Decode-Kreis, der den am meisten signifikanten Gray-Code-Spuren zugeordnet ist, beinhaltet Schaltelemente zum Synchronisieren dieser Spuren mit den mehr signifikanten V-scan-Spuren. Diese bevorzugten Schaltelemente zum Synchronisieren der am meisten signifikanten Spuren mit mehr signifikanten Spuren beinhalten Mittel zum Decodieren des Gray-Code-Output zu einem Natural-Binary-Output mit einem, den Natural-Binary-Output aus den mehr signifikanten Spuren überlappenden Bit. Die überlappenden Ausgänge (outputs) werden miteinander verglichen und es wird der aus den am meisten signifikanten Code-Spuren stammende Natural- Binary-Output in Abhängigkeit von den Werten der überlappenden Bits modifiziert. Durch Anwendung der natürlichen binären Code-Spuren als am meisten signifikante Spuren können diese Spuren durch Mehrfach-Detektor-Schlitze erfaßt werden, die mehr als einen Zyklus überdecken. Dies erhöht die Durchlässigkeit des Systems zu den Detektoren. Bei der am meisten signifikanten Spur machen weite Schlitze Mehrfachschlitze überflüssig und es wird durch Anwendung des Gray-Code die Anzahl der für diese Spuren benötigten Detektoren vermindert.

Schließlich ist in vorteilhafter Weise die Anzahl der die sinusartigen Schwingungen gewichtenden und summierenden Kreise sowie die Komplexität der Logistik-Kreise gegenüber einem konventionellen Multiplier durch Anwendung von Quadranten- oder anderer Winkelsegment-Schaltungen verringert worden. Die sinusartigen Inputs in den Multiplier-Kreis sind für alle Segmente des Fein-Spur-Zyklus gleich. Ferner arbeitet der Multiplier-Kreis durch jedes Segment des Fein-Spur-Zyklus in identischer Weise.

Weitere Einzelheiten der Erfindung sowie durch diese erzielte Vorteile gehen aus der nachfolgenden Beschreibung von Ausführungs-Beispielen sowie aus der zugehörigen Zeichnung hervor; in dieser zeigt

Fig. 1 die Codierscheibe mit lichtemittierender Diode, Lichtschlitzscheibe und Photodetektor für die Fein-Spur, in stark vereinfachter perspektivischer Darstellung,

Fig. 2 die Familie phasenverschobener Sinuslinien, auch als Rechteckschwingungen dargestellt, sowie fünf in einem herkömmlichen Codiersystem erhaltene Bits,

Fig. 3 in einem herkömmlichen X32-Multiplier phasenverschobene Sinuslinien in Vektordarstellung,

Fig. 4 typiche Schwingungsformen mit Darstellung einer herkömmlichen Lead/Lag- Erfassung einer Code-Spur und Synchronisierung des Output-Signals mit einer vorherigen Code-Spur,

Fig. 5 ein erstes Beispiel der Codier-Einrichtung in Blockdarstellung,

Fig. 6 die Quadranten-Selektion sowie den Multiplier-Kreis zur Einrichtung gemäß Fig. 5,

Fig. 7 die Optik zur Fein-Spur-Erfassung, in schematischer Darstellung,

Fig. 8 verschiedene, im Kreis gemäß Fig. 7 erhaltene Schwingungs-Formen, aufgezeichnet in Abhängigkeit von der Winkel-Stellung der Codierscheibe,

Fig. 9 einen im Multiplier-Kreis gemäß Fig. 5 angewandten Vorverstärker und Inverter, als Schaltbild dargestellt,

Fig. 10 den Multiplier-Kreis gemäß Fig. 5, mit Quadrantenschaltung der Multiplier- Inputs, als Schaltbild dargestellt,

Fig. 11 fünf lichtemittierende Dioden LED über neun Code-Spuren samt den zugehörigen 20 Photodetektoren, in schematischer Darstellung,

Fig. 12 die Code-erfassende Optik, gemäß Fig. 11, als elektrisches Schaltbild dargestellt,

Fig. 13 den Zeitkreis zu der den Kreis gemäß Fig. 5 steuernden Zeitabfrage, als Schemabild,

Fig. 14 den Sequenz-Zeit-Geber zum Kreis gemäß Fig. 5, als Schaltbild dargestellt,

Fig. 15 den Data-Ready-Kreis zu Fig. 5, in Schaltbilddarstellung,

Fig. 16 einen Umsetzer aus einem der Zyklus-zählenden Kanäle in Fig. 5,

Fig. 17 den Zyklus-zählenden, entschlüsselnden Kreis zur Einrichtung gemäß Fig. 5, als Schaltschema dargestellt,

Fig. 18 ein Zeitkreis-Bild zur Erläuterung der Synchronisation zwischen aus den natürlichen binären bzw. aus den Gray-Code-Spuren erhaltenen Bits,

Fig. 19 eine bildliche Darstellung der Vorteile aus der Anwendung von gemischten natürlichen binären und Gray-Code-Zyklus zählenden Spuren,

Fig. 20 ein zweites Ausführungsbeispiel, bei dem ein Mikroprozessor einbezogen ist, als Elektroschaltbild dargestellt,

Fig. 21 den LED-Treiber-Kreis zum Beispiel gemäß Fig. 20, als Elektroschaltbild dargestellt und

Fig. 22 den Vektor und Rechteckwellen bildenden Kreis zum Beispiel gemäß Fig. 20, als Elektroschaltbild dargestellt.

Fig. 5 ist ein Block-Schaubild des Code-Lese- und Entschlüsselkreises (code detecting and decoding circuit) zum erfindungsgemäßen System. Wie noch zu erläutern sein wird, besteht die Code-Erfassungsoptik 32 aus einer Anzahl lichtemittierender Dioden LED, welche Licht auf die Code-Spuren der Code-Scheibe werfen, und aus einer Anzahl Photodektoren, die in Abhängigkeit von der Winkelstellung der Code-Scheibe Licht erhalten. Herkömmliche Sinuslinien-Outputs werden von der Fein-Spur über die Leitungen 34 und 36 abgenommen. Diese Signale werden um 90° gegenüber dem Fein-Spur-Zyklus phasenentmischt (phase separated) und bilden (terme) Sinus- und Cosinus-Signale. Die Sinus- und Cosinus-Signale werden in einen Multiplier-Kreis (Multiplizierer) 38 eingegeben. In einer noch zu erläuternden neuartigen Weise leitet der Mulitplier-Kreis aus den Sinus- und Cosinus-Signalen mehrere Informations- Bits her, um einen Output hoher Auflösung zu bewirken. In der Abbildung ist ein X32-Multiplier dargestellt; es sind jedoch auch andere Anordnungen brauchbar.

Wie später noch erläutert wird, werden die von den zwölf zusätzlichen Code-Spuren stammenden Signale optisch gemultiplext. Sämtliche 16 gemultiplexten Signale gelangen in vier Output-Leitungen, die hier mit Kanäle 1 bis 4 (CH 1 bis CH 4) bezeichnet sind. Diese Leitungen sind verbunden mit einem Demultiplex- und Decodier- Kreis 40. In vorliegendem Fall liefert dieser Kreis elf Informations-Bits in einem natürlichen binären Code. Andere Gestaltungen sind gleichwohl möglich.

Ein Folgezeitgeber-Kreis 42 liefert die Zeit-Signale für die Code-Erfassungsoptik 32, den Multiplier 38 sowie den Demultiplex- und Decodier-Kreis 40. Die Decodier- Operation wird eingeleitet von einem Abfrage-Signal (Interrogate signal) an den Zeitgeber-Kreis 42. Während des Decodierens wird aus dem Fertigdaten-Kreis (data ready circuit) 44 ein Signal auf die Leitung DR gegeben.

Bevor auf Einzelheiten zum Multiplier-(Multiplizier-)Kreis 38 eingegangen wird, werden zunächst anhand von Fig. 2 und 6 die Grundlagen des Quadrant-Switching- Multiplier (Quadranten-Wandler-Kreis) erläutert. Wie aus Fig. 2 unten zu ersehen ist, wiederholen sich die Code-Sequenzen der X8 und der weniger signifikanten Bits durch jeden Quadranten des Fein-Spur-Code-Zyklus.

Die vier Quadranten dieses Zyklus sind durch senkrechte, gestrichelte Linien (Fig. 6), durch die Bit-Sequenzen sowie durch die phasenverschobenen und in Rechteckform gebrachten Signale (Fig. 2 und 6) dargestellt.

Da jede dieser Code-Sequenzen sich selbst durch jeden Quadranten wiederholt, braucht ein Multiplier-Kreis lediglich dafür ausgelegt sein, um die sinusförmigen Inputs des Multipliers in einem dieser Quadranten zu erfassen, sofern die Inputs in dem Multiplier durch jeden Quadranten gleich gehalten werden. Aus dem Vergleich der phasenverschobenen Rechteck-Signale in Fig. 2 mit dem X32-Bit ist beispielsweise zu ersehen, daß die Signal-Durchgänge (transitions) dieses Bits an den Durchgängen der einzelnen Rechteckwellen erfolgen. Im ersten Quadranten des Code-Zyklus steuern z. B. die Durchgänge der zwischen 90° und 180° phasenverschobenen Rechteckwellen die Durchgänge im ersten Quadranten. Entsprechend steuern die Durchgänge der Rechteckwellen mit Phasenwinkeln zwischen 0° und 90° die Durchgänge im zweiten Quadranten. Die abfallenden Flanken dieser beiden Gruppen von Rechteckwellen steuern die Durchgänge im dritten bzw. vierten Quadranten des Code-Zyklus.

Wenn zunächst 16 Wellen benötigt werden, um die für den X32-Bit benötigten Durchgänge zu schaffen, so ist doch zu ersehen, daß die benötigte Anzahl von Rechteckwellen auf die Hälfte ermäßigt wird, indem man den Multiplier in einem einzigen Quadranten betreibt. Beispielsweise liefert die Gruppe von Rechteckwellen mit Phasenwinkeln zwischen 0 und 90 Grad die Anzahl Durchgänge, die im zweiten Quadranten der X32-Bit-Frequenz benötigt werden. Es verbleibt jedoch das Problem bei der Auslegung der Logik-Gatter im Multiplier, welche die Bit-Sequenz in einem Quadranten aus den Rechteckwellen-Signalen eben dieses Quadranten erzeugen. Wenn ferner der gleiche Multiplier für jeden Quadranten verwendet wird, müssen die Inputs in den Multiplier entsprechend dem Quadranten variiert werden, so daß die Rechteckwellen-Formation den Erfordernissen der Logik-Gatter entspricht.

Aus Fig. 2 geht auch hervor, ausgehend vom zweiten Quadranten des Fein-Spur- Zyklus, daß die X8-Bit-Wellenform des zweiten Quadranten identisch ist mit der 45-Grad-Rechteckwelle dieses Quadranten. Um also das X8-Bit zu erzeugen, muß man eine Sinuswelle nach Phasenverschiebung um 45 Grad in Rechteckform bringen und direkt auf einen X8-Output leiten.

Um die X16-Bit-Sequenz im zweiten Quadranten des Code-Zyklus mittels eines Exklusiv-ODER-Gatters herzuleiten, wird ein Signal benötigt, das eine Schwingungsform hat, wie sie gestrichelt unter der X8-Sequenz angedeutet ist (Fig. 2). Diese Schwingungsform läßt sich wiederum mittels eines Exklusiv-ODER-Gatters aus den 22½-Grad- und den 67½-Grad -Signalen im zweiten Quadranten herleiten. In gleicher Weise kann die X32-Sequenz im zweiten Quadranten mittels Exklusiv-ODER- Gatter aus der X16-Bit-Sequenz sowie die unter der X16-Sequenz gestrichelt dargestellte Schwingung abgeleitet werden. Letztere Schwingungsform kann wiederum mittels Exklusiv-ODER-Gatter aus den 56¼-Grad- und den 78¼-Grad-Signalen erhalten werden.

Mit einem zum Durchführen der vorbeschriebenen Steuer-Funktionen ausgelegten Multiplier kann dieser auch dazu dienen, entsprechende Outputs in jedem der drei anderen Quadranten des Fein-Spur-Zyklus zu bewirken, wenn er nämlich für ein Auslesen (readout) aus einem zweiten Quadranten geeignet ist, indem man dann die entsprechenden Sinus-Inputs auf den Kreis schaltet.

Bei diesen anderen Quadranten müssen die Inputs so aufgeschaltet werden, daß die normalerweise im zweiten Quadranten zu findenden Inputs nachgebildet sind. Die auf die gewichtenden und summierenden Kreise in jedem Quadranten des Code- Zyklus zu schaltenden Signale lassen sich gemäß Fig. 6 bestimmen. In dieser Figur sind konventionelle Cosinus- und Sinus-Signale zusammen mit deren Umkehr-Signalen dargestellt. Bei der Auswahl der Umkehr-Sinus- und Cosinus-Signale zum Ersetzen der Cosinus- und Sinus-Signale verdoppeln die Schwingungsformen im ersten Quadranten die Schwingungsformen im zweiten Quadranten, wofür der Multiplier ausgelegt ist. Dies ist für die genannten Signale durch dick ausgezogene Linien dargestellt. In ähnlicher Weise wurden im dritten Quadranten die Sinus- und Kehr- Cosinus-Signale sowie im vierten Quadranten die Kehr-Cosinus- und die Kehr-Sinus- Signale gewählt.

Der Quadrant des Code-Zyklus, in dem der Codierer liegt, ist durch die X2- und X4- Bits angegeben. Im Gray-Code sind diese Bits in Fig. 6 zu sehen (Signale A und B).

Die spezielle Anordnung der Fein-Spur-Code-Erfassungsoptik sowie der Multiplier- Kreis 38 sind aus Fig. 7 und 10 ersichtlich.

In Fig. 7 ist der Photodetektor-Kreis zum Liefern des Sinus-Outputs und in Fig. 8 sind ausgewählte Signale in Abhängigkeit von der Winkellage dargestellt. Um einen ersten Sinus-Output zum Darstellen des Sinus-Signals zu bewirken, werden zwei Gruppen von Schlitzen 52 und 54 in bezug auf die Fein-Spur 25 in der Art genau zur Deckung gebracht, daß jeder eine Anzahl Zyklen plus 180 Zyklus-Grade gegenüber dem anderen beabstandet ist. Die den Schlitzen 52 und 54 zugeordneten Detektoren sind die Photo-Transistoren 56 und 58, die in Gegentaktschaltung (push/ pull configuration) liegen. Andererseits sind die Schlitze 54 um 180 Grad aus der Phase in bezug auf die Schlitze 52; sie liegen in Linie mit lichtundurchlässigen Segmenten, so daß der Transistor 58 nicht leitet. Beim Rotieren der Codescheibe erhalten die beiden Transistoren abwechselnd Licht und erzeugen damit die in Fig. 8a und 8b dargestellten Outputs. Der auf Leitung 60 gelangende Output ist sinusförmig (Fig. 8c).

Zum Erzeugen eines Cosinussignals sind zwei Gruppen von Schlitzen 62 und 64 um eine Anzahl von Zyklen plus 90 Grad gegenüber den Schlitzgruppen 52 und 54 positioniert. Als Ergebnis erhalten die Cosinus-Detektor-Transistoren 66 und 68 derart Licht, daß auf Leitung 70 der aus Fig. 8f ersichtliche Output entsteht. Offensichtlich ist das Cosinus-Signal nach Linie 8f um 90 Zyklus-Grade gegenüber dem Sinus-Signal nach Fig. 8c voreilend.

Die Sinuswelle auf Leitung 34 wird in einem Umkehr-Vorverstärker 72 verstärkt und bildet die Umkehr-Sinuswelle . Dieses Signal wird nach Passieren eines Analog-Inverters 74 das verstärkte Sinus-Signal s. Der Vorverstärker 72 und der Inverter 74 sind in Fig. 9 im einzelnen dargestellt. Das Cosinus-Signal aus Leitung 36 wird in ähnlicher Weise vorverstärkt und umgekehrt im Verstärker 76 und Inverter 78.

Um die am meisten signifikanten Bits aus der Fein-Spur zu erhalten, die X2- und X4-Bits, werden die Sinus- und Cosinus-Signale in den X4-Multiplier 80 eingegeben. Dieser Kreis 80 liefert auch die aus Fig. 6 ersichtlichen Quadranten-Wahl-Bits A und B. Insbesondere werden im Kreis 80 die Sinus- und Cosinus-Signale in die Vergleicher 82 und 84 eingegeben, welche die Rechteckwellen A und B liefern. Wenn vom Folgezeitgeber 42 das Φ-Signal erhalten wird, werden auch die Signale A und B in den Flip-Flop-Speichern (latches) 86 und 88 gespeichert. Der Zwei-Bit-Gray- Code wird mittels des Exklusiv-ODER-Gatters 90 in einen Natural Binary entschlüsselt, wobei die X4-Bit-Ausgabe entsteht.

Wie oben erläutert wurde, bezeichnen die Signale A und B den Quadranten des Fein- Spur-Zyklus, in dem die Codierscheibe augenblicklich sich befindet. Diese Signale gelangen in eine Analogue Switch Bank (Analog-Schalt-Bank) 92, welche diejenigen s-, c-, - oder -Signale auswählt, die zum gewichtenden und summierenden Kreis über die XCOM- bzw. YCOM-Leitungen gelangen sollen. Die auf die XCOM- bzw. YCOM-Leitungen gegebenen sinusartigen Inputs gelangen in einen Quadranten- Multiplier, welcher entsprechend der oben erläuterten Theorie ausgelegt ist. D. h. zum Erzeugen des X8-Bit werden die sinusartigen Inputs durch Widerstände R 14 und R 15 gleich gewichtet und beim Knoten (node ) 96 beim Nichtumkehr-Input eines Vergleichers 98 summiert. Der Output aus dem Komparator 98 ist eine um 45 Grad voreilende Rechteckschwingung von der XCOM-Schwingung. Der Wert dieser Rechteckschwingung an der abfallenden Flanke des Φ 1-Zeit-Signals beim Multiplier 94 wird in einem Speicher (latch) 100 gespeichert, der das X8-Bit-Signal hält.

Wie erwähnt, stammt das X16-Bit-Signal aus dem Exklusiv-ODER-Gatter, das um 22½ Grad und 67½ Grad phasenverschobene Rechteckschwingungen vom XCOM- Signal verarbeitet und die resultierende Rechteckschwingung mit dem X8-Signal E-O-G behandelt (d. h. in einem Exklusiv-ODER-Gatter). Hierzu wird das um 22½ Grad voreilende Signal durch Gewichten und Summieren der resultierenden Signale beim Knoten 102 am Eingang in den Komparator 104 gebildet. Der Rechteckschwingungs- Output des Vergleichers 104 wird im Speicher 106 gespeichert, wenn von diesem Speicher das Φ 1-Signal abgefragt wird. In ähnlicher Weise wird die 67½ Grad Rechteckschwingung vom Komparator 108 erhalten und es wird dieses Signal in einem Speicher 110 gespeichert. Die in den Speichern 106 und 110 gespeicherten digitalen Signale werden durch das E-O-G 112 torgesteuert und liefern das in Fig. 2 unter dem X8-Bit gestrichelt eingezeichnete Signal. Dieses Signal wird wiederum in dem Gatter 114 mit dem X8-Bit E-O-G verarbeitet und liefert das X16-Bit.

In ähnlicher Weise werden die um 11¼ Grad, 33¼ Grad, 56¼ Grad sowie 78¾ Grad phasenverschobenen Rechteckschwingungen durch Gewichten und Summieren der Sinusschwingungen bei den Eingängen der Komparatoren 116, 118, 120 und 122 gewonnen. Die entsprechenden digitalen Signale werden in den Speichern (latches) 124, 126, 128 und 130 gespeichert, was ein Φ 1-Zeitsignal taktet. Die 11¼-Grad- und 33¾-Grad-Signale gelangen zum E-O-G 132, während die 56¼-Grad- und 78¾-Grad-Signale im E-O-G 134 verarbeitet werden. Die resultierenden Signale werden im E-O-G 136 verarbeitet und liefern das in Fig. 2 unter dem X16-Bit gestrichelt eingezeichnete Signal. Zusammen mit dem X16-Output wird schließlich das Signal nochmals E-O-G behandelt, um zum X32-Output zu gelangen.

Hieraus ist zu ersehen, daß in Abhängigkeit vom Quadranten des vom X4-Multiplier- Kreis angegebenen Fein-Spur-Zyklus die Sinuslinien zum Liefern der Inputs (voll ausgezogenen Linien in Fig. 6) in die parallel gewichtenden, summierenden und quadrierenden Kreise des Quadranten-Multipliers eingegeben werden. Diese Signale werden wiederum in Speichern gespeichert und dann den Logik-Gattern eingegeben, welche die phasenverschobenen Rechteckschwingungen zum Bilden von X8-, X16- und X32-Bits decodieren.

Für den X32-Multiplier wurde hier eine Quadranten-Schaltung beschrieben. Für eine bessere Auflösung kann indessen auch eine Oktanten-Schaltung zweckmäßig sein, wofür ein X6-Multiplier in Betracht kommt. In diesem Falle werden die drei ersten Bits, nämlich die X2-, X4- und X8-Bits zunächst in einem Oktanten-Selektor gewonnen. Ferner müssen zunächst acht Sinuslinien, deren Phasenwinkel die acht Winkel- Segmente des vollständigen 360-Grad-Fein-Spur-Zyklus bestimmen, vor dem Oktanten- Schaltkreis gewonnen werden. Insbesondere sind die 45-Grad- und die 135- Grad-Sinuslinien durch einen gewichtenden und summierenden Kreis zu erzeugen und deren Kehrwerte zu schaffen. Die neuen Sinuslinien werden zusammen mit den Sinus-, Cosinus- sowie Kehrsinus- Kehrcosinus-Schwingungen in der "Analog- Schalt-Bank" (analogue switch bank) 92 verarbeitet.

Fig. 11 zeigt ein vereinfachtes Anordnungsschaubild der lichtemittierenden Dioden LED und Photodetektoren für dreizehn Code-Spuren der Code-Erfassungsoptik 32. Das elektrische Schaltbild hierzu ist aus Fig. 12 ersichtlich. Wie bereits erwähnt, beleuchtet LED 57 dauernd eine Fein-Spur 25, um Sinus- und Cosinus-Signale von den Detektoren 56, 58, 66 und 68 zu erhalten. Die verbleibenden zwölf Code-Spuren erhalten Licht von den vier LED 150, 168, 178 und 196. Wenn im Codier-System eine Winkel-Lage abgefragt wird, beleuchten diese vier LED aufeinander folgend die Code-Spuren, um optisch die Signale von den Photodetektoren zu multiplexen.

Hierzu wird während der Eröffnungsphase der Abfrage-Sequenz die erste Code-Spur 152 zum Natural-Binary-Code durch Präzisionsschlitze beim "Vorlauf-Photodetektor" 156 und "Nachlauf-Photodetektor" 158 optisch abgefragt. Das gleiche erfolgt gleichzeitig für die zweite Natural-Binary-Code-Spur durch die Lead- und Lag-Phototransistoren 160 und 162. Die verbleibenden Photodetektoren sind vom LED 150 sowohl durch ihre räumliche Trennung als auch durch die Präzisions-Schlitze optisch isoliert. Wahlweise ist es auch möglich, die Spuren selektiv durch Faser-Optik zu beleuchten.

In der zweiten Phase der Abfrage-Sequenz bringt LED 168 Licht auf die dritte Natural- Binary-Code-Spur 164 sowie die vierte Natural-Binary-Spur 166. Die dritten und vierten Natural-Binary-Lead- und Lag-Signale werden mittels der Photodetektoren 170 und 172 bzw. 174 und 176 erhalten.

Während der dritten Phase der Abfrage-Sequenz werden vier Gray-Code-Spuren 180, 182, 184 und 186 durch Photo-Detektoren 188, 190, 192 und 194 erfaßt. In der vierten Phase der Sequenz erfassen die Photo-Detektoren 206, 208, 210 und 212 die Gray-Code-Spuren 198, 200, 202 und 204.

Es ist anzumerken, daß obwohl sechzehn einzelne Detektoren dargestellt sind, für einen Vier-Kanal-Output vier Detektoren genügen würden. Jede Gruppe von vier Photo-Detektoren, die in einer gemeinsamen Detektor-Output-Leitung zusammen münden, könnten durch einen einzigen Photo-Detektor ersetzt werden, der durch vier Gruppen von Schlitzen Licht erhält.

Aus Fig. 11 und 12 ist zu ersehen, daß die Signale von den sechzehn Photo-Detektoren, sofern lediglich eines der vier LEDs 150, 168, 178 und 196 zu einer gegebenen Zeit Licht abstrahlt, in den vier Output-Kanälen CH 1 und CH 4 nach der Zeit gemultiplext werden. Die aus Fig. 13 ersichtlichen Abfrage-Zeitsignale werden im Folgezeitgeber-Kreis (sequential timer) 42 gebildet, den Fig. 14 im einzelnen zeigt. Der Abfrage-Impuls triggert einen 25-Mikrosekunden-One-Shot-Multivibrator (monostabiler Multivibrator) 214 im Folgezeitgeber. Das Signal taktet die Speicher in den Multiplier-Kreisen 80 und 94, um die hier gespeicherten Signale sofort zu aktualisieren und damit die aus der Fein-Spur kommenden Bits zu aktualisieren. Φ 1 schaltet auch die LED 150 ein.

Der erste Natural-Binary-Decoding-Kreis benötigt ein Übertragungs-Signal vom Multiplier, wie noch erläutert wird. Um sicher zu sein, daß das Übertragungs-Signal (carry signal) absolut stabil ist, bevor das Umsetzen der ersten natürlichen binären Code-Spur eingeleitet wird, verzögert man durch die Inverter 216 und 218 das Φ 1- Signal. Das zweite natürliche binäre Bit wird ebenfalls während der um eine Periode verzögerten Phase entschlüsselt. Die Hinterkante des 25-Mikrosekunden-Impulses triggert den One-Shot-Multivibrator 220, der seinerseits das Φ 2-Signal zum Einschalten des LED 168 liefert und das Decodieren der dritten und vierten natürlichen binären Bits von den Lead-and-Lag-Signalen aus den Kanälen CH 1 bis CH 4 einleitet. Sodann wird ein dritter One-Shot 222 getriggert, um ein Signal Φ 3 zu liefern. Φ 3 schaltet LED 178 auf und steuert das Speichern der vier letzten signifikanten Gray-Code-Bits.

Schließlich liefert One-Shot 224 den letzten Zeit-Impuls Φ 4, um über LED 196 die vier am meisten signifikanten Gray-Code-Inputs auszulösen.

Der aus Fig. 15 ersichtliche Fertig-Daten-(data ready)Kreis 44 ist ein ODER-Gatter und gebildet durch Verknüpfen der vier Phasen-Signale zu einem gemeinsamen Input eines Vergleichers (comparator) 226.

Es ist anzumerken, daß die LED 150 über den ersten und zweiten natürlichen binären Code-Spuren durch das Φ 1-Zeitsignal gesteuert sind. Die Fein-Spur- und 1-2-NB- Multiplier-Speicher werden am Ende der Phase einmal je Periode aktualisiert. Die verbleibenden Phasen-Perioden Φ 2 bis Φ 4 sind ebenfalls 25 Mikrosekunden lang. Die natürlichen binären sowie die Gray-Code-Bits werden am Ende einer jeden Phase gespeichert (latched), um einen ordnungsgemäßen Output zu erhalten.

Jedes Analog-Signal in jedem der vier Kanäle CH 1 bis CH 4 aus den Code-Erfassungsoptiken wird in je einem zugehörigen Verstärker 230, 232, 234 bzw. 236 verstärkt. Von diesen untereinander identischen Verstärkern ist der Verstärker 230 in Fig. 16 im einzelnen dargestellt. Das Signal vom Photodetektor wird auf den Umkehr-Input eines Verstärkers 238 gegeben und es wird der Output aus dem Verstärker auf den Umkehr-Input eines Comparators 240 gegeben. Dieses Signal gelangt danach in den Natural-Binary-Decoder und Speicher 242 sowie zu dem Gray-Code-Speicher 244. Diese Kreise sind im einzelnen in Fig. 17 dargestellt.

Der natürliche binäre Code ist durch mehrfache Bit-Übergänge bei Code-Wechseln gekennzeichnet. Ein extremes Beispiel hierzu ist "Alle Null" von "Alle Eins" oder umgekehrt. Wenn für jede Spur ein einziger Detektor verwendet sowie ferner die Code-Scheibe und die Schlitze nicht genau in einer Linie liegen würden, dann könnten einzelne Bits etwas zu früh oder zu spät "on" oder "off" sein; das entsprechende "Wort" am Output würde hierdurch äußerst ungenau. Um Mehrdeutigkeit in den Read- Out-Signalen zu vermeiden, wird bei einem natürlichen binären System ein V-Abtast- System (V-scan) angewandt; auch hier wird ein solches System zum Lesen der natürlichen binären Bits verwendet. Die V-Abtastung ist dadurch gekennzeichnet, daß alle zykluszählenden Bits von zwei Stellungen abgeleitet werden. Im Hinblick auf das Sinus-Signal aus der Fein-Spur liegen diese Stellungen phasenmäßig so, daß kein erfaßtes V-Abtast-Signal jemals im "Durchgang" (transition) liegt, wenn die Fein- Spur gerade wechselt. Wie anhand von Fig. 4 erläutert wurde, eilt ein erfaßtes Signal gegenüber dem Signal des vorherigen Bit vor und ein anderes Signal läuft demgegenüber nach. Wenn das Bit niederer Ordnung eine logistische Null ist, wird das "voreilende" Photodetektor-Signal ausgewählt; ist aber das Bit niederer Ordnung eine Eins, dann wird das "nachlaufende" Detektor-Signal gewählt. Derart wurde das in Fig. 4 ganz unten gezeigte Bit erhalten. Dieses Bit ist zu dem vorangegangenen natürlichen binären Bit synchronisiert worden. Indem man derart jedes natürliche binäre Bit mit dem vorherigen natürlichen binären Bit synchronisiert, werden alle derartigen Bits mit der Fein-Spur synchronisiert.

Der natürliche binäre Decoder nach Fig. 17 beinhaltet einen selektierenden Logistikübertrager 246 und einen Vor/Nachlauf-Logistikkreis 248. Während der ersten Phase der Zeit-Sequenz ist die Betriebsweise des Kreises 242 folgendermaßen. Das ""- Signal vom Multiplier 80 passiert den Inverter 250, wenn das Φ 1-DEL-Signal hoch ist. Die - und C-Signale werden auf die entsprechenden UND-Gatter 252 und 254 des Lead/Lag-Selektors 248 übertragen. Entsprechend den Regeln der V-Abtast- Logik passiert das Lead-Signal durch den Inverter 256, wenn das X2-Bit Null ist, d. h. wenn das -Signal hoch ist. Andererseits läßt ein X2-Bit Eins, entsprechend einem hohen C-Signal, das Lag-Signal auf Leitung D 2 durch den Inverter 256 passieren. Am Ende des Φ 1-DEL-Impulses wird das erste natürliche binäre Signal beim Ausgang aus dem Inverter 256 im Speicher 258 gespeichert.

Auch das zweite natürliche binäre Bit ist während dieser ersten Zeit-Phase bestimmt. Hierzu werden die NB1- und -Signale als C- und -Signale in den selektierenden Lead/Lag-Kreis 260 eingegeben. Sofern das NB1-Signal eine Null ist, passiert ein -Signal das Lead-Signal an Linie D 3 durch den Inverter 262. In ähnlicher Weise passiert ein hohes NB1-Signal das Lag-Signal auf Linie D 4 durch den Inwerter 262.

Beim Durchgang von der Φ 1- zur Φ 2-Periode werden die ersten und zweiten natürlichen binären Bits in den entsprechenden Speichern 258 und 264 gespeichert und es wird aus dem Speicher 264 ein -Signal zurück in den Selektiv-Übertrager 246 gegeben. Das Hohe Φ 2-Signal läßt das -Signal durch den Inverter 250 passieren. Mit diesem neuen "Übertrag"-Signal, das den selektierenden Lead/Lag-Kreis 248 erreicht, wird aus den Inputs D 1 oder D 2 ein Lead- oder ein Lag-Signal selektiert und erzeugt ein drittes natürliches binäres Bit am Output zum Inverter 256. Es werden auch wie zuvor C- und -Signale beim selektierenden Kreis 260 angewandt, um aus den Linien D 3 und D 4 Lead- oder Lag-Signale für das vierte natürliche binäre Bit zu wählen. Am Ende der zweiten Phase werden diese beiden letzt hergeleiteten natürlichen binären Bits in den Speichern 266 und 268 gespeichert. An diesem Punkt werden die ersten vier natürlichen binären Bits, deren jedes durch eine V-Abtast- Logik mit dem vorangegangenen natürlichen binären Bit synchronisiert wurde, an den Output-Terminals 1NB bis 4NB bereitgehalten.

Während jeder der dritten und vierten Zeit-Phasen werden vier Gray-Code-Spuren beleuchtet; am Ende jeder dieser Phasen werden vier erfaßte Gray-Code-Bits in den entsprechenden Speichern des Speicher-Kreises 244 gespeichert. Nur einer der acht in Φ 3 und Φ 4 erhaltenen Gray-Code-Bits wechselt zu einer bestimmten Zeit.

Im Entkoder 270 werden die in den Speichern 244 gespeicherten Gray-Code-Bits in einen natürlichen binären Code umgeschlüsselt. Dieser Entkoder ist eine Bank von Exklusiv-ODER-Gattern. Jedes Bit, außer dem am meisten signifikanten Bit, wird durch Verarbeiten des Gray-Code-Bit im Exklusiv-ODER-Gatter mit dem nächst signifikanteren natürlichen binären Bit gebildet. Das am meisten signifikante natürliche binäre Bit ist das gleiche wie das am meisten signifikante Gray-Code-Bit.

Obwohl die vom Gray-Code umgeschlüsselten natürlichen binären Bits inhärent untereinander synchronisiert sind, müssen diese Bits noch mit dem vierten natürlichen binären Bit synchronisiert werden, das vom Lead/Lag-Logikkreis stammt. Hierzu sind die Code-Spuren so ausgelegt, daß die vom Gray-Code abgeleiteten natürlichen binären Bits ein Bit beinhalten, welches das vierte natürliche binäre Bit überlappt, aber das dem letztgenannten Bit um 90 Zyklus-Grade nacheilt. Das zeigt Fig. 18, worin das vom Lead/Lag-Kreis erhaltene natürliche binäre Bit am Kopf aufscheint; die drei am wenigsten signifikanten natürlichen binären Bits, die vom Gray-Code abgeleitet sind, scheinen darunter auf. Als nächstes sind die drei am wenigsten signifikanten Gray-Code-Bits dargestellt, von denen die natürlichen binären Bits abgeleitet wurden.

Das vom Gray-Code abgeleitete, am wenigsten signifikante, natürliche binäre Bit wird mit dem am meisten signifikanten natürlichen binären Bit verglichen, das bereits mit der Fein-Spur verknüpft (linked) ist. Der Vergleich erfolgt in einem UND- Gatter 272 mit dem Kehrwert des 4NB-Bit als dem einen Input und dem überlappenden natürlichen binären Bit von dem Gray-Code als dem anderen Input. Wenn das letzte natürliche binäre Bit eine Null und das vom Gray-Code abgeleitete natürliche binäre Überlappungs-Bit eine Eins ist, wird angenommen, daß beim ersterwähnten ein Durchgang erfolgt, während die Gray-Code-Sequenz noch nacheilt. In diesem Falle wird zu der vollständigen dekodierten Gray-Code-Bit-Sequenz in einem Addierwerk 274 eine Eins addiert, um das überlappende Bit dem synchronisierten Bit gleich zu machen. Dies bringt die vollständige, vom Gray-Code abgeleitete Bit-Sequenz in Synchronisation mit der Fein-Spur. Das überflüssige überlappende Bit wird vom Output fallengelassen.

Die gleichzeitige Anwendung sowohl von natürlichen binären Code-Spuren als auch von Gray-Code-Spuren ist eine Besonderheit vorliegenden Systems. Wie bereits bemerkt, benötigt das V-Abtast-System zwei Detektoren je Code-Spur, während der Gray-Code lediglich mit einem Detektor auskommt. Aus diesem Grunde verwenden einige bekannte Systeme den Gray-Code, um sämtliche Zyklus-zählenden Bits zu erhalten. Andererseits haben andere bekannte Systeme V-Abtastung verwendet, um Mehrfach-Schlitze je Code-Spur zu ermöglichen und um die Zahl der Detektor-Signale zu erhöhen.

Fig. 19 veranschaulicht die Verbesserung im Schlitz-Bereich und die dadurch bewirkte Anhebung des Anzeige-Pegels (detector level), welche durch die kombinierte Anwendung der V-Abtastung und des Gray-Code möglich ist. Durch Beschränkung des Gray-Code auf die verhältnismäßig groben Spuren ist der Schlitz-Bereich vielfach breiter als dies möglich wäre, wenn der Gray-Code für sämtliche Spuren angewandt würde. Der Gray-Code wird zum natürlichen binären in einem Prozeß dekodiert, der vom am meisten signifikanten Bit zum am wenigsten signifikanten Bit fortschreitet. Beim Decodieren der Gray-Code-Signale erfolgt ein Übergang von jeder Spur, einschließlich der gröbsten, zu den Bits mit feinster Auflösung und ist in diesen enthalten. Somit ist die Schlitz-Breite einer jeden Spur durch die feinste Code-Spur bestimmt. Weil für den am meisten signifikanten Gray-Code-Bit im Codierer üblicherweise ein Zyklus je Umdrehung vorgesehen ist, kann man keine Mittelwerte über mehrere Zyklen der Grob-Spur bilden. Diese Unmöglichkeit, auch aus den gröbsten Code-Spuren Mittelwerte zu bilden, beschränkt die Genauigkeit einer jeden Bit-Sequenz, einschließlich derjenigen mit der höchsten Auflösung.

Das natürliche binäre V-Abtast-System ist gekennzeichnet durch eine Fein-Spur, welche vollständig die Genauigkeit bestimmt, jedoch auf Kosten zweier Detektoren je Bit. Die Zähl-Frequenz rückt von den feineren Bits zu den gröberen Bits vor; Durchgänge der gröberen Bits haben keinen Einfluß auf die letzte Genauigkeit, wie dies beim Gray-Code der Fall ist.

Es ist nun ein besonderer Vorteil der Erfindung, daß durch sie die dem V-Abtast- Codiersystem eigene Genauigkeit dem ganzen neuen System zugute kommt.

Die besondere Komplexität der V-Abtastung (V-scan) wird lediglich für wenige Code- Spuren benötigt. Sobald die Code-Frequenz verhältnismäßig grob ist, wird die nutzbare Breite des Gray-Code-Schlitzes hinreichend groß, um bedeutendere Detektor- Ströme zu erlauben. Da nunmehr in vorteilhafter Weise der Gray-Code im Verbund mit einem V-Abtast-System angewandt wird, ist die Genauigkeit nicht begrenzt, wie dies früher bei bekannten Gray-Code-Sequenzen der Fall war.

Wie in Fig. 19A dargestellt, sehen die Viel-Schlitz-Gitter bei jedem natürlichen binären Detektor eine wirksame Schlitz-Breite von 0,015 Zoll (0,381 mm) vor. Die Anzahl der Schlitze eines Viertel-Code-Zyklus bei jedem Detektor liegen zwischen drei bei der 4NB-Spur und 48 bei der Fein-Spur. Jeder Gray-Code-Schlitz hat eine Breite von 0,0025 Zoll (0,0635 mm), das ist ein Achtel der Breite des 4BN-Zyklus. Für scharfen Kontrast hat bei einem reinen Gray-Code-System mit 14 Bit, 16 384 Statement, zwei Zoll (50,8 mm) Durchmesser der Code-Scheibe jeder Viertel-Bit- Schlitz eine Breite von 0,00008 Zoll (0,002032 mm). Somit ist durch das neue kombinierte natürliche binäre und Gray-Code-System die schmälste wirksame Schlitz- Breite 30mal so groß als bei einem reinen Gray-Code-System.

Der Gray-Code Entkoder-Kreis, einschließlich dem Gray- in -NB-Entkoder 270, UND- Gatter 272 sowie Addierwerk 274 lassen sich leicht durch ein ROM-Chip (read-only memory chip) ersetzen. Der Input in das Memory würde die acht Bits beinhalten, die in den Gray-Code-Speicher 244 gespeichert sind; ferner das überlappende Bit aus den NB-Speichern 242. Hierfür wären 2⁹ oder 512 Adressen im Memory erforderlich. Die sieben erforderlichen NB-Bits plus das überlappende Bit können aus dem Acht-Bit-Output eines 512 × 8-Memory-Chip entnommen werden.

Anwender von optischen Entkodern verwenden oft auch sonst in ihrem System Mikroprozessoren. Sofern ein solcher Mikroprozessor über nicht ausgenützte Kapazitäten verfügt, ermöglicht das Konzept des optischen Multiplexens das Entschlüsseln im Mikroprozessor unter erheblichen Ersparnissen in der Anlage. Ein Beispiel eines solchen Systems ist in Fig. 20 dargestellt. Es handelt sich hier um ein zweiachsiges System, in welchem zwei optische Kodierer zum Datenverarbeiten (monitoring) der Höhe (elevation) und des Azimuth eines mechanischen Systems dienen.

Wie Fig. 20 zeigt, werden sowohl die Azimuth-Code-Leseoptik 280 als auch die Höhen-Code-Leseoptik 282 jede durch einen LED-Drive 284 gesteuert, der wiederum durch den Mikroprozessor 286 gesteuert ist. Während unterschiedlicher Phasen der Zeit-Sequenz werden die Sinus- und Cosinus-Signale der zugehörigen Code-Leseoptiken durch Verstärker 288 und 290 einem Vektor-bildenden sowie -quadrierenden Kreis 292 zugeführt. In diesem Falle werden nur drei Bits von der Feinspur abgeleitet; es werden somit nur vier Vektoren zum Bilden der X2-, X4- und X8-Bits benötigt. Diese vier Vektoren werden in den Mikroprozessor eingegeben.

Der Mikroprozessor übernimmt die Funktion der Exklusiv-ODER-Gatter in einem herkömmlichen X8-Multiplier. Durch digitalisierende und verstärkende Kreise 294, 296, 298 und 300 werden vier zusätzliche Kanäle von den Code-Lese-Optiken 280 und 282 nach der Zeit gemultiplext. Die digitalisierten Signale D 1 bis D 4 werden in den Mikroprozessor eingegeben, welcher die natürlichen binären sowie die Gray- Code-Bits entschlüsselt.

Die Zeit-Sequenz zum Steuern der lichtemittierenden Dioden in den Code-Lese- Optiken wird erzeugt in einem LED-Treiber-Kreis 284 unter Steuerung durch fünf Zeit-Signale Φ 1, Φ 2, Φ 3 und Φ 4 sowie der Azimuth/Elevation-Wahl. Der LED-Treiber 284 bewirkt acht zeitlich phasenverschobene Signale, vier zum Erregen der Azimuth-Code-Leseoptiken und vier zum Erregen der Höhen-Code-Leseoptiken.

Während der ersten Phase werden die LEDs über der Azimuth-Fein-Spur sowie die ersten und zweiten NB-Spuren erregt. Hierdurch erhalten die 0-, 90-, 45- und 135-Grad- Vektoren Energie und die ersten und zweiten NB-Lead/Lag-Digits D 1 bis D 4. Die acht so gebildeten Bits werden in dem Hilfsspeicher des Mikroprozessors gespeichert. In der nächsten Phase erhält die dritte NB-Spur Licht und es werden die Lead/ Lag-Signale dieser Spur dem Mikroprozessor über Leitungen D 1 und D 2 zugeführt. In der dritten Phase erhalten vier Gray-Code-Spuren Licht und es gibt vier Gray- Code-Bit-Inputs in den Mikroprozessor auf Leitungen D 1 bis D 4. Zum Abschluß der Azimuth-Code-Ablesung werden in der vierten Phase die Gray-Code-Bits 5 bis 8 dem Mikroprozessor auf Linien D 1 bis D 4 eingegeben. In den Phasen fünf bis acht wird diese Datenerfassungs-Sequenz für den Höhen-Daten-Entkoder wiederholt.

Sodann digitalisiert der Mikroprozessor die Daten und bildet zwei Dreihzehn-Bit-NB- Code-Sequenzen, eine für jede Achse. Für einen Anwendungsfall werden die Daten dann beispielsweise mit 6400/8192 multipliziert und in binär-codierte Dezimale umgewandelt, um einen militärischen 6400-Artillerie-Code zu bilden. Nach etwa sechs Millisekunden Rechnerarbeit schaltet der Mikroprozessor das Ergebnis als Output in die Speicher 302, 304, 306 und 308. Diese Speicher können im Hinblick auf Serien-Rechnungen geschaltet sein.

Claims

1. Optische Codier-Anordnung mit einer Codierscheibe, deren Winkelstellung erfaßt wird und die mehrere konzentrische optische Code-Spuren trägt, ferner mit einer die Code-Spuren belichtenden Vorrichtung, mit Detektoren zum Erfassen des durch die Code-Spuren gelangenden Lichtes und mit entschlüsselnden Kreisen, die in Abhängigkeit von den Outputs aus den Detektoren einen Winkel-Output liefern, gekennzeichnet durch optisches Multiplexen von aus mehreren, aufeinander folgend aktiv eingeschalteten Beleuchtungseinrichtungen gewonnenen Code-Spur-Signalen.

2. Codier-Anordnung nach Anspruch 1, gekennzeichnet durch die Merkmale:

a) mehrere Beleuchtungseinrichtungen, deren jede zwar wenigstens einer Gruppe von Code-Spuren zugeordnet, aber gegenüber den nicht zugeordneten Code-Spuren optisch abgeschirmt ist,
b) Einrichtungen zum optischen Multiplexen der Code-Spur-Signale durch sequenzmäßiges Schalten der Beleuchtungseinrichtungen,
c) gemeinsame Detektor-Outputs, wovon jeder solcher Output je einer einzelnen Code-Spur aus der Vielzahl der Code-Spur-Gruppen zugeordnet ist, und
d) Dekodierkreise zum Entmultiplexen der gemeinsamen Detektor-Outputs und zum Erzeugen eines auf den Informationen aus sämtlichen Code- Spuren beruhenden Winkel-Outputs.

3. Codier-Anordnung nach Anspruch 1 bzw. 2, gekennzeichnet durch je einen jeder einzelnen Code-Spur zugeordneten individuellen Photo-Detektor und durch Verbindung mehrerer Photo-Detektoren mit je einem gemeinsamen Detektor-Output.

4. Codier-Anordnung nach mindestens einem der Ansprüche 1 bzw. 2, gekennzeichnet durch die Merkmale:

a) zu den Code-Spuren gehören eine Fein-Code-Spur und mindestens eine für einen natürlichen binären Output codierte signifikante Spur sowie zwei am meisten signifikante, für einen Gray-Code-Output codierte Grob-Spuren,
b) die den mehr signifikanten natürlichen binären Spuren zugeordneten Detektor-Kreise beinhalten wenigstens einen Vorlauf- und einen Nachlauf- Detektor und die diesen Spuren zugeordneten Dekodier-Kreise beinhalten Selektier-Kreise zum Wählen entweder des Vorlauf- oder des Nachlauf- Detektor-Outputs und zum Synchronisieren der jeweiligen Spur mit der vorangegangenen Spur, und
c) die den am meisten signifikanten Gray-Code-Spuren zugeordneten Decodier- Kreise beinhalten Synchronisierkreise zum Synchronisieren dieser Spuren mit den mehr signifikanten Spuren.

5. Codier-Anordnung nach Anspruch 4, gekennzeichnet durch die Merkmale:

a) die Synchronisier-Anordnung zu den am meisten signifikanten bzw. den mehr signifikanten Spuren beinhalten wenigstens eine Decodier- Anordnung zum Umsetzen des Gray-Code-Outputs in einen natürlichen binären Output, der den natürlichen binären Output aus den mehr signifikanten Spuren um ein Bit überlappend ist.
b) wenigstens einen die überlappenden Bits vergleichenden Komparator und
c) eine den natürlichen binären Output von den am meisten signifikanten Code-Spuren in Abhängigkeit von den Werten der überlappenden Bits modifizierende Anordnung.

6. Codier-Anordnung nach mindestens einem der Ansprüche 4 bzw. 5, dadurch gekennzeichnet, daß jeder den mehr signifikanten Code-Spuren zugeordnete Detektor Licht durch mehrere Schlitze erhält und daß die Schlitze sich über mehrere Code-Zyklen erstrecken.

7. Codier-Anordnung nach mindestens einem der Ansprüche 1 bis 6, gekennzeichnet durch die Merkmale:

a) die Codierscheibe trägt eine Code-Fein-Spur,
b) die Detektoren liefern sinusartige Detektor-Outputs als Funktion der jeweiligen Winkeleinstellung der Codierscheibe,
c) Multiplizier-Kreise, die einen digitalen Multibit-Output aus den sinusartigen Outputs dadurch liefern, daß eine Familie von Sinusschwingungen in Parallelkreisen phasenverschoben, in Rechteckschwingungen verwandelt und mit Rechteckschwingungen aus Parallelkreisen logisch verknüpft werden,
d) Auslegung der Multiplizier-Kreise in der Art, daß ein digitaler Multibit- Output direkt aus den sinusartigen Detektor-Outputs allein durch eine Vielzahl von Segmenten des Fein-Spur-Zyklus erhalten wird, und
e) Selektivkreise zum Modifizieren der sinusartigen Inputs in die Multiplizier- Kreise in der Art, daß diese Inputs durch sämtliche Segmente des Fein- Spur-Zyklus identisch sind.

8. Codier-Anordnung nach Anspruch 7, gekennzeichnet durch die Merkmale:

a) die Detektoren sind zum Liefern zweier sinusartiger Detektor-Outputs als Funktion der Winkeleinstellung der Codierscheiben ausgelegt,
b) Auslegung der Multiplizier-Kreise zum Vorsehen eines digitalen Multibit- Outputs aus den sinusartigen Outputs durch Gewichten und Summieren der sinusartigen Outputs in Parallel-Kreisen, Umwandeln der summierten Signale in Rechteckschwingungen und logisches Verknüpfen der Rechteckschwingungen aus den Parallel-Kreisen,
c) eine Anordnung zum Erzeugen einer Vielzahl von Sinusschwingungen, deren untereinander gleiche Phasenwinkel gleiche Winkel-Segmente auf dem vollständigen 360-Grad-Spur-Zyklus definieren,
d) Segment-Wahl-Kreise zum Erzeugen der von der Fein-Spur stammenden, am meisten signifikanten Bits, welche auch je ein Segment des Fein- Spur-Zyklus anzeigen und e) Schaltkreise zum Ausschalten eines Paares der Sinusschwingungen auf einen Multiplizier-Kreis in Abhängigkeit von dem Winkel-Segment des Fein-Spur-Zyklus, von dem die am meisten signifikanten Bits bezeichnend sind.

9. Codier-Anordnung nach Anspruch 7, gekennzeichnet durch die Merkmale:

a) die Detektoren liefern in Abhängigkeit von der Winkelstellung der Codierscheibe zwei sinusartige Outputs,
b) die Multiplizier-Kreise liefern einen digitalen Multibit-Output aus den sinusartigen Outputs durch deren Gewichten und Summieren in Parallel- Kreisen, Umwandeln der summierten Signale in Rechteckschwingungen und logisches Kombinieren der Rechteckschwingungen aus den Parallel- Kreisen,
c) Erzeugung von 2ⁿ-Sinusschwingungen, wobei n eine beliebige ganze Zahl größer als Eins ist und die Phasenwinkel der 2ⁿ-Sinusschwingungen 2ⁿ-gleiche Winkel-Segmente des vollständigen 360-Grad-Fein-Spur-Zyklus definieren,
d) einen Segment-Wahl-Kreis zum Erzeugen der n am meisten signifikanten, von der Fein-Spur abgeleiteten Bits, welche Bits für ein Segment des Fein-Spur-Zyklus kennzeichnend sind und
e) einen Segment-Wahl-Kreis zum Aufschalten eines Paares der 2ⁿ-Sinusschwingungen in einem Multiplizierkreis in Abhängigkeit vom Winkel- Segment des Fein-Spur-Zyklus, aus dem die n am meisten signifikanten Bits maßgebend sind.

10. Codier-Anordnung nach mindestens einem der Ansprüche 8 bzw. 9, wobei die sinusartigen Outputs 90 Grad Phasenverschiebung haben, gekennzeichnet durch die Merkmale:

a) einen Schaltkreis zum Erzeugen von zwei natürlichen binären Bits aus den beiden sinusartigen Detektor-Outputs als am meisten signifikante, aus der Fein-Spur abgeleitete Positions-Bits,
b) einen Schaltkreis zum Umkehren der sinusartigen Detektor-Outputs,
c) einen Schaltkreis zum paarweisen Aufschalten der sinusartigen Detektor- Outputs samt deren Kehrwerten auf einem Multiplizierkreis in Abhängigkeit von dem, durch die am meisten signifikanten Bits angezeigten Quadranten im Fein-Spur-Zyklus und
d) im Multiplizierkreis Parallelkreise zum Gewichten und Multiplizieren des aufgeschalteten Paares von Sinusschwingungen, zum Umformen der summierten Signale in Rechteckschwingungen und zum logischen Verknüpfen der Rechteckschwingungssignale aus den Parallelkreisen und Bilden der aus der Fein-Spur abgeleiteten weniger signifikanten binären Bits.

11. Codier-Anordnung nach Anspruch 10, dadurch gekennzeichnet, daß die Phasenwinkel der aufaddierten Signale gleichmäßig je einen Winkelbereich von 90 Grad überdecken.

12. Codier-Anordnung nach mindestens einem der Ansprüche 2 bis 11, gekennzeichnet durch die Merkmale:

a) Zuordnung gemeinsamer Detektor-Outputs zu Gruppen gemultiplexter Code-Spuren,
b) einen Dekoder-Kreis zum Entmultiplexen der gemeinsamen Detektor- Outputs,
c) einen Multiplizier-Kreis zum Erzeugen eines digitalen Multibit-Outputs aus sinusartigen Outputs der Fein-Spur durch Ableiten einer Familie phasenverschobener Sinusschwingungen in Parallelkreisen, Umwandeln der Sinusschwingungen in Rechteckschwingungen und logisches Verknüpfen der Rechteckschwingungen aus den Parallelkreisen,
d) Auslegung des Multiplizier-Kreises in der Art, daß von den sinusartigen Detektor-Outputs allein durch eines von mehreren Segmenten des Fein- Spur-Zyklus direkt ein digitaler Multibit-Output erhalten wird,
e) eine Schaltung zum selektiven Modifizieren der sinusartigen Inputs in dem Multiplizierkreis in der Art, daß diese Inputs durch sämtliche Segmente des Fein-Spur-Zyklus identisch sind,
f) der den mehr signifikanten Spuren zugeordnete Detektor-Kreis beinhaltet mindestens je einen Vorlauf- und einen Nachlauf-Detektor,
g) der diesen Spuren zugeordnete Dekoder-Kreis beinhaltet eine Selektier- Schaltung zum Wählen entweder des Voreil- oder des Nachlauf-Detektor- Outputs sowie eine Schaltanordnung zum Synchronisieren einer jeden Spur mit der vorangegangenen Spur und
h) der den am meisten signifikanten Gray-Code-Spuren zugeordnete Dekoder- Kreis beinhaltet eine Schaltanordnung zum Synchronisieren dieser Spuren mit den natürlichen binären Spuren.