DE3128195A1

DE3128195A1 - Dual - speicherzelle mit geringer leistungsaufnahme

Info

Publication number: DE3128195A1
Application number: DE19813128195
Authority: DE
Inventors: Steve 11706 Bayshore N.Y. Burstein; Jay 11435 Kew Gardens N.Y. Popper
Original assignee: Standard Microsystems LLC
Current assignee: Standard Microsystems LLC
Priority date: 1980-10-23
Filing date: 1981-07-16
Publication date: 1982-06-03
Also published as: GB2086678B; FR2493021A1; FR2493021B3; US4394751A; GB2086678A

Description

Dipl:-Ing. Hans-Jürgen Müller DipL-Ghem. Dr. Gerhard Sdiupfner Dipl.-Ing. Hans-Peter Gauger

LucHe-Grahft-Str. 38 - D 8000 Mönchen 80 F. 0268

16. Juli 1981

Standard Microsystems Corporation

35 Marcus Boulevard Hauppauge, New York 11787 USA

Dual - Speicherzelle

Dualspeicherzelle mit geringer Leistungsaufnahme

Die Erfindung bezieht sich auf digitale Logikschaltkreise, insbesondere eine Dualspeicherzelle mit sehr niedriger Leistungsaufnahme zum Einsatz in digitalen Schaltungen.

Ein Hauptziel der Konstrukteure von Digitalschaltungen ist schon immer die Verringerung der Leistungsaufnahme der Schaltungen gewesen. Dieses Ziel wurde weitgehend mit dem Aufkommen neuer Verarbeitungstechniken und Aufbaumöglichkeiten in der MOS-FET-Technologie zur Herstellung moderner großintegrierter Schaltungen erreicht. Insbesondere ist es durch die erst vor kurzem erreichten Fortschritte auf dem Gebiet der CMOS-Technologie möglich geworden, Schaltungen mit höheren Betriebsgeschwindigkeiten, sehr viel größerer Packungsdichte und relativ geringer Verlustleistung zu bauen.

Ungeachtet der.Fortschritte im Hinblick auf die Leistungsaufnahme von Schaltungen gibt es immer noch ein wesentliches Problem, und zwar die Verringerung der Leistungsaufnahme von Standardflipflops. Dieses Problem ist aus zwei Gründen nicht leicht zu lösen. Erstens ist das Flipflop der Grundbaustein digitaler Schaltkreise, und schon eine geringe Erhöhung der Leistungsaufnahme eines einzigen Flipflops re-

sultiert in einer erheblichen Steigerung der Leistungsaufnahme der fertigen digitalen Schaltung-. Zweitens speichert das Flipflop logische Pegel, indem der eine der beiden Flipflop-Transistoren vollständig eingeschaltet und der andere Transistor vollständig abgeschaltet wird. Der vollständig eingeschaltete Transistor nimmt natürlich den Höchststrom auf und trägt somit erheblich zur Leistungsaufnahme des Flipflops und der gesamten digitalen Logikschaltung bei.

Aufgabe der Erfindung ist daher die Schaffung einer Kleinleistungs-Dualspeicherzelle unter Verringerung der Leistungsaufnahme einer logischen Digitalspeicherzelle mit Flipflop.

Die Speicherzelle nach der Erfindung umfaßt ein Flipflop mit einem ersten und einem zweiten Transistor, wobei ein Anschluß jedes Transistors an das Zellen-Erdpotential, ein zweiter Anschluß jedes Transistors an die Zellen-Speisespannung, ein dritter Anschluß des ersten Transistors an den. zweiten Anschluß des zweiten Transistors und ein dritter Anschluß des zweiten Transistors an den zweiten Anschluß des ersten Transistors angeschlossen ist.

Nach der Erfindung hat die Speicherzelle zwei Betriebsarten, und zwar eine Nennleistungs-Zugriffsbetriebsart und eine Klein- bzw. Niedrigleistungs-Speicherbetriebsart.

In weiterer Ausbildung der Erfindung ist vorgesehen, daß die Speicherzelle dadurch in die Zugriffsbetriebsart .gebracht wird, daß eine Speisespannung mit einem.ersten Spannungspegel an das Flipf-lop angelegt wird, und dadurch in die Speicherbetriebsart gebracht wird, daß eine Speisespannung mit einem zweiten Spannungspegel an das Flipflop angelegt wird, wobei der zweite Spannungspegel erheblich niedriger als der erste Spannungspegel ist.

-Jr-

Ferner ist nach der Erfindung vorgesehen, daß sich die Speicherzelle normalerweise in der Speicherbetriebsart und relativ selten in der Zugriffsbetriebsart befindet, wodurch die Gesamtleistungsaufnahme des Flipflops erheblich verringert wird.

Anhand der Zeichnung wird die Erfindung beispielsweise näher erläutert. Es zeigen:

Fig. 1 ein Ausführungsbeispiel der Kleinleistungs-Speicherzelle nach der Erfindung; ·

Fig. E ein Spannungs-Referenzglied und einen Teil des Flipflopglieds der Speicherzelle;

Fig. 3 die Speicherzelle in einer Speicherbetriebsart; und

Fig. 4- die Speicherzelle in einer Zugriffsbetriebsart.

Die Speicherzelle nach Fig. 1 Spannungs-Referenzquelle mit Transistoren Tl-Τή· , einem Flipflop mit Transistoren T7 und T8, einer ersten Speisespannungsquelle mit einer Spannungsversorgung Vl und Transistoren TIl und T12, einer zweiten Speisespannungsquelle mit einer Spannungsversorgung V2 und Transistoren T5, T6, T9 und TlO, einem Transistor T]A, der die Speicherzelle in den Setz-Zustand bringt, und einem Transistor T13, der sie in den Rücksetz-Zustand bringt.

Die Speicherzelle arbeitet mit zwei Betriebsarten, und zwar einer Zugriffsbetriebsart, während der die Speicherzelle mit Information beaufschlagt oder ihr Information entnommen wird, und einer Speicherbetriebsart, während der in der Speicherzelle enthaltene Information auf einem logischen "!"-Pegel oder einem' logischen "O"-Peg"el gehalten wird.

Während der Zugriffsbetriebsart wird die Speicherzelle mit einer Spannung von der Spannungsversorgung Vl über die Transistoren TIl und T12 beaufschlagt. In dieser Betriebsart arbeitet die Speicherzelle mit Standard-Logikpegeln, bevorzugt von 3 V, so daß Information in die, Speicherzelle einbringbar oder aus ihr entnehmbar ■ ist, und zwar mit normalen Logikpegeln. In der Speicherbetriebsart wird eine Spannung an die Speicherzelle von der Spannungsversorgung V2 über die Transistoren T5 und T9 angelegt. In dieser Betriebsart hat die Speicherzelle eine außerordentlich geringe Leistungsaufnahme und speichert Information mit nur einigen Zehnteln Spannungsdifferenz zwischen einem logischen "1"- und einem logischen "O"-Pegel.

Die Betriebsweise der Kleinleistungs-Speicherzelle wird am besten unter Erläuterung der einzelnen Abschnitte verständlich. Für die Zwecke der Erläuterung· sei angenommen, daß das Flipflopglied (T7 und T8) ursprünglich in den Setz-Zustand gebracht wird und daß an die Speicherzelle über die Transistoren TIl und T12 eine Spannung Vl angelegt wird. Das Flipflopglied wird in den Setz-Zustand gebracht, Indem eine Spannung an das Tor des Transistors TI**· angelegt wird, wodurch dieser Transistor eingeschaltet und somit der Verbindungspunkt ¹Q an Speicherzellen-Erdpotent.idl gelegt wird, was einem logischen "O"-Pegel entspricht. Dadurch, daß Q an Erdpotential gelegt wird, wird der Transistor T7 abgeschaltet, so daß der Verbindungspunkt Q im wesentlichen an den Vl-Spannungspegel (Vl-VTE) gelegt wird. Umgekehrt kann das Flipflop natürlich in den Rücksetz-Z.u-stand gebracht werden, indem eine Spannung an den Transistor T13 angelegt wird, wodurch der Verbindungspunkt Q ■ an Speicherzellen-Erdpotential gelegt wird. Dadurch wird der Transistor T8 abgeschaltet, und der Verbindungspunkt Q wird im wesentlichen auf das Potential der Spannungsver-

sorgung Vl (Vl-VTE) angehoben. Bevorzugt sind im vorliegenden Fall sämtliche Transistoren MOS-FET. Wie bekannt, umfassen MOS-FET einen Kollektor, eine Quelle und. ein Tor, wobei Kollektor und Quelle durch einen Kanal voneinander getrennt sind. Die Kanallänge ist als Abstand zwischen Kollektor und Quelle definiert. Die Kanalbreite ist als die Breite des Kanalbereichs in dem MOS-FET-Element definiert, und das Geometrieverhältnis ist als das Verhältnis der Kanalbreite zur Kanallänge definiert.

Die Kleinleistungs-Speicherzelle wird in die Speicherbetriebsart gebracht, indem die Spannungsversorgung Vl verringert wird, wodurch die Transistoren TIl und T12 abgeschaltet werden. Bei dieser Betriebsart ist die Spannungsversorgung Vl unwirksam, und die Spannungsversorgung V2 speist die Speicherzelle. Fig. 2 zeigt den Verbindungspunkt Q des Flipflops zusammen mit der Spannungs-Referenzquelle, also den Transistoren Tl-T^. Es ist zu beachten, daß nur eine Spannungs-Referenzquelle benötigt wird, und zwar unabhängig von der Anzahl der verwendete Speicherzellen. In der Spannungs-Referenzquelle wirkt der Transistor Tl als Lastwiderstand und bestimmt den von der Spannungs-Referenzquelle gelieferten Strom. Gemäß der Erfindung ist bevorzugt'die Kanallänge von T2" gleich der Kanallänge von T5, und die Kanallänge von T3 ist gleich der Kanallänge von T6. Außerdem ist bevorzugt das Geometrieverhältnis von T2 zu T3 gleich demjenigen von T5 zu T6. Bei dieser bevorzugten Ausbildung stellt das an.das Tor von T5 angelegte Potential VR sicher, daß der Verbindungspunkt Q über der Schwellenspannung des Transistors Ί6 liegt. Infolgedessen wird der Strom in durch den Strom in Tl, multipliziert mit dem Geometrieverhältnis von T6 zu T3, bestimmt. In der Speicherbetriebsart liegt die Spannung vm Verbindungspunkt Q um 0,2 V

über der Schwellenspannung des Transistors 16. Ferner ist der Strom im Transistor 16 so bestimmt, daß er einige nA beträgt. Der Transistor T4· trägt zur Stabilisierung der Referenzspannung bei. "

Fig., 3 zeigt den wirksamen Schaltungsteil der Kleinleistungs-SpeicherzelLe in der Speicherbetriebsart. Wie bereits erläutert, liegen der Verbindungspunkt Q und damit der Kollektor und das Tor des Transistors 16 gerade über der Schwellenspannung. Die Transistoren T7 und T7 sind speziell'so ausgelegt, daß sie eine kürzere Kanallänge und eine größere Kanalbreite als die Transistoren T6 und · TlO aufweisen. Da der Verbindungspunkt Q oberhalb der ' Schwellenspannung liegt, ist nicht nur der Transistor T6, sondern auch der Transistor T8 eingeschaltet. Das Geometrieverhältnis von T8 gegenüber demjenigen von TO stellt sicher, daß der Transistor T8 wesentlich mehr Strom abzieht als der Transistor 16. Infolgedessen liegt der Verbindungspunkt Q unter der Schwellenspannung, Üie Transistoren 16 und T8 sind eingeschaltet, und die Transistoren T7 und TlO sind abgeschaltet. Daher hat das Flipflop (T7 und T8) einen stabilen Zustand. Wie vorher erläutert, sind die . Transistoren T5 und T9 Stromversorgungen, die von der Referenzspannung VR der Spannungs-Referenzquelle angesteuert werden.

Aus dem Vorstehenden ist ersichtlich, daß die Kleinleistungs-Speicherzelle in der Speicherbetriebsart nur einige zehntel Volt zur Unterscheidung zwischen einem logischen "1"-Pegel und einem logischen "O"-Pegel benötigt. D. h., eine in dem Flipflop gespeicherte logische "1" ist spannungsmäßig gleich der Differenz zwischen dem Spannungsabfall am Transistor 16 und dem Spannungsabfall am Transistor T8. Da der Transistor T8 "stärker" stromführend ist als der Transistor T6, hat der Verbindungspunkt Q einen höheren Span- '

nungspegel als der Verbindungspunkt ^, so daß ein logischer ."1"-Pegel gespeichert wird. Wenn natürlich umgekehrt das Flipflop den entgegengesetzten Rücksetz-Zustand hat, ist die Spannung am Verbindungspunkt Q um einige zehntel Volt höher als am Verbindungspunkt Q, da der Transistor T7 mehr Strom als der Transistor TlO abzieht, wodurch der Verbindungspunkt Q auf Zellen-Efdpotential heruntergezogen wird.

Selbstverständlich ist es die logische "O"-Seite des Flipflops, die für den größten Teil des Stromflusses und· damit für den Hauptanteil an verbrauchter Leistung verantwortlich ist. Bei dem Ausführungsbeispiel nach Fig. ist der Strom durch den Transistor T8 viel größer als derjenige durch den Transistor 16. Wie erwähnt, ist der Strom durch den Transistor T6 mit einigen nA ausgelegt. Infolgedessen kann der Strom durch den Transistor T8 ohne Schwierigkeiten weniger als 0,5 mA betragen. In der Speicherbetriebsart verbraucht somit die Speicherzelle nur sehr wenig Strom.

Da die Spannungen in der Speicherbetriebsart auf einem so niedrigen Pegel liegen, wäre es schwierig, Daten ein- oder auszulesen, während sich die Speicherzelle in dieser Betriebsart befindet. Wenn also Information ein- oder auszulesen ist, wird die Speicherzelle in die Zugriffsbetriebsart gebracht. Dies erfolgt gemäß Fig. 4· durch Erhöhen von Vl, so daß die Transistoren TIl und T12 wieder stromführend werden. Durch das Einschalten der Transistoren TIl und T12 erhält man ein Standardflipflop, das sich wie ein Leseverstärker verhält, bis an die Verbindungspunkte Q und ^J normale Logikpegel· wieder angelegt werden. Es ist zu beachten, daß im Normalbetrieb die Kleinleistungs-Speicherzelle sich hauptsächlich in der Speicherbetriebsart.befindet, so daß die Gesamtleistungsaufnahme sehr niedrig ist

Wegen der verringerten Leistungsaufnahme in der Speicher betriebsart kann die Vorrichtung bei Netzausfall über lange Zeit Information halten, wobei nur eine geringe Notstromaüfnähme erfolgt. Die Notstromversorgung kann im Fall einer Langzeitspeicherung eine Batterie oder
für kürzere Speicherzeiten ein einfacher aufgeladener Kondensator sein. ·

Leerseite

Claims

Patentansprüche

(lA Dualspeicherzelle mit geringer Leistungsaufnahme, gekennzeichnet durch

- ein Flipflopglied mit einem ersten und einem zweiten Transistor (T7-,. T8),

wobei ein Anschluß jedes Transistors an Zellen-Erdpotential, ein zweiter Anschluß jedes Transistors an die Zellen-Speisespannung, ein dritter Anschluß des ersten Transistors (T7) an den zweiten Anschluß des zweiten Transistors (T8) und ein dritter Anschluß des zweiten Transistors (T8) an den zweiten Anschluß des ersten Transistors (T7) angeschlossen ist,

- Mittel zum Überführen der Speicherzelle in eine Zugriffsbetriebsart durch Anlegen einer Speisespannung (Vl) mit einem ersten Spannungspegel an das Flipflopglied (T7, T8), und

- Mittel zum Überführen der Speicherzelle in eine Speicherbetriebsart durch Entfernen des ersten Spannungspegels (Vl) und Anlegen einer Speisespannung (V2) mit einem zweiten Spannungspegel an das Flipflopglied (T7, T8), wobei der zweite Spannungspegel (V2) erheblich niedriger als der erste Spannungspegel (Vl) ist. .
2. Dualspeicherzelle nach Anspruch 1, dadurch gekennzeichnet,

- daß die Mittel zum Überführen in die Speicherbetriebsart aufweisen:

eine Referenzspannungsquelle (VR), eine auf diese ansprechende Einheit zur Erzeugung des zweiten Spannungspegels (V2) und einen dritten Transistor (16),

wobei zwei Anschlüsse des dritten Transistors (T6) an die Zellenspeisespannung und an den zweiten Anschluß des ersten Transistors (T7) angeschlossen sind und ein dritter Anschluß des dritten Transistors (T6) an Zellen-Erdpotential liegt.
3. Dualspeicherzelle nach Anspruch 2, dadurch gekennzeichnet,

- daß der erste, der zweite und der dritte Transistor (T7, T8, T6) MOS-Feldeffekttransistoren mit jeweils einer Senke, einer Quelle und einem dazwischen verlaufenden Kanal sind,

wobei der Kanal des dritten Transistors (T6) schmaler und langer als die Kanäle des ersten und des zweiten Transistors (T7, T8) ist.
4. Dualspeicherzelle nach Anspruch 3, dadurch gekennzeichnet,

- daß ein vierter Transistor (TlO) vorgesehen ist, wobei zwei Anschlüsse dieses Transistors (TlO) an die Zellen-Speisespannung und an den zweiten Anschluß des zweiten Transistors (T8) und ein dritter Anschluß an Zellen-Erdpotential angeschlossen ist.
5. Dualspeicherzelle nach Anspruch A-, dadurch gekennzeichnet,

- daß der vierte Transistor (TlO) ein MOS-Feldeffekttransistor ist,

wobei der Kanal des vierten Transistors (TlO) schmaler

und langer als die Kanäle des ersten und des zweiten Transistors CT7,* T8) und im wesentlichen gleich breit und gleich lang wie der Kanal des dritten Transistors (T6) ist. '