-
"Integrierte Speicherschaltung mit Feldeffekt-
-
transistoren" Die Erfindung bezieht sich auf eine integrierte Speicherschaltung
mit Feldeffekttransistoren, mit matrixförmig in Zeilen und Spalten angeordneten
Speicherzellen, bei der in jeder Speicherzelle mindestens zwei rückgekoppelte Schalttransistoren
und zwei Lasttransistoren vorgesehen sind.
-
Eine Speicherzelle einer solchen Speicherschaltung mit in Form einer
bistabilen Kippstufe verbundenen MOS-Beldeffekttransistoren ist beispielsweise aus
der Zeitschrift "Elektronik", Heft 5 (1973), Seite 170 bekannt.
-
Während derartige in MOS-Technologie hergestellte Kippschaltungen
im Vergleich zu ebenfalls bekannten Kippschaltungen mit bipolaren Transistoren den
Vorteil einer größeren Packungsdichte und eines geringeren Leistungsverbrauchs aufweisen,
sind sie den letztgenannten in bezug auf die erreichbare Schaltgeschwindigkeit unterlegen.
-
Der Erfindung liegt die Aufgabe zugrunde, eine Speicherschaltung
der eingangs genannten Art sowohl hinsichtlich einerlaeduzieiune ihres Leistungsverbrauchs
im Betriebsbereitschaftszustand als auch hinsichtlich einer Erhöhung ihrer Schaltgeschwindigkeit
zu verbessern.
-
Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung
gelöst.
-
Weiterbildungen der Erfindung gehen aus den in den Unteransprüchen
enthaltenen Merkmalen hervor.
-
Die Erfindung wird nachfolgend unter Bezug auf die Zeichnung erläutern
Dabei zeigt.
-
Fig. 1: Die bekannte Schaltung einer statischen NOS-Speicherzelle,
Fig
2: einen Teil einer integrierten Speicherschaltung mit den erfindungsgemäßen Merkmalen.
-
Zum besseren Verständnis der Erfindung wird zunächst unter Bezug auf
Figur 1 eine bekannte Schaltung einer statischen MOS-Speicherzelle erläutert. Diese
besteht aus zwei über Kreuz gekoppelten Feldeffekttransistoren T3' und T5', die
eine bistabile Kippstufe bilden, Mit T2' und T4' sind als Lastwiderstände dienende
Feldeffekttransistoren bezeichnet. Die weiteren in der Schaltung enthaltenen Feldeffekttransistoren
T8', T9', T10' und Teil' sind für die Ansteuerung der als Speicherzelle dienenden
bistabilen Kippstufe aus den Feldeffekttransistoren T3' und T5' notwendig. Zur Adressierung
der Speicherzelle wird gleichzeitig an die X- und Y-Auswahlleitungen das Potential
-UDD gelegt. Bei Einschreiben einer On in die Speicherzelle, wird die ~011-Lese-Schreib-Leitung
auf das gleiche Potential, also U gelegt, während die "L"-Lese-Schreib-Leitung auf
Nullpotential liegt. Dabei entsteht eine leitende Verbindung über die Feldeffekttransistoren
T9' und T11' zu dem mit B bezeichneten Enotenpunkt. Damit wird der Feldeffekttransistor
T3' leitend und 5' gesperrt. Bei Wegfall der Adressierung bleibt der vorhan-Ebene
Zustand der bistabilen Kippstufe durch die Lastwiderstände T2' und T41erhalten.
-
Bei einem Auslesevorgang werden die mit A und B bezeichteten Knotenpunkte
mit den Lese-Schreib-Leitungen verbunden, dir ihrerseits über nicht eingezeichnete
Widerstände auf Nullpotential liegen. Über die Feldeffekttransistoren T8' und T
10' fließt dann auf der "O"-Lese-Schreib-Leitung ein einer #ogischen "O" entsprechender
Strom, wenn T8', T9',T10' und T 11' durch entsprecnende Adressierung angesteuert
werden.
-
Diene bekannte Schaltung tritt für eine bitorientierte Adres-Siebung
zu Bei Zusammenfassung mehrerer derartiger Speicherzellen zu einem Wort entfallen
die mit T8' und T9' bezeichnetdn Feldeffekttransistoren. Bei einem Adressiervorgang
wird z,B.
-
durch die 1-Auswahl leitung dann ein ganzes Speicherwort erfaßt.
-
Durch die stets vorhandenen Schaltungskapazitäten entstehen bei solchen
Speicherzellen sehr große Zeitkonstanten; insbesonderte an dem jeweiligen Transistor
der bistabilen Kippstufe, dAr grade in den Sperrzustand schaltet. Die Zykluszeiten
solcher Speicheranordnungen, die in der Größenordnung einiger 100 Nanosekunden liegen,
sind also wesentlich größer als die beispielsweise mit TTL-Schaltkreisen erreichbaren
Arbeitsgeschwindigkeiten Bei der in Fig. 2 dargestellten, die erfindungsgemäßen
Merkmale aufweisenden Schaltungsanordnung0 stimmen die fär die 1-Auswvhl
bzw.
Y-Auswahl vorgesehenen Mittel mit jenen der in Fig. 1 darqestellten Schaltungsanordnung
überein. Die mit T8 und T9 beziichneten Transistoren übernehmen die Y-Auswahl während
die Transistoren T10 und T 11 für die X-Auswahl verantwortlich sind.
-
Wie die in Fig. 1 dargestellte bekannte Schaltungssnordnwlg enthält
auch die erfindungsgemäße Schaltungsanordnung zwei rückgekoptelte Feldeffekttransistoren
T3 und T5 und zwei LssttransistorenlT2 und T4 Auf die Funktion der darüber hinaus
vorgesehenen Transistoren T6 und T7 sowie der Dioden D1 und D2 wird n2chfolgend
noch eingegangen.
-
Eine große Anzahl dieser Speicherzellen ist in einer Speicherschaltung
matrixförmig in Zeilen und Spalten angeordnet. Jeder Spalte bzw. Zeile des Speichers
ist ein weiterer mit T1 bezeichneter Feldeffekttransistor zugeordnet, der mit seinem
Steueranschluß (Gate)an die Y-Auswahl-Leitung bzw. X-Auswahl-Leitung führt, dessen
Source-Anschluß zu dem die Lasttransistoren T2 und T4 verbindenden Leitungszug führt,
und dessen Drain-Anschluß mit der Betriebsspannung UDD verbunden ist. Wird z.B über
die Y-Auswahl-Leitung eine Spalte der Speicherschaltung adressiert, wird neben den
Transistoren T8 und T9 auch Transistor T1 durchgeschaltet, der nun die ganze Spalte
der Speicheranordnung an die relativ große Betriebsspannung -UDD legt. Damit fließt
in allen Speicherzellen einer Spalte der Speicheranordnung ein relativ großer Strom
über die Lasttransistoren T2 und T49 Es werde angenommen, daß gerade
Transistor
T3 leitend sei. Der über den Lasttransistor T2 und den weiteren Transistor T6 fließende
Strom wird über den durchgeschalteten Transistor T3 abfließen. In diesem Fall ist
andererseits der zweite der rückgekoppelten Schalttransistoren, T5, gesperrt und
der über den Lastwiderstand T4 fließende Strom gedie in Lurchlaßriohturiç bft=~e;
wird, langt über die Diode D2# zu einer Leitung, an der eine Vorspannung Uc liegt.
-
Bei Beendigung eines Adressiervorgangs, wenn also auf der Y-Auswahl-Leitung
keine Steuerspannung vorhanden ist, befindet sich Transistor T1 im Sperrzustand
und es kann kein großer Strom über die Lasttransistoren T2 T4 sowie durch die Diode
D1 oder D2 fließen. Damit wird auf vorteilhafte Weise während des Betriebsbereitschaftszustands
der Leistungsbedarf dieses Bereiches der Speicherschaltung reduziert. Um einen definierten
Zustand der bistabilen Kippstufe, zum Beispiel T3 leitend und T5 gesperrt, sicherzustellen,
fließt durch den Transistor T6 ein Speicherruhestrom. Dieser kann relativ klein
gehalten werden, weil die Spannung Uc zweckmäßig so klein wie möglich gewählt wird.
Beispielsweise kann Uc in der Größenordnung der Schwellspannungen der Transistoren
T3 plus T6 liegen. Die Transistoren T6 und T7 haben also im wesentlichen die Aufgabe,
einen definierten hochohmigen Widerstand zu bilden, wenn die jeweils zugeordnete
Diode D1 bzw, D2 gesperrt ist, Winter Umständen können die den Dioden D1,D2 parallel
geschalteten
Transistoren T6 und T7 auch weggelassen werden, wenn
es gelingt, die Dioden mit einem definierten hochohmigen Sperrwi-Zustand herzustellen.
-
L e e r s e i t e