DE1774928A1 - Matrixspeicher - Google Patents

Matrixspeicher

Info

Publication number
DE1774928A1
DE1774928A1 DE19681774928 DE1774928A DE1774928A1 DE 1774928 A1 DE1774928 A1 DE 1774928A1 DE 19681774928 DE19681774928 DE 19681774928 DE 1774928 A DE1774928 A DE 1774928A DE 1774928 A1 DE1774928 A1 DE 1774928A1
Authority
DE
Germany
Prior art keywords
transistor
emitter
collector
transistors
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19681774928
Other languages
English (en)
Other versions
DE1774928B2 (de
Inventor
Borys Zuk
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
RCA Corp
Original Assignee
RCA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by RCA Corp filed Critical RCA Corp
Publication of DE1774928A1 publication Critical patent/DE1774928A1/de
Publication of DE1774928B2 publication Critical patent/DE1774928B2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
    • H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
    • H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
    • H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
    • H03K3/288—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit
    • H03K3/2885—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the input circuit the input circuit having a differential configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/411—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only
    • G11C11/4116—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using bipolar transistors only with at least one cell access via separately connected emittors of said transistors or via multiple emittors, e.g. T2L, ECL
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
    • G11C11/416—Read-write [R-W] circuits 

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

6652-68A/Sch/hs
Radio Corporation of America, New York, N.T., V.St.A.
Matrixspeicher
Die Erfindung betrifft einen Matrixspeicher, dessen Speichezäemente als mit Transistoren aufgebaute bistabile MuI-tivibratoren ausgebildet und reihen—und spaltenweise mit Schreib- und Leseverstärkern zusammengeschaltet sind. I
Von großer Bedeutung bei solchen Matrixspeichern ist die Zeit, welche für das Einspeichern und das Auslesen der Information benötigt wird. Diese Zeit wird durch die Umschaltzeit der bistabilen Schaltungen, welche die Speicherelemente darstellen, bestimmt. Befindet sich bei einer solchen Schaltung der jeweils leitende Transistor im Sättigungszustand, so dauert es beim Umschalten des Speicherzustandes relativ lange, bis ' die Minoritätsträger, welche sich in der Basiszone des betref- , fenden Transistors angesammelt haben, abgezogen sind. Wird j der Transistor dagegen nur bis kurz vor den Eintritt der Sättigung ausgesteuert, so erfolgt das Umschalten der bistabilen Schaltung wesentlich schneller. (
Die Aufgabe der Erfindung besteht in der Schaffung eines : Matrixspeichere, welcher mit nicht in der Sättigung arbeitenden bistabilen Transistormultivibratoren aufgebaut ist und sich | insbesondere für integrierte Bauweise eignet. Insbesondere soll! sich der Zustand der Speicherelemente beim Einschreiben von !
I Informationen überprüfen lassen, so daß eine Kontrolle darüber i möglich ist, ob das Speicherelement auch tatsächlich den ge- j wünschten Speicherzustand einnimmt. j
Bei einem Matrixspeicher der eingangs erwähnten Art wird diese Aufgabe dadurch gelöst, daß die Transistoren jeweils
mehrere Emitter aufweisen, von denen jeweils einer an eine Zeilentreiberstufe und ein anderer an eine Spaltentreiberstufe
209810/U82
angeschlossen ist, während ein dritter Emitter des einen Transistors mit einer Stroms teuer schaltung und ein dritter Emitter des anderen Trasistors mit einer zweiten Stromsteuerschaltung verbunden ist.
In weiterer Ausgestaltung der Erfindung können die Stromsteuerschaltungen je einen dritten Trasistor aufweisen, dessen Kollektor über eine Lastimpedanz an ein Bezugspotential und dessen Basis an ein zweites Bezugspotential angeschlossen ist und dessen Emitter mit dem Emitter eines vierten, zwischen seiner Basis und seinem Kollektor angesteuerten Transistors mit einem Stromquellentransistor und mit dem dritten Emitter jeweils eines der Multivibratortransistoren verbunden ist. Vorteilhafterweise ist hierbei der durch die gleichseitige Ansteuerung einer Zeilentreiberstufe und einer Spaltentreiber ^- stufe bestimmte Multivibrator mit Hilfe einer der Stromsteuerstufen sowohl einstellbar als auch auslesbar.
Die Erfindung ist im folgenden anhand der Sarstellungen eines Ausführungsbeispiels näher beschrieben. Es zeigen:
figur 1 das Blockschaltschema eines Speicheraufbaus bei welchem die Erfindung anwendbar ist} und
Figur 2 ein Schaltbild einer der erfindungsgemäßen bistabilen Schaltungen des Speichers nach Pig. 1, zusammen mit der dazugehörigen Lese- und Schreibschaltung (E-*W).
Die binären Speicherelemente mit der dazugehörigen Lese- und Sohreibschaltung können mit üblichen Transistoren - im dargestellten Beispiel seien es npn Silizium Transistoren - entweder mit diskreten Bauelementen oder in integrierter Schaltungsweise aufgebaut werden.
Die in Pig. 1 gezeigte Speicheranordnung enthält beispielsweise eine Anzahl von in einer Matrix aus vier Zeilen und vier Spalten angeordneten binären Speicherelementen 10. Das Wählen eines bestimmten Speicherelementes 10 für einen Lese- oder einen Schreibvorgang erfolgt durch koinzidente Ansteuerung einer X-Wählleitung (Zeilenleitung) und einer Y-Wählleitung (Spaltenleitung). Hierzu sind die Speicherelemente jeder Zeile an je
209810/U82
eine der X-Wählleitungen 11-1, 11-2, 11-3 und 11-4- lind die
Speicherelemente jeder Spalte an je eine der Y-Wählleitungen ; 12-1, 12-2, 12-3 und 12-4 angeschlossen. Für die X-Wählleitungenj ist je ein X-Wähltreiber 13-1, 13-2, 13-3 bzw. 13-4 vorgesehen j und die X-Wähltreiber werden jeweils durch entsprechende X-Wählsignale X1, X2, X3 bzw. X4 angesteuert. Entsprechend steuern
Y-Wähltreiber 14-1, 14-2, 14-3 und 14-4 bei Empfang entsprechen-; der Y-Wählsignale Y1, Y2, Y3 und Y4 die Y-Wählleitungen an. j
Jedem Speicherelement 10 der Matrix ist eine 1-Ziffern- i leitung 15 und eine 0-Ziffernleitung 16 zugeordnet. Die 1-Ziffeinleitung 15 ist an einen Schreibtreiber 17 angeschlossen, während die O-Ziffernleitung 16 an einen Schreibtreiber 18 angeschlos- ; sen ist. Die Schreibtreiber 17 und 18 erhalten während der
Schreibperiode des Speieherzyklus selektiv Schreibbefehlsignale \ WO bzw. W1, um Information in ein bestimmtes Speicherelement 10
einzuschreiben. ■
Die 1-Ziffernleitung 15 ist außerdem an einen Lesever- : stärker 19 angeschlossen, während die O-Ziffernleitung 16 außer-
dem an einen Leseverstärker 20 angeschlossen ist. Die Lesever- ' stärker 19 und 20 erlauben während der Leseperiode des Spei- j cherzyklus das zerstörungsfreie Auslesen des Zustandes eines
bestimmten Speicherelementes, wobei Ausgangssignale R1 bzw. RO
erzeugt werden.
Das in Figur 2 gezeigte Schaltbild sei das binäre Speicherelement 10 in der ersten Zeile und der ersten Spalte (links
untere Ecke) der Matrix nach Figur 1. Das Speicherelement 10
enthält zwei Mehremittertransistoren 30 und 40, die durch Verbindung des Kollektors 42 mit der Basis 31 und des Kollektors
32 mit der Basis 41 über Kreuz zu einem bistabilen Multivibrator gekoppelt sind. An die Kollektoren 32 und 42 ist ferner
je ein Arbeits- oder Kollektorwiderstand 36 bzw. 46 angeschlossen.
Einer der Emitter 33 des Transistors 30 ist mit der
1-Ziffernleitung 15 verbunden, während der betreffende Emitter
43 des Transistors 40 mit der O-Ziffernleitung 16 verbunden ist. Die Emitter 34 und 44 sind mit der X-Wählleitung 11-1 verbunden,
209810/U82
_ A —
während die anderen Emitter 35 und 45 mit der Y-Wählleitung 12-1 verbunden sind. Die 1- und 0-Ziffernleitungen sind in entsprechender Weise an sämtliche Speicherelemente der Matrix angeschlossen, während die X-Wählleitung 11-1 und die Y-Wählleitung 12-1 in entsprechender Weise an die anderen Speicherelemente der gleichen Zeile bzw. Spalte angeschlossen sind. Die Speicherelemente der übrigen Spalten und Zeilen sind in entsprechender Weise an die betreffenden X- und Y-Wählleitungen angeschlossen.
Die Kollektorstromwege der Transistoren 30 und 40 verlaufen über einen gemeinsamen Widerstand 37, indem die Kollektorwiderstände 36 und 46 am Schaltungspunkt 38 zusammengeschaltet und über den Widerstand 37 mit einem Punkt festen Bezugspotentials, z.B. Masse verbunden sind. Der Widerstand 37 sorgt dafür, daß der jeweils leitende Transistor des Multivibrators nicht gesättigt wird.
Die X-Wählleitung 11-1 ist mit dem Emitter 5Oe eines Emitterfolgertransistors 50 verbunden. Ein Emitterwiderstand 51 ist zwischen den Emitter 5Oe und den negativen Pol einer Spannungsquelle Vpg geschaltet, deren anderer Pol an Masse liegt und die eine beliebige Gleichspannungsquelle, z.B. eine Batterie oder ein Netzgleichrichter sein kann.
Der Kollektor 50c liegt an Masse. Die Basis 50b ist über einen Basiswiderstand 52 mit der Eingangskieimne 53 verbunden, welche das X-Wählsignal X1 erhält. Das X-Wählsignal X1 kann von externen Schaltungsstufen stammen, wobei die Induktivität der leitungsverbindung zur Klemme 53 ein Schwingen des Emitterfolgers 50 verursachen kann. Der Basiswiderstand 52 ist so bemessen, daß er diese Schwingungen dämpft.
Die Y-Wählleitung 12-1 ist mit dem Emitter 54e eines weiteren Emitterfolgertransistors 54 verbunden. Zwischen den Emitter 54e und den negativen Pol der Spannungsquelle VpS ist ein Emitterwideretand 55 geschaltet. Der Kollektor 54c liegt an Masse, und die Basis 54b ist über einen Basisdämpfungswiderstand 56 mit der Eingangeklemme 57 verbunden, der das Y-Wählsignal Y1 zugeführt ist. Die Emitterfolgertransistoren 50 und
209810/U82
entsprechen dem X-Wähltreiber 13-1 bzw. dem Y-Wähltreiber 14-1 in Figur 1.
i Die Lese- und Schreibschaltung für das Speicherelement bildet mit dessen Transistoren 30 und 40 ein Paar von Stromsteuertransistorschaltungen. Die Stromsteuerschaltung (R-W "1") ι für den Speichertransistor 30 enthält die 1-Ziffernleitung, den \ Schreibtransistor 60, den Lesetransistor 63 und ein als Tran- ! sistor 65 dargestelltes strombestimmendes Element, Die Stromsteuerschaltung (R-W 11O") für den Speichertransistor 40 enthält die O-Ziffernleitung, den Schreibtransistor 70, den Lesetransistor 73 und den strombestimmenden Transistor 75.
Die 1-Lese-Schreibschaltung ist gleichartig ausgebildet wie die O-Lese-Schreibschaltung, und einander entsprechende Schaltungselemente sind mit Bezugsnummern mit jeweils den gleichen Einerziffern bezeichnet. Die Zehnerziffern 6 und 8 sind der 1-Schaltung zugeordnet, während die Zehnerziffern 7 und 9 der O-Schaltung zugeordnet sind. Wegen der Gleichartigkeit der beiden Schaltungen wird hier nur die 1-Schaltung im einzelnen beschrieben.
In der 1-Lese-Sehreibschaltung ist der Stromquellentransistor 65 mit seinem Emitter 65e über den Emitterwiderstand an die Spannungsquelle VV>g angeschlossen und mit seinem Kollektor 65c an die Emitter 6Oe und 63e des Schreibtransistors 60 bzw. des Lesetransistors 63 sowie über die 1-Ziffernleitung an den Emitter 33 des Speichertransistore 30 angeschlossen.
Der Schreibtransistor 60 liegt mit seinem Kollektor 60c an Masse und ist mit seiner Basis 60b über einen Dämpfungswiderstand 61 an eine Eingangsklemme 62 angeschlossen, an der während der Schreibperiode des Speieherzyklus O-Schreibsignale WO empfangen werden. Der Lesetransistor 63 liegt mit seinem Kollektor 63c über einen Arbeite- oder Kollektorwideretand 64 an Masse und erhält an seiner Basis 63b eine Bezugsspannung V -.
Die Bezugeapannung V - stammt von einer Bezügeschaltung, die der 1- und der O-Leee-Schreibschaltung gemeinsam ist und einen Widerstand 100, Dioden 101 und 102, Widerstände 103 und 104 sowie eine Diode 105 enthält, die in der genannten Reihen-
209810/U82
folge in Reihe zwischen die Spannungsquelle Vpg und Masse ge- ; schaltet sind. Die Bezugsspannung V f wird vom Verbindungspunkt 106 der Widerstände 103 und 104 abgenommen. Die Basen 65b und 75b der Stromquellentransistoren sind an den Verbindungspunkt 107 zwischen dem Widerstand 103 und der Diode 102 angeschlossen. Die Dioden 101 und 102 und der Widerstand 100 sorgen zusammen mit den Widerständen 66 und 76 für eine Temperaturkompensation und eine Symmetrierung für die Stromquellentransistoren 65 und 75.
Der Kollektor 63c des 1-Lesetransistors 63 ist ferner an eine Stufe mit Transistoren 80, 81 und 84 angeschlossen, die als Stromschalter mit ausgangsseitiger ODER-Funktion (Virtuelle ODER-Schaltung) ausgelegt sind. Zu diesem Zweck ist der Kollektor 63c an die Basis 80b des Transistors 80 angeschlossen. Der Kollektor 80c liegt an Masse. Die Emitter 8Oe und 81e sind zusammengeschaltet und über den Emitterwiderstand 82 an die Spannungsquelle Vp„ angeschlossen. Die Basis 81b erhält über die Verbindungsleitung 108 die Bezugsspannung V _~. Der Kollektor 81c liegt über den Kollektorwiderstand 83 an Masse.
Der Kollektor 81c ist ferner mit der Basis 84b des Emitterfolger-Ausgangstransistors 84 verbunden. Der Kollektor 84c liegt| an Masse, und der Emitter 84e ist an eine Auegangskiemme 85 ; angeschlossen, an der 1-Leseausgangssignale R1 anstehen. Ein Emitterwiderstand 86 für den Transistor 84 ist mit seinem einen Ende an die Spannungsquelle Vp„ angeschlossen und mit seinem anderen Ende 87 ohne Anschluß. Das anschlußfreie Ende 87 ist an die Ausgangsklemme 85 anschließbar, so daß ein Emitterwiderstand für den Transistor 84 allein oder ein gemeinsamer Emitterwiderstand für mehrere Emitterfolgertransistoren zur ausgangsseitigen Bildung der ODER-Funktion bereitsteht.
Für die nachstehende Beschreibung ist ein Ausführungsbeispiel gewählt, bei dem der Speicher mit handelsüblichen integrierten Stromsteuerschaltungen zusammenarbeiten kann, beispielsweise mit den integrierten ECCSL-Schaltungen vom Typ CD 2150, CD 2151, CD 2152 der RCA, beschrieben in der "RCA Integrated Circuits Application Note, ICAN-5025, veröffentlicht 1965 von der RCA Electronics Components and Devices, Harrison,
209810/UB2
New Jersey, USA. j
i Die Wählsignale X1 und Y1 und die Schreibsignale WO und ;
W1 können von derartigen integrierten Schaltungen stammen, wäh- j
rend die Lesesignale RO und R1 solche Schaltungen ansteuern j können. Typische Signale mit einem niedrigen Pegel (L) und ι einen hohen Pegel (H) sind in Figur 2 bei den Wählsignalen X1 j und Y1, den Schreibsignalen WO und W1 und den Lesesignalen RO j und R1 gezeigt. Nachstehend sei angenommen, daß die Pegel L und ! H den Wert -1600 mV bzw. -800 mV haben. Die Spannung der Quelle Vp3 beträgt 5,0 T. Außerdem beträgt der Spannungsabfall (VBE) am Basis-Emitterübergang für sämtliche Transistoren 800 mV. :
Die Arbeitsweise des Speicherelementes und der Lese-Schreibschaltungen kann zweckmäßigerweise anhand der Vorgänge ' des Vorspannens eines nichtgewählten Speicherelementes, des Einschreibens von Information in das und des Auslesens von Information aus dem Speicherelement erläutert werden.
Ist ein Speicherelement nicht gewählt, so haben die Sig» ; nale X1, Y1, WO und W1 sämtlich den niedrigen Pegel von -1600 mf. Die Emitterfolgertransistoren 50 und 54 leiten und übertragen j mit Pegelverschiebung (1 VßE oder 800 mV) die Wählsignale X1 j und Y1 in die Wählleitungen 11-1 bzw. 12-1, so daß die Spannungen in diesen Leitungen den gleichen Wert von -2400 mV haben.
Die Widerstände 100, 103 und 104 für die Lese-Schreibschaltungen sind so bemessen, daß die Bezugsspannung V - zwischen den Signalpegeln L und H, vorzugsweise in der Mitte zwischen diesen Pegeln liegt. Im vorliegenden Pail beträgt daher Vref = 120° mV· Wenn beide Schreibsignale WO und W1 den niedrigen Pegel von -1600 mV führen, sind die Transistoren 60 und 70 gesperrt und die Transistoren 63 und 73 leitend. Im wesentlichen der gesamte Strom des Stromquellentransistors 75 wird über die Kollektor-Emitterstrecke des Transistors 73 durch den Kollektorwiderstand 74 gesteuert. Entp&rechend wird im wesentlichen der gesamte Strom des Stromquellentransistors 65 über den Transistor 63 durch den Kollektorwiderstand 64 gesteuert. Es werden daher die O-Ziffernleitung und die 1-Ziffernleitung über die Basis-Emitterübergänge der Transistoren 73 bzw. 63 an eine Spannung von -2000 mV angeklemmt.
209810/1482
Ba die Wählleitungen 11-1 und 12-1 auf einen gegenüber den -2000 mV der 0- und 1-Ziffernleitungen nMrigeren Pegel, nämlich -2400 mV gespannt sind, liefern die Wählleitungen X1 und Y1 Ansteuerstrom für das Speicherelement 10. Ee findet daher kein nennenswerter Stromfluß in den 0- und 1-Ziffernleitungen statt.
Für die Erläuterung der Vorspannzustände des Speicher-
i elementes sei zunächst derjenige Zustand betrachtet, bei dem der' Transistor 30 leitend und der Transistor 40 gesperrt ist. In diesem Fall fließt ein Strom im konventionellen Sinne von Masse über den Widerstand 37, den Widerstand 36, den Kollektor 32, beide Emitter 34 und 35 und die dazugehörigen Emitterwiderstände 51 bzw. 55 zur Spannungsquelle -Vpe· Der Strom durch die Widerstände 36 und 37 erzeugt eine Vorspannung am Schaltungspunkt Der Basisstrom des Transistors 30 ist verhältnismäßig klein (in der Größenordnung von einigen Mikroampere), so daß der Spannungsabfall am Widerstand 46 vernachlässigbar ist. IOlglich führen der Schaltungspunkt 38 und die Basis 31 des Transistors im wesentlichen die gleiche Spannung. Diese Spannung beträgt ungefähr 800 mV (1 Vß]g) über dem Potential der Wählleitungen X1 undY1, so daß der Schaltungspunkt 38 eine Spannung von -1600 mV führt, wenn die Schaltung sich im stabilen Zustand befindet. Der Widerstand 46 bewirkt eine Gegenkopplung zum leitenden Transistor 30, durch die der Arbeitspunkt des Transistors stabilisiert wird.
Die Widerstände 36, 37 und 46 sind so bemessen, daß die Stromleitung des Transistors 30 so weit stabilisiert wird, daß die Sättigung vermieden wird. Bei einer speziellen Siehaltungsausführung sind die Widerstände so bemessen, daß de% Spannungsabfall am Widerstand 36 nur 400 mV beträgt. Die Kollektorspannung des Transistors 30 beträgt dann -2000 mV, so daß die resultierende Durchlaßvorepannung für den Kollektor-Basistibergang dee Transistors 30 den Wert 400 mV hat. Da ein Siliciumtransistor sich erst bei einer Kollektor-Basis-Spannung von ungefähr 700 bis 800 mV sättigt, wird die Stromleitung des Transistors 30 auf einem Punkt kurz vor der Sättigung stabilisiert.
209810/U82
Ähnliche Überlegungen gelten für den anderen Speicher- ! zustand, bei dem der Transistor 40 leitend und der Transistor ■ gesperrt ist. In diesem Zustand wird der Spannungsabfall am I Widerstand 37 über den Widerstand 36 gegengekoppelt, so daß der Transistor 40 auf einem nichtgesättigten Leitungszustand stabilisiert wird.
: Im Falle eines HalbwählVorgangs (d.h. wenn entweder eine X-Leitung oder eine Y-Leitung, jedoch nicht beide, den hohen
Pegel führt) bleiben die zur gewählten Leitung gehörigen Speicherelemente an die entsprechenden nichtgewählten Leitungen, die)
eine niedrigere Spannung führen angeklemmt. Wenn beispielsweise die Leitung Y1 gewählt (auf eine Spannung von -1600 mV angehoben) wird und sämtliche X-Leitungen auf dem Nichtwählpegel von j -2400 mV bleiben, bleiben sämtliche zur Wählleitung Y1 gehöri- | gen Speicherelemente 10 an die entsprechenden X-Wählleitungen j angeklemmt. Halbgewählte Speicherelemente bleiben daher von den ! Lese-Schreibschaltungen abgeschaltet, so daß kein Einschreiben oder Ablesen von diesen Speicherelementen erfolgen kann.
Wie bereits erwähnt, wird die Information aus einem Speicherelement durch koinzidente Ansteuerung einer X-Wählleitung (Zeilenleitung) und einer Y-Wählleitung (Spaltenleitung) ausgelesen. Zum Wählen des Speicherelementes nach Figur 2 werden die Signale X1 und Y1 gleichzeitig vom niedrigen Pegel von-1600 mV auf den hohen Pegel von -800 mV umgeschaltet. Diese Signalumschaltungen werden mit der PegelverSchiebung durch die Emitterfolgertransistoren 50 und 54 übertragen, wobei die Spannungspegel der 11-Wählleitung 11-1 und Y1-Wählleitung 12-1 von -2400 mV auf -1600 mV ansteigen. Die 0- und 1-Ziffernleitungen sind jetzt niedriger vorgespannt (-2000 mV) als die X1- und Y1-Wählleitungen (-1600 mV), so daß der Speicherelementstrom jetzt je naoh dem Zustand dee Speieherelementes in entweder die 0- Oder die 1-Ziffernleitung fließt. Bei demjenigen Zustand, bei dem der Transistor 30 leitend ist, erfolgt der Stromfluß vom Emitter 33 durch die 1-Ziffernleitung und den Stromquellentransistor 65. Dieser Stromfluß in der 1-Ziffernleitung wird durch die Leeeverstärkerschaltung in der folgenden Weise wahrgenommen.
209810/U82
Der Kollektorstrom des Stromquellentransistors 65 ist im wesentlichen konstant, so daß der Stromfluß in der 1-Ziffernleitung einen Abfall des Emitterstroms des leitenden Transistors!
63 und einen entsprechenden Abfall des Kollektorstroms des j Transistors 63 bewirkt. Dies hat einen entsprechend kleineren I Spannungsabfall am Kollektorwiderstand 64 zur Folge, so daß ein ι den binären 1-Zustand der Speieherzelle anzeigendes !Lesesignal ! erzeugt wird. Dieses Lesesignal wird durch das Stromschalter- ; transistorpaar 80 und 81 und den Emitterfolgertransistor 84 : weitergegeben, so daß es als Signal R1 an der Klemme 85 erscheint
Beim anderen Speicherzustand, bei dem der Transistor 40 ! leitet und der Transistor 30 gesperrt ist, fließt ein Strom in der 0-Ziffernleitung, wenn das Speicherelement gewählt wird. Der Stromfluß in der 0-Ziffernleitung wird durch den Transistor ; 73 in ähnlicher Weise wahrgenommen wie der Stromfluß in der : 1-Ziffernleitung durch den Transistor 63 beim anderen Speicher- \ zustand. Das am Kollektorwiderstand 74 erscheinende Signal zeigt den binären O-Zustand des Speicherelementes an. Dieses Lesesignal wird durch das Stromsteuertransistorpaar 90 und 91 und den Emitterfolgertransistor 94 verstärkt, so daß es als Lesesignal RO an der Klemme 95 erscheint.
Das Einschreiben von Information in das Speicherelement erfolgt, wie erWBint, iurch koinzidente Ansteuerung einer X- und einer Y-WähTleitung und gleichzeitige Wahl entweder der O-Ziffernleitung oder der 1-Ziffernleitung. Bei dem Speicherelement nach Figur 2 werden die Wählleitungen Σ1 und Y1 wie beim Auslesevorgang angesteuert, wobei die Spannungen dieser Leitungen vom niedrigen Pegel -2400 mV auf den hohen Pegel -1600 mV angehoben werden. Um eine binäre 1M" in das Speicherelement einzuschreiben, wird der Schreibtränsistor 70 durch Umschalten des Signals W1 vom niedrigen Pegel -1600 mV auf den hohen Pegel -800 mV gewählt. Dadurch wird dir Transistor 70 leitend gemacht und der Transistor 73 gesperrt* so daß die Spannung der O-Ziffernleitung von -2000 mV atif -1600 mV ansteigt Die 1-Ziffernleitung bleibt auf dem niedrigeren Spanmmgspegel -2000 mV, so daß das Speicherelement 10 gezwungen wird, binären 1-Zustand anzunehmen, bei dem der Transistor 30 leitet
20981 0/U8 2
und der Transistor 40 gesperrt ist. Nach einer für das Umschalten des Speicherelementes ausreichenden Zeit kehrt das Signal ¥1 auf den niedrigen Pegel -1600 mV zurück. Das Einschreiben einer "O" erfolgt in entsprechender Weise durch Eingeben eines Impulssignals WO in den Schreibtransistor 60.
Ein bemerkenswerter Vorteil der beschriebenen Schaltung besteht darin, daß der Zustand des Speicherelementes beim Einschreiben von Information überprüft werden kann. Wenn z.B. eine I binäre "1n in das Speicherelement eingeschrieben wird, fließt !
ein Strom lediglich in der 1-Ziffernleitung. Dieser Stromfluß I
wird durch den Lesetransistor 63 wahrgenommen und durch die j
Stromsteuertransistoren 80 und 81 und den Emitterfolgertran- j
sistor 84 verstärkt, so daß gleichzeitig mit dem Einschreiben \
der binären 1M" ein Signal R1 erzeugt wird. Außerdem bewirkt j
ein Schreibsignal W1, daß der Transistor 70 leitend und der i Transistor 73 gesperrt wird. Die Kollektorspannung des Tran-
sistors 73 steigt an und bewirkt, daß die Stromsteuertransistoreln 90 und 91 und der Emitterfolgertransistor 94 ein Signal RO lie- '
fern- Ähnliche Überlegungen gelten für das Einschreiben einer ! binären "0", wobei beide Signale RO und R1 den hohen Pegel j -800 mV führen, wenn entweder eine "1" oder eine "Ο" in die Zelle eingeschrieben wird. Pur die Fehlerkontrolle kann entweder das Signal R1 oder das Signal RO oder eine beliebige Kombination dieser Signale in Verbindung mit anderweitigen Schaltungen verwendet werden. Beispielsweise können die Signale RO und R1 als Eingangsgrößen eines Koinzidenzgatters, z.B. eines UND-Gatters, verwendet werden, um eine Ausgangsgröße dann und nur dann zu erzeugen, wenn beide Signale RO und R1 den hohen Pegel haben.
209810/U82

Claims (3)

Patentansprüche
1. Matrixspeicher, dessen Speicherelemente als mit Transistoren aufgebaute bistabile Multivibratoren ausgebildet und reihen- und spaltenweise mit Schreib- und Leseverstärkern zusammen geschaltet sind, dadurch gekennzeichnet, daß die Transistoren (30, 40) jeweils mehrere Emitter (33, 34, 35; 43, 44, 45) aufweisen, von denen jeweils einer (34> 44) an eine Zeilentreiberstufe (50) und ein anderer an eine Spaltentreiberstufe (54) angeschlossen ist, während ein dritter Emitter (2.3)
ψ des einen Transistors (30) mit einer Stromsteuerschaltung (63, 64, 65, 66) und ein dritter Emitter (43) des anderen Transistors (40) mit einer zweiten Stromsteuerschaltung (73, 74, 75, 76) verbunden ist.
2. Matrixspeicher nach Anspruch 1, dadurch gekennze ichnet, daß die Stromsteuerschaltungen (63 bis 66; 73 bis 76) je einen dritten Transistor (63; 73) aufweisen, dessen Kollektor (63c;73c) über eine Lastimpedanz (64 bzw. 74) an ein Bezugspotential (Masse) und dessen Basis (63b; 73b) an ein zweites Bezugspotential (Vref) angeschlossen ist und dessen Emitter (63e; 73e) mit dem Emitter (6Oe; 7Oe) eines vierten, zwischen seiner Basis und seinem Kollektor angesteuerten Tran-
) sistors (60; 70), mit einem Stromquellentransistor (65; 75) und mit dem dritten Emitter (33; 43) jeweils eines der Multivibratortransistoren (30; 40) verbunden ist.
3. Matrixspeicher nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der durch die gleichzeitige Ansteuerung einer Zeilentreiberstufe (50) und einer Spaltentreiberstufe (54) bestimmte Multivibrator mit Hilfe einer der Stromsteuerstufen (63 bis 66 bzw. 73 bis 76) sowohl einstellbar als auch auslesbar ist.
20981Q/U82
Leerseite
DE19681774928 1967-10-02 1968-09-30 Lese- und schreibschaltung fuer einen matrixspeicher Granted DE1774928B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US67208967A 1967-10-02 1967-10-02

Publications (2)

Publication Number Publication Date
DE1774928A1 true DE1774928A1 (de) 1972-03-02
DE1774928B2 DE1774928B2 (de) 1972-11-30

Family

ID=24697099

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19681774928 Granted DE1774928B2 (de) 1967-10-02 1968-09-30 Lese- und schreibschaltung fuer einen matrixspeicher

Country Status (4)

Country Link
US (1) US3529294A (de)
DE (1) DE1774928B2 (de)
FR (1) FR1583362A (de)
GB (1) GB1203178A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2655999A1 (de) * 1975-12-16 1977-06-23 Ibm Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3685025A (en) * 1970-06-25 1972-08-15 Richard W Bryant Sense amplifier/bit driver for semiconductor memories
DE3578476D1 (de) * 1985-04-05 1990-08-02 Fairchild Semiconductor Anordnung und verfahren zum freigeben oder sperren eines speicherbetriebs mit einer gesplittenen vorspannung.
EP0216264A1 (de) * 1985-09-19 1987-04-01 Siemens Aktiengesellschaft Schaltungsanordnung zur Schreib-Lese-Steuerung in einem ECL-Speicher

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL278881A (de) * 1961-05-31
US3226574A (en) * 1963-09-20 1965-12-28 Martin Marietta Corp Power saving storage circuit employing controllable power source
US3423737A (en) * 1965-06-21 1969-01-21 Ibm Nondestructive read transistor memory cell
US3436738A (en) * 1966-06-28 1969-04-01 Texas Instruments Inc Plural emitter type active element memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2655999A1 (de) * 1975-12-16 1977-06-23 Ibm Speicherzelle mit transistoren, die mit verschiedenen schwellenwertspannungen arbeiten

Also Published As

Publication number Publication date
DE1762960A1 (de) 1971-02-11
GB1203178A (en) 1970-08-26
US3529294A (en) 1970-09-15
DE1762960B2 (de) 1972-06-29
FR1583362A (de) 1969-10-24
DE1774928B2 (de) 1972-11-30

Similar Documents

Publication Publication Date Title
DE2313917C3 (de) Speicher mit redundanten Speicherstellen
DE2101431C3 (de)
DE2460225C3 (de) Schreib-Lese-Verstärker
DE2925925C2 (de) Informationsspeicher
DE2460146C3 (de) Bipolare Leseschaltung für integrierte Speichermatrix
DE2156805A1 (de) Monolithischer Speicher mit bipolaren Transistoren
DE4121445C2 (de) Speicherzelle mit bipolaren Transistoren und Verfahren zum Schreiben und Lesen von Daten
DE2302137B2 (de) Leseschaltung zum zerstörungsfreien Auslesen dynamischer Ladungs-Speicherzellen
EP0020995B1 (de) Verfahren und Schaltungsanordnung zur Selektion und Entladung der Bitleitungskapazitäten für einen hochintegrierten MTL Halbleiterspeicher
DE1499650A1 (de) Einrichtung zur Speicherung und Verarbeitung von Daten
DE2152706C3 (de) Monolithischer integrierter Halbleiterspeicher für binäre Daten
DE1774928A1 (de) Matrixspeicher
EP0021143B1 (de) Verfahren und Schaltungsanordnung zur Selektion und Entladung von Bitleitungskapazitäten für einen hochintegrierten Halbleiterspeicher
DE2246756C3 (de) Elektronischer Datenspeicher
DE1774948C3 (de) Wortorganisierter Speicher. Ausscheidung aus: 1499843
DE1574496B2 (de) Symmetrische Digital-Anzeigeschaltung
DE1762960C (de) Bistabile Schaltung
DE2002708C3 (de) Speicheranordnung mit bistabilen Kippschaltungen
DE1499744C (de) Elektronisches Speicherelement mit zwei Transistoren
DE1814676C3 (de) Integrierte Schreib-Lese-Schaltung für monolithische Speicherzellen
DE2654460A1 (de) Schaltung zur erhoehung der schreibgeschwindigkeit fuer speicherzellen
DE2622874C3 (de) Speicherzelle
DE1499744B2 (de) Elektronisches speicherelement mit zwei transistoren
EP0216264A1 (de) Schaltungsanordnung zur Schreib-Lese-Steuerung in einem ECL-Speicher
DE2260389C3 (de) Abtastverstärker mit einer Differenzeingangstufe aus Transistoren gleichen Leistungstyps

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)