DE3125052C2 - - Google Patents

Info

Publication number
DE3125052C2
DE3125052C2 DE3125052A DE3125052A DE3125052C2 DE 3125052 C2 DE3125052 C2 DE 3125052C2 DE 3125052 A DE3125052 A DE 3125052A DE 3125052 A DE3125052 A DE 3125052A DE 3125052 C2 DE3125052 C2 DE 3125052C2
Authority
DE
Germany
Prior art keywords
gas mixture
etching
organic
poly
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3125052A
Other languages
English (en)
Other versions
DE3125052A1 (de
Inventor
Jozef Alphons Marie Sanders
Franciscus Hubertus Marie Eindhoven Nl Sanders
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE3125052A1 publication Critical patent/DE3125052A1/de
Application granted granted Critical
Publication of DE3125052C2 publication Critical patent/DE3125052C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Abätzen einer stellenweise auf einem Halbleitersubstrat vorhandenen organischen Lackschicht, bei dem die Schicht mit Bestandteilen eines in einer Gasmischung gebildeten Plasmas in Kontakt gebracht wird, wobei die Gasmischung eine Halogen- und eine Sauerstoffverbindung enthält, und wobei die Sauerstoffverbindung mehr als 25 Vol.-% der Gasmischung beträgt.
Die Lackschicht kann hierbei, wie beispielsweise in üblichen Tunnelreaktoren, nur mit elektrisch ungeladenen Bestandteilen des Plasmas, aber auch, wie beispielsweise in üblichen Planarreaktoren, mit einer Mischung elektrisch geladener und ungeladener Bestandteile des Plasmas in Kontakt gebracht werden.
Aus der US-PS 38 67 216 ist ein Verfahren der eingangs genannten Art bekannt, bei dem die organische Lackschicht durch die Kontaktierung der Schicht mit Bestandteilen eines in einer Gasmischung gebildeten Plasmas geätzt wird, welche Gasmischung als Halogenverbindung CF₄ und als Sauerstoffverbindung O₂ enthält. Hiermit kann organischer Lack etwa hundertmal schneller als eine Leitschicht von Poly-Si entfernt werden.
Ein derartiges Verfahren ist beispielsweise zur Herstellung von Halbleiteranordnungen besonders geeignet, bei denen zum Anbringen elektrischer Leitbahnen auf einem Substrat das ganze Substrat mit einer Leitschicht aus Metall oder Poly-Silicium (Poly-Si) bedeckt wird, deren Teile mit einer organischen Lackschicht bedeckt werden, wonach die unbedeckten Teile entfernt werden.
Schließlich wird die organische Lackschicht in einem Verfahren eingangs erwähnter Art entfernt.
Ein Nachteil des bekannten Verfahrens besteht darin, daß das Verhältnis der Geschwindigkeiten, mit denen organischer Lack und Poly-Si abgeätzt werden können, beschränkt ist. Hierdurch tritt in der Praxis ein Angriff auf die unter der organischen Lackschicht liegenden Poly-Si-Leitschicht auf. Sind in der Leitschicht Leitbahnen ausgebildet, sind deren Mindestabmessungen durch den erwähnten Angriff beschränkt.
Um diesen Angriff in der Praxis möglichst zu begegnen, muß das Verhältnis der Geschwindigkeiten, mit denen der organische Lack und die Leitschicht geätzt werden, die "Ätzselektivität", möglichst groß sein.
Aus dem Abstract der JP 53-14571 ist es bekannt, bei einem Plasma-Ätzverfahren mit Halogenverbindungen und Sauerstoffverbindungen Einfluß auf die Ätzselektivität zu nehmen. Es ist beabsichtigt, die Ätzrate von Si durch den Zusatz von CO₂ zu erhöhen, wobei aber die CO₂-Konzentration so eingestellt wird, daß eine organische Lackschicht möglichst wenig angegriffen wird.
Aus J. Vac. Sci. Technol. 16(2) März/April 1979, S. 407 ist es bekannt, einem CF₄-Ätzplasma zum Ätzen von Si und SiO₂ noch O₂ oder N₂ zuzusetzen.
Der Erfindung liegt die Aufgabe zugrunde, bei einem Verfahren der eingangs genannten Art die Ätzselektivität zu erhöhen. Die Lösung der Aufgabe erfolgt erfindungsgemäß dadurch, daß die Sauerstoffverbindung NO ist. Durch den Zusatz von NO statt O₂ als Sauerstoffverbindung zur Gasmischung, in der das Plasma gebildet wird, vergrößert sich stark das Verhältnis zwischen den Ätzgeschwindigkeiten, mit denen organischer Lack und Leitschichtwerkstoff entfernt werden. In der Praxis ist ein Angriff der Leitschicht kaum meßbar. Eine besonders leicht hantierbare Gasmischung enthält neben NO als Sauerstoffverbindung CF₄ als Halogenverbindung.
Vorzugsweise enthält die Gasmischung, in der das Ätzplasma gebildet wird, neben CF₄ als Halogenverbindung 55 bis 75 Vol.-% NO. Mit einem in dieser Gasmischung gebildeten Plasma kann Fotolack etwa fünfhundertmal schneller als eine Leitschicht aus Poly-Si abgetragen werden.
Die Erfindung wird nachstehend anhand der Zeichnung und dreier Ausführungsbeispiele näher erläutert.
Die Figur zeigt die Ätzgeschwindigkeiten von Poly-Si und organischem Lack, die beim Ätzen mit Bestandteilen von Plasmen erreicht werden, die in CF₄/NO- und vergleichsweise in CF₄/O₂-Mischungen mit variablen NO- bzw. O₂-Mengen gebildet sind.
Beispiel I
In der Figur ist die Ätzgeschwindigkeit R in nm/min dargestellt, mit der organischer Lack (P. R.) und Poly-Si (Si) beim Ätzen mit ungeladenen Bestandteilen von Plasmen abgeätzt werden, die in Gasmischungen von CF₄ und NO mit einem Gesamtdruck von etwa 60 Pa und vergleichsweise in Gasmischungen von CF₄ und O₂ mit einem Gesamtdruck von etwa 60 Pa als Funktion der NO- bzw. O₂-Menge in Vol.-% gebildet werden, die der Gasmischung zugesetzt wird.
Es zeigt sich, daß das Verhältnis der Ätzgeschwindigkeiten des organischen Lacks und des Poly-Si, der Selektivität, für CF₄-O₂-Mischungen maximal etwa 100 beträgt (bei etwa 70 Vol.-% O₂) und für CF₄/NO-Mischungen maximal etwa 500 beträgt (bei etwa 60 Vol.-% NO).
Die mit CF₄/O₂-Mischungen erreichbare Selektivität wird durch die Verwendung von NO als Sauerstoffverbindung also wesentlich höher.
Beispiel II
Mit Bestandteilen von Plasmen, die in SF₆/NO-Mischungen gebildet sind, kann organischer Lack ebenfalls gut von Poly-Si entfernt werden. Enthält die Mischung 70 Vol.-% NO, so wird eine Selektivität (Lack/Poly-Si) von etwa 300 erreicht.
Beispiel III
Mit Bestandteilen von Plasmen, die in CF₃Cl/NO-Mischungen gebildet sind, kann, wenn die Mischung etwa 80 Vol.-% NO enthält, organischer Lack etwa 200mal schneller als Poly-Si entfernt werden.

Claims (3)

1. Verfahren zum Abätzen einer stellenweise auf einem Halbleitersubstrat vorhandenen organischen Lackschicht, bei dem die Schicht mit Bestandteilen eines in einer Gasmischung gebildeten Plasmas in Kontakt gebracht wird, wobei die Gasmischung eine Halogen- und eine Sauerstoffverbindung enthält, und wobei die Sauerstoffverbindung mehr als 25 Vol.-% der Gasmischung beträgt, dadurch gekennzeichnet, daß die Sauerstoffverbindung NO ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Gasmischung NO und als Halogenverbindung CF₄ enthält.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Gasmischung 55 bis 75 Vol.-% No enthält.
DE19813125052 1980-07-11 1981-06-26 "verfahren zur herstellung einer halbleiteranordnung" Granted DE3125052A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL8004008A NL8004008A (nl) 1980-07-11 1980-07-11 Werkwijze voor het vervaardigen van een halfgeleider- inrichting.

Publications (2)

Publication Number Publication Date
DE3125052A1 DE3125052A1 (de) 1982-03-18
DE3125052C2 true DE3125052C2 (de) 1990-06-07

Family

ID=19835611

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813125052 Granted DE3125052A1 (de) 1980-07-11 1981-06-26 "verfahren zur herstellung einer halbleiteranordnung"

Country Status (8)

Country Link
US (1) US4374699A (de)
JP (2) JPS5752136A (de)
CA (1) CA1165902A (de)
DE (1) DE3125052A1 (de)
FR (1) FR2486716B1 (de)
GB (1) GB2081161B (de)
IE (1) IE52045B1 (de)
NL (1) NL8004008A (de)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59163826A (ja) * 1983-03-08 1984-09-14 Toshiba Corp ドライエツチング方法
US4501061A (en) * 1983-05-31 1985-02-26 Advanced Micro Devices, Inc. Fluorine plasma oxidation of residual sulfur species
US4431477A (en) * 1983-07-05 1984-02-14 Matheson Gas Products, Inc. Plasma etching with nitrous oxide and fluoro compound gas mixture
US4544416A (en) * 1983-08-26 1985-10-01 Texas Instruments Incorporated Passivation of silicon oxide during photoresist burnoff
ES2048158T3 (es) * 1986-06-26 1994-03-16 American Telephone & Telegraph Procedimiento para fabricar dispositivos de circuito integrado utilizando una estructura de resist multinivel.
US4836887A (en) * 1987-11-23 1989-06-06 International Business Machines Corporation Chlorofluorocarbon additives for enhancing etch rates in fluorinated halocarbon/oxidant plasmas
US4936772A (en) * 1988-01-25 1990-06-26 John Zajac Flame ashing process and apparatus for stripping photoresist
US4845053A (en) * 1988-01-25 1989-07-04 John Zajac Flame ashing process for stripping photoresist
JP2813703B2 (ja) * 1992-07-20 1998-10-22 株式会社クボタ スパイラルベベルギアの製造装置
US7299805B2 (en) * 2002-06-07 2007-11-27 Marctec, Llc Scaffold and method for implanting cells
US20050136666A1 (en) * 2003-12-23 2005-06-23 Tokyo Electron Limited Method and apparatus for etching an organic layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3867216A (en) * 1972-05-12 1975-02-18 Adir Jacob Process and material for manufacturing semiconductor devices
JPS5289540A (en) * 1976-01-21 1977-07-27 Mitsubishi Electric Corp Etching gaseous mixture
JPS6019139B2 (ja) * 1976-07-26 1985-05-14 三菱電機株式会社 エツチング方法およびプラズマエツチング用混合物ガス
JPS5915174B2 (ja) * 1976-07-26 1984-04-07 日本電信電話株式会社 フオトマスクの製造方法
JPS53112065A (en) * 1977-03-11 1978-09-30 Toshiba Corp Removing method of high molecular compound
US4260649A (en) * 1979-05-07 1981-04-07 The Perkin-Elmer Corporation Laser induced dissociative chemical gas phase processing of workpieces
NL8004007A (nl) * 1980-07-11 1982-02-01 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting.

Also Published As

Publication number Publication date
CA1165902A (en) 1984-04-17
IE52045B1 (en) 1987-05-27
FR2486716A1 (fr) 1982-01-15
US4374699A (en) 1983-02-22
JPH0359575B2 (de) 1991-09-11
NL8004008A (nl) 1982-02-01
JPH0237091B2 (de) 1990-08-22
GB2081161A (en) 1982-02-17
JPH02290021A (ja) 1990-11-29
FR2486716B1 (fr) 1986-01-24
IE811530L (en) 1982-01-11
GB2081161B (en) 1984-08-08
DE3125052A1 (de) 1982-03-18
JPS5752136A (en) 1982-03-27

Similar Documents

Publication Publication Date Title
DE3125054C2 (de)
DE2922791C2 (de) Verfahren zum Trockenätzen von Aluminium und Aluminiumlegierungen
DE3125052C2 (de)
DE2658448C3 (de) Verfahren zum Ätzen einer auf einem Halbleiterkörper aufgebrachten Schicht aus Siliciumnitrid in einem Gasplasma
DE2640511B2 (de) Verfahren und Vorrichtung zum selektiven Ätzen einer Aluminiumschicht
DE2439300C2 (de) "Verfahren zum Abätzen eines vorbestimmten Teils einer Siliziumoxidschicht"
DE3125136C2 (de)
DE3038185C2 (de) Verfahren zum Ätzen eines Musters aus einer Schicht
DE2727788C2 (de) Verfahren zum Herstellen eines Musters in einer Oberflächenschicht eines scheibenförmigen Körpers
DE2740384A1 (de) Verfahren zur oberflaechenbehandlung der substrate von fluessigkristall-anzeigezellen
EP0126969A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsiliziden bzw. Silizid-Polysilizium bestehenden Schichten für integrierte Halbleiterschaltungen durch reaktives Ionenätzen
DE2917235A1 (de) Verfahren zum ausbilden von festhaftenden und gleichfoermigen isolationsschichten auf kornorientiertem siliciumstahlblech
DE3034900C2 (de) Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht
DE10016938C2 (de) Selektives Trockenätzen eines dielektrischen Films
EP0032691B1 (de) Verfahren zur Herstellung eines Supraleiters mit einer intermetallischen Verbindung
DE3331212A1 (de) Verfahren zum weitgehenden whiskerfreistellen von galvanisch verzinntem gut
DE60016423T2 (de) Ätzmethode und plasmabehandlungsmethode
DE3219284A1 (de) Verfahren zum herstellen einer halbleitervorrichtung
DE3424329A1 (de) Verfahren zum herstellen von masshaltigen titanstrukturen
DE2458079A1 (de) Verfahren zur herstellung eines magnetkopfes
DE1614569A1 (de) Verfahren zum Herstellen einer aus Silisiumnitrid bestehenden Schutzschicht an der Oberflaeche eines Halbleiterkoerpers
DE1764937C3 (de) Verfahren zur Herstellung von Isolationsschichten zwischen mehrschichtig übereinander angeordneten metallischen Leitungsverbindungen für eine Halbleiteranordnung
DE1614135C2 (de) Verfahren zum Herstellen eines aus zwei übereinanderliegenden Siliciumdioxid-Schichten unterschiedlicher Ätzbarkeit in ein und demselben Ätzmittel bestehenden Ätzmaske hoher Genauigkeit
EP0205644B1 (de) Verfahren zum Herstellen von Kontaktöffnungen in auf Halbleitermaterial angeordneten Isolierschichten
DE3002196C2 (de)

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee