DE3123620C2 - - Google Patents
Info
- Publication number
- DE3123620C2 DE3123620C2 DE19813123620 DE3123620A DE3123620C2 DE 3123620 C2 DE3123620 C2 DE 3123620C2 DE 19813123620 DE19813123620 DE 19813123620 DE 3123620 A DE3123620 A DE 3123620A DE 3123620 C2 DE3123620 C2 DE 3123620C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- control device
- address
- circuit board
- connections
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/14—Protection against unauthorised use of memory or access to memory
- G06F12/1408—Protection against unauthorised use of memory or access to memory by using cryptography
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Dram (AREA)
Description
Die Erfindung betrifft eine Anordnung zum elektrischen Verbinden
eines Speicherbausteins mit einer Steuereinrichtung auf einer
Leiterplatte, wobei die Adreß- und Datenanschlüsse des
Speicherbausteins über auf mindestens einer Seite verlaufende
Leiterbahnen mit der Steuereinrichtung verbunden sind.
Zum Betreiben einer Steuereinrichtung, beispielsweise eines
Mikroprozessors werden Speicher benötigt, welche die
entsprechenden Programme für die Steuereinrichtung enthalten,
weiterhin werden Speicher zum Ablegen von Daten benötigt. Die
betreffenden Bausteine der Steuereinrichtung, welche mit den
Speichern zusammenarbeiten und die Speicherbausteine selbst
weisen Anschlüsse für die Adreß- und Datenleitungen auf,
welche gemäß der Wertigkeit der einzelnen Bitstellen entsprechend
bezeichnet sind. In der Regel wird davon ausgegangen, daß die
einzelnen Anschlußpunkte der Steuereinrichtung und der Speicher
jeweils gemäß ihrer Wertigkeit miteinander verbunden werden.
Hierzu wird beispielsweise auf das Buch von Tietze/Schenk,
Halbleiter-Schaltungstechnik, 5. Auflage, Springer-Verlag,
Berlin, Heidelberg, New York 1980 verwiesen. Dem Text auf
Seite 566 und der Abbildung auf Seite 562 lassen sich entsprechende
Hinweise entnehmen.
Bei Festwertspeichern besteht sogar die zwingende Notwendigkeit,
da zum Einschreiben von Informationen und zum Prüfen des
Speicherinhalts besondere Geräte vorgesehen sind, bei welchen
von einer Beschaltung der Adreß- und Dateneingänge der Speicher
gemäß der Wertigkeit der einzelnen Bitstellen entsprechend der
Bezeichnung der Anschlußpunkte ausgegangen wird.
Die fortlaufende Bezeichnung der einzelnen Anschlußpunkte eines
Bausteins, bei welchem die Anschlußpunkte entweder nur an den
beiden Längsseiten oder auch allen vier Seiten angebracht sind,
hat zur Folge, daß die Anschlußpunkte einer Reihe von
Adreß- oder Datenleitungen eines Speicherbausteins und eines
Bausteins der Steuereinrichtung sich spiegelbildlich gegenüber
stehen. Die daraus resultierende Verdrehung der Adreß- und
Datenleitungen hat eine Vielzahl von Kreuzungen zur Folge.
Die Aufgabe der Erfindung besteht nun darin, wenn bei derartigen
Anordnungen sich die Anschlüsse der Adreß- und Datenleitungen
von Speicherbaustein und Steuereinrichtung bezüglich ihrer
Reihenfolge der Wertigkeit der einzelnen Bitstellen spiegelbildlich
gegenüberliegen, eine Lösung anzugeben, durch welche derartige
Kreuzungen vermieden werden.
Diese Aufgabe wird dadurch gelöst, daß diese Leiterbahnen auf
der Leiterplatte weitgehend parallel unter Vermeidung von
Kreuzungen derart nebeneinander geführt sind, daß jeweils die
einzelnen Anschlüsse der Adreßleitungen bzw. der Datenleitungen
der Steuereinrichtung mit den betreffenden Anschlüssen des
Speicherbausteins direkt und unter Vertauschung der Wertigkeit
der einzelnen Bitstellen miteinander verbunden sind.
Durch diese Verdrahtung wird eine einfachere Leiterbahnführung
der Adreß- und Datenleitungen erreicht. Handelt es sich bei
dem betreffenden Speicher um einen Festwertspeicher, dessen
Speicher über ein besonderes, hierfür vorgesehenes Gerät
eingeschrieben oder ausgelesen werden soll, wozu der betreffende
Baustein in das Gerät einzusetzen ist, so ist die andersartige
Belegung der Anschlußpunkte der Adreß- und Datenleitungen
entsprechend zu berücksichtigen. Dies kann entweder dadurch
geschehen, daß der Anschluß des Bausteins an dem Gerät über einen
dazwischengeschalteten Adapter erfolgt, bei welchem die
Verbindung der einzelnen Anschlußpunkte der Adreß- und
Datenleitungen gemäß der Leiterbahnführung der Leiterplatte,
in welche der Baustein später einzusetzen ist, berücksichtigt
ist oder der Speicherbaustein wird direkt an dem Gerät
angeschlossen, wobei die einzuschreibende Information entsprechend
der andersartigen Anschlußlage der Adreß- und Datenleitungen
beim Einschreiben entsprechend umzuwandeln ist, bzw. die
ausgelesenen Daten entsprechend umgewandelt werden müssen.
Durch diese Art der Verdrahtung auf der Leiterplatte wird
ein weiterer Vorteil erzielt, welcher darin besteht, daß
der Speicherinhalt eines Festwertspeichers praktisch verschlüsselt
ist, wenn dieser mit Hilfe eines normalen, für diesen Zweck
vorgesehenen Geräts ausgelesen wird.
In der US-PS 39 52 231 wird eine gattungsgemäße Leiterplattenanordnung
für komplexe elektronische Systeme beschrieben, bei welcher
besondere Maßnahmen für die Ableitung der in den elektronischen
Bausteinen entstehenden Wärme getroffen sind. Dabei wird
davon ausgegangen, daß auf der Leiterplatte u. a. eine
Steuerschaltung und ein Speicherbaustein angeordnet sind.
Die Leiterbahnen können in mehreren Ebenen
der Mehrschichtleiterplatte verlaufen. Maßnahmen
zur besonderen Leiterbahnführung gemäß der vorliegenden
Erfindung lassen sich dieser Patentschrift nicht entnehmen.
In der GB-PS 14 64 080 wird die Verdrahtungsanordnung einer
Leiterplatte für eine Vielzahl von Halbleiter-Speicherbausteinen
beschrieben, welche ebenfalls kreuzungsfrei ist. Zu diesem Zweck
werden jeweils vier Speicherbausteine, die jeweils an zwei
gegenüberliegenden Seiten ihre Anschlußpunkte haben, paarweise
über und nebeneinander derart angeordnet, daß jeweils ein
Baustein dem benachbarten Baustein gegenüber um 90° verdreht
ist. Diese Anordnung dient zur Untereinanderverbindung von
Speicherbausteinen und nicht zur Verbindung von Speicherbausteinen
mit einer Steuereinrichtung.
Die Erfindung wird anhand eines Ausführungsbeispiels
näher erläutert, welches in der Zeichnung dargestellt
ist.
Auf einer Leiterplatte LP sind mehrere Bausteine B,
SP und ST befestigt, die untereinander elektrisch mit
Hilfe von Leiterbahnen verbunden sind. Eine Verbindung
von Anschlußpunkten gemäß der Wertigkeit der einzelnen
Bitstellen von Adreß- und/oder Datenleitungen wird an
hand von der Verbindung von Anschlußpunkten zwischen
dem Baustein ST und dem Baustein B gezeigt. Die An
schlußpunkte liegen sich in der Reihe der Wertigkeit
der Bitstellen spiegelbildlich gegenüber, dies hat
zur Folge, daß zur Verbindung gleichnamiger Punkte
nur eine direkte Verbindung möglich ist, während alle
übrigen Verbindungen diese Verbindung kreuzen müssen,
dies wird durch die gestrichelten Linien dargestellt,
welche auf eine Weiterführung der Leiterbahn auf der
Unterseite der Leiterplatte LP hinweist.
Eine kreuzungsfreie Verbindung zwischen dem Baustein
der Steuereinrichtung ST und dem Speicherbaustein SP
wird anhand der Verbindung der Anschlußpunkte der Adreß
leitungen AD und der Datenleitungen DL gezeigt. Auch
hier liegen die Anschlußpunkte in der Reihenfolge der Wer
tigkeit der einzelnen Bitstellen sich spiegelbildlich ge
genüber. Durch die direkte Verdrahtung entsteht eine Ver
tauschung der Wertigkeit, das heißt beispielsweise daß
der Anschlußpunkt des Bausteins der Steuereinrichtung ST
mit der höchsten Wertigkeit (5) mit dem Anschlußpunkt
mit der Bitstelle der niedrigsten Wertigkeit (1) des Speicher
bausteins SP verbunden ist. Dies trifft sowohl für die
Adreßleitungen AD als auch für die Datenleitungen DL zu.
Sind mehrere gleichartige Speicherbausteine SP mit dem Bau
stein der Steuereinrichtung ST zu verbinden, so ist ent
weder darauf zu achten, daß das Verdrahtungsschema zwischen
der Baustein der Steuereinrichtung ST und den Speicherbau
steinen SP jeweils nach dem gleichen Schema erfolgt, andern
falls müßten die gleichartigen Speicherbausteine SP ge
mäß ihres Speicherinhalts entsprechend auf die einzelnen
Einbauplätze bei der Fertigung eingesetzt werden.
Claims (1)
- Anordnung zum elektrischen Verbinden eines Speicherbausteins mit einer Steuereinrichtung auf einer Leiterplatte, wobei die Adreß- und Datenanschlüsse des Speicherbausteins über auf mindestens einer Seite der Leiterplatte verlaufende Leiterbahnen mit der Steuereinrichtung verbunden sind, dadurch gekennzeichnet, daß diese Leiterbahnen auf der Leiterplatte (LP) weitgehend parallel unter Vermeidung von Kreuzungen derart nebeneinander geführt sind, daß jeweils die einzelnen Anschlüsse der Adreßleitungen (AD) bzw. der Datenleitungen (DL) der Steuereinrichtung (ST) mit den betreffenden Anschlüssen des Speicherbausteins (SP) direkt und unter Vertauschung der Wertigkeit der einzelnen Bitstellen miteinander verbunden sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813123620 DE3123620A1 (de) | 1981-06-13 | 1981-06-13 | Anordnung zum verbinden eines speichers mit einer steuereinrichtung |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813123620 DE3123620A1 (de) | 1981-06-13 | 1981-06-13 | Anordnung zum verbinden eines speichers mit einer steuereinrichtung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3123620A1 DE3123620A1 (de) | 1983-01-05 |
DE3123620C2 true DE3123620C2 (de) | 1988-06-16 |
Family
ID=6134712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813123620 Granted DE3123620A1 (de) | 1981-06-13 | 1981-06-13 | Anordnung zum verbinden eines speichers mit einer steuereinrichtung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3123620A1 (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6387064U (de) * | 1986-11-27 | 1988-06-07 | ||
US5982653A (en) * | 1997-08-06 | 1999-11-09 | Ma Labs, Incorporated | Add-on with intermixed pin connection |
US7633764B2 (en) | 2005-04-27 | 2009-12-15 | Broadcom Corporation | Ball grid array configuration for reducing path distances |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2415047B2 (de) * | 1974-03-28 | 1978-02-02 | Siemens AG, 1000 Berlin und 8000 München | Multichip-verdrahtung mit anschlussflaechenkonfigurationen zur kontaktierung von vier gleichen halbleiterspeicher-chips |
US3952231A (en) * | 1974-09-06 | 1976-04-20 | International Business Machines Corporation | Functional package for complex electronic systems with polymer-metal laminates and thermal transposer |
DE2546334C2 (de) * | 1975-10-16 | 1984-10-11 | Robert Bosch Gmbh, 7000 Stuttgart | Elektronisches Steuergerät |
-
1981
- 1981-06-13 DE DE19813123620 patent/DE3123620A1/de active Granted
Also Published As
Publication number | Publication date |
---|---|
DE3123620A1 (de) | 1983-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19721967C2 (de) | Speicherbaustein | |
DE102005055185B4 (de) | Halbleiterspeichermodul | |
DE10240730B4 (de) | Leiterplatte, Speichermodul und Herstellungsverfahren | |
DE69725519T2 (de) | Verbindung eines Doppelspannungsmoduls | |
DE3906497A1 (de) | Selbstkonfigurierendes speichersystem | |
DE102006036825A1 (de) | Halbleiterspeicheranordnung mit seriellem Steuer-/Adressbus | |
DE3329022A1 (de) | Datenspeichereinrichtung | |
DE3336439A1 (de) | Speicherplatten-modulanordnung | |
DE1524773B2 (de) | Adressierungssystem für Speichervorrichtungen | |
DE3123620C2 (de) | ||
DE102006017947B4 (de) | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren | |
DE3024153A1 (de) | Speicher-subsystem | |
DE4239461A1 (de) | Anordnung zur Übertragung von Daten über einen Bus | |
DE10332616B3 (de) | Halbleiterspeichermodul | |
DE102006005955A1 (de) | Inline-Speichermodul | |
DE102006043634A1 (de) | Halbleiterspeichermodul mit Busarchitektur | |
DE2526410C3 (de) | Anordnung mit als Steckbaugruppen ausgebildeten elektrischen Schaltungen, einer Sammelleitung und an diese angeschlossenen Steckfassungen für die Steckbaugruppen | |
DE4119584C2 (de) | ||
DE2217609A1 (de) | Zugriffseinheit für Datenverarbeitungsanlagen | |
DE10142361B4 (de) | Speichermodul | |
DE4440789B4 (de) | Slave-Einheit | |
DE10120066A1 (de) | Verfahren und Anordnung zum Erkennen von Bestückungsvarianten und Bestückungsfehlern bei Bestückung von Baugruppen mit mehreren gleichen Sub-Modulen | |
DE60223281T2 (de) | Datenbusverbindung für eine speicheranordnung | |
DE10323415A1 (de) | Speicheranordnung | |
DE19829207C2 (de) | Computersystem mit SCSI-Bus-Controller zur beidseitigen Terminierung des SCSI-Bus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H05K 3/32 |
|
8127 | New person/name/address of the applicant |
Owner name: TELENORMA TELEFONBAU UND NORMALZEIT GMBH, 6000 FRA |
|
D2 | Grant after examination | ||
8363 | Opposition against the patent | ||
8331 | Complete revocation |