DE2415047B2 - Multichip-verdrahtung mit anschlussflaechenkonfigurationen zur kontaktierung von vier gleichen halbleiterspeicher-chips - Google Patents

Multichip-verdrahtung mit anschlussflaechenkonfigurationen zur kontaktierung von vier gleichen halbleiterspeicher-chips

Info

Publication number
DE2415047B2
DE2415047B2 DE19742415047 DE2415047A DE2415047B2 DE 2415047 B2 DE2415047 B2 DE 2415047B2 DE 19742415047 DE19742415047 DE 19742415047 DE 2415047 A DE2415047 A DE 2415047A DE 2415047 B2 DE2415047 B2 DE 2415047B2
Authority
DE
Germany
Prior art keywords
wiring
memory chips
semiconductor memory
multichip
contacting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19742415047
Other languages
English (en)
Other versions
DE2415047A1 (de
DE2415047C3 (de
Inventor
Michail Dipl -Ing 8000 München; Mitterer Rudolf Dipl.-Ing 8035 Gauting Sapunarow
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19742415047 priority Critical patent/DE2415047B2/de
Priority to NL7502773A priority patent/NL7502773A/xx
Priority to GB1180675A priority patent/GB1464080A/en
Priority to FR7508898A priority patent/FR2266305B1/fr
Priority to SE7503369A priority patent/SE7503369L/xx
Priority to JP50036536A priority patent/JPS5836512B2/ja
Priority to IT21645/75A priority patent/IT1034529B/it
Priority to BE154933A priority patent/BE827367A/xx
Publication of DE2415047A1 publication Critical patent/DE2415047A1/de
Publication of DE2415047B2 publication Critical patent/DE2415047B2/de
Application granted granted Critical
Publication of DE2415047C3 publication Critical patent/DE2415047C3/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Static Random-Access Memory (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Combinations Of Printed Boards (AREA)

Description

Die Erfindung betrifft eine Multichip-Verdrahtung mit Anschlußflächenkonfigurationen zur Kontaktierung von vier gleichen Halbleiterspeicher-Chips, insbesondere in Flip-Chip-Technik, auf einem mit Außenkontakten versehenen Träger.
Halbleiterspeichersysteme bestehen aus einer Vielzahl monolithisch integrierter Schaltkreise, die in der Regel in Einzelgehäusen verkapselt sind. Die Weiterverdrahtung erfolgt meist durch mehrlagige gedruckte Schaltungen, in deren metallisierte Bohrungen die Anschlußstifte der Einzelgehäuse eingelötet werden. Einzelgehäuse beanspruchen jedoch relativ viel Platz auf der Verdrahtung, was mit hohen Kosten verbunden ist und durch die Länge der elektrischen Verbindungsleitungen zu langen Speicherzugriffszeiten führt.
Die Entwicklung der Flip-Chip-Technik ermöglichte es, sog. Multichip-Verdrahtungen hoher Packungsdichte herzustellen. Hierbei werden mehrere Halbleiterspeicher-Chips auf einem mit Außenkontakten versehenen Träger verdrahtet und zu einem Multichip-Baustein zusammengefaßt. Durch die kürzeren Verbindungsleitungen konnten dadurch die Speicherzugriffszeiten verkürzt werden. Eine maßgebliche Kosteneinsparung war jedoch nicht möglich, da solche Hybridschaltungen bisher eine mindestens zweitägige bzw. zweiseitige Verdrahtung benötigten. Derartige zweilagige und zweiseitige Multichip-Verdrahtungen, bei welchen die Verbindung der beiden Verdrahtungsebenen durch Stifte hergestellt wird, sind beispielsweise aus der Zeitschrift IBM Journal of Research and Development, Vol. 13, Nr. 3, Mai 1969, Seite 228, Figur 4 bekannt.
Aus »Proceedings of the technical Programme, Internepcon« (International electronic packaging & Production conference) Brighton, England, 13 bis 15. 10. 1970, Seiten Vl bis 14 und VI bis 19, Pigur 9 ist eine Multichip-Verdrahtung mit Anschlußflächenkonfigurationen zur Kontaktierung von vier gleichen Halbleiterspeicher-Chips auf einem mit Außenkontakten versehenen Träger bekannt. Auch diese bekannte zweilagige Multichip-Verdrahtung ist sehr kompliziert gestaltet und nur mit beträchtlichem Aufwand herzustellen.
■> Aufgabe der Erfindung ist es, eine Multichip-Verdrahtung anzugeben, die unter Vermeidung der obengenannten Nachteile eine einwandfreie Kontaktierung mehrerer Halbleiterspeicher-Chips ermöglicht.
Diese Aufgabe wird dadurch gelöst, daß bei einer
ίο Multichip-Verdrahtung der eingangs genannten Art die Verdrahtung kreuzungsfrei und überwiegend bandförmig in einer Leiterebene auf dem Träger derart angeordnet ist, daß Anschlußflächen für gleiche und zusammenfaßbare Anschlüsse der vier Halbleiterspei-
cher-Chips jeweils miteinander und mit einem Außenkontakt verbunden sind und Anschlußflächen für individuelle Anschlüsse der einzelnen Halbleiterspeicher-Chips jeweils mit einem separaten Außenkontakt verbunden sind und daß die den vier Halbleiterspeicher-Chips zugeordneten Anschlußflächenkonfigurationen in der Leiterebene um einen Winkel von 90° zueinander verdreht angeordnet sind.
Damit ergibt sich eine Reihe von Vorteilen. So können durch die einlagige und kreuzungsfreieVerdrahtung die Verbindungsleitungen sehr kurz gehalten werden, was zu äußerst kurzen Speicherzugriffszeiten führt. Durch den Fortfall von weiteren Verdrahtungslagen und Dnrchkontaktierungen können die Herstellungskosten gegenüber bekannten Multichip-Verdrahtungen erheblich gesenkt werden. Außerdem können die Halbleiterspeicher-Chips auf der Multichip-Verdrahtung dicht gedrängt angeordnet werden, womit auch die Weiterverdrahtung vereinfacht werden kann. Gleiche und zusammenfaßbare Anschlüsse der vier Halbleiterspeicher-Chips für Spannungs-, Adressen-, Daten- und Signalleitungen sind jeweils miteinander und mit einem Außenkontakt verbunden, während die individuellen Anschlüsse für jeweils eine Chipselekt- und/oder Taktleitung mit separaten Außenkontakten verbunden sind. Damit kann die erforderliche Anzahl der Außenkontakte für die vier Halbleiterspeicher-Chips erheblich gesenkt und die Weiterverdrahtung weiter vereinfacht werden. So beträgt bei η Anschlüssen pro Halbleiterspeicher-Chip die maximal erforderliche Anzahl der Außenkontakte n + 3 bei einer individuellen Leitung bzw. /?+6 bei zwei individuellen Leitungen prc Halbieiterspeicher-Chip.
Vorzugsweise ist mindestens eine Leiterbahn, welche einen separaten Außenkontakt mit der zugehörigen Anschlußfläche verbindet, zwischen Anschlußflächen nicht betroffener Anschlußflächenkonfigurationen hin durchgeführt. Diese Maßnahme gestattet eine weitgehende Flexibilität bei der Gestaltung der Verdrahtung und der Anordnung der Außenkontakte auf dem Träger.
Im folgenden werden Ausführungsbeispiele der erfindungsgemäßen Multichip-Verdrahtung an Hand der Zeichnung näher erläutert. Es zeigt
Fig. 1 eine besonders einfache Multichip-Verdrahtung mit sechs Anschlußflächen pro Halbleiterspeicher-
feo Chip in der Draufsicht,
Fig.2 die in Fig. 1 dargestellte Multichip-Verdrahtung mit aufgelöteten Halbleiterspeicher-Chips ebenfalls in der Draufsicht,
F i g. 3 einen Schnitt gemäß der Linie MI-III der F i g. 2
hi und
Fig.4 eine Multichip-Verdrahtung mit zwanzig Anschlußflächen pro Halbleiterspeicher-Chip in der Draufsicht.
Fig. 1 zeigt einen Träger I, der beispielsweise aus Al2O3-Keramik besteht, mit Anschlußkonfigurationen 2, 3, 4 und 5 zur Kontaktierung von vier gleichen Halbleiterspeicher-Chips. Die nebeneinanderliegenden Anschlußflächenkonfigurationen 2, 3, 4 und 5 sind um einen Winkel von 90° verdreht zueinander angeordnet, was durch die abgeschrägten Kanten 6 der strichpunktiert dargestellten Umrißlinien angezeigt ist. Durch diese verdrehte Anordnung sind die einander diagonal gegenüberliegenden Anschlußflächenkonfigurationen 2 und 4 bzw. 3 und 5 um einen Winkel von 180" zueinander verdreht, so daß alle einander entsprechenden abgeschrägten Kanten 6 diagonal nach außen gerichtet sind. Jede der Anschlußkonfigurationen 2 bis 5 umfaßt fünf Anschlußflächen 7 für die Anschlüsse der Spannungs-, Adressen-, Daten- und Signalleitungen und eine Anschlußfläche 8 für den Anschluß der Chipselektleitungen der einzelnen zu kontaktierenden Halbleiterspeicher-Chips. Sämtliche einander entsprechenden Anschlußflächen 7 sind durch bandförmig· geführte Leiterbahnen 9 jeweils miteinander und mit Außenkontakten 10 verbunden. Die Anschlußflächen 8 sind durch Leiterbahnen 11, die innerhalb des Bandes der übrigen Leiterbahnen 9 geführt sind, jeweils mit einem separaten Außenkontakt 12 verbunden. Teilweise sind die Leiterbahnen 11 zwischen den Anschlußflächen 7 bzw. 8 nicht betroffener Halbleiterspeicher-Chips hindurchgeführt.
Fig. 2 zeigt die in Fi g. 1 dargestellte Multichip-Verdrahtung mit aufgelöteten Halbleiterspeicher-Chips 13, 14,15 und 16. Die um einen Winkel von 90° zueinander verdrehte Einbaulage der Halbleiterspeicher-Chips 13 bis 16 ist durch ihre abgeschrägten Ecken 17 verdeutlicht.
F i g. 3 zeigt einen Schnitt gemäß der Linie IH-III der F i g. 2. Auf dem Träger 1 liegen die Leiterbahnen 9 bzw. 11, welche zu den zugehörigen Anschlußflächen 7 bzw. 8 führen. Der Halbleiterspeicher-Chip 14 ist mit seinen Anschlußhöckern 180 fest mit den Anschlußflächen 7 bzw. 8 verbunden. Für die Kontaktierung eignet sich die Flip-Chip-Technik besonders gut, andere bekannte Verbindungstechniken können jedoch auch angewandt werden.
Fig.4 zeigt eine erfindungsgemäße Multichip-Verdrahtung mit zwanzig Anschlußflächen pro Halbleiterspeicher-Chip, die nach dem Prinzip der vorstehend beschriebenen Multichip-Verdrahtung aufgebaut ist. Auf einem Träger 18 sind Anschlußflächenkonfigurationen 19, 20, 21 und 22 zur Kontaktierung von vier gleichen Halbleiterspeicher-Chips jeweils um einen Winkel von 90° zueinander verdreht angeordnet. Jeder der Anschlußflächenkonfigurationen 19 bis 22 umfaßt achtzehn Anschlußflächen 23 für die Anschlüsse der Spannungs-, Adressen-, Daten- und Signalleitungen und zwei Anschlußflächen 24 für die Anschlüsse jeweils einer Chipselektleitung und einer Taktleitung der einzelnen zu kontaktierenden Halbleiterspeicher-Chips. Sämtliche einander entsprechenden Anschlußflächen 23 sind durch bandförmig geführte Leiterbahnen 25 jeweils miteinander und mit Außenkontakten 26 verbunden. Die Anschlußflächen 24 sind durch Leiterbahnen 27, die im wesentlichen innerhalb des Bandes der übrigen Leiterbahnen 25 geführt sind, jeweils mit einem separaten Außenkontakt 28 verbunden. Zur Vereinfaichung der Verdrahtung sind diese individuellen Leiterbahnen 27 teilweise zwischen den Anschlußflächen 23 bzw. 24 nicht betroffener Halbleiterspeicher-Chips hindurchgeführt.
Hierzu 2 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Multichip-Verdrahtung mit Anschlußflächenkonfigurationen zur Kontaktierung von vier gleichen Halbleiterspeicher-Chips, insbesondere in Flip-Chip-Technik, auf einem mit Außenkontakten versehenen Träger, dadurch gekennzeichnet, daß die Verdrahtung kreuzungsfrei und überwiegend bandförmig in einer Leiterebene auf dem Träger (1) derart angeordnet ist, daß Anschlußflächen (7) für gleiche und zusammenfaßbare Anschlüsse der vier Halbleiterspeicher-Chips jeweils miteinander und einem Außenkontakt (10) verbunden sind und Anschlußflächen (8) für individuelle Anschlüsse der einzelnen Halbleiterspeicher-Chips jeweils mit einem separaten Außenkontakt (12) verbunden .sind und daß die den vier Halbleiterspeicher-Chips zugeordneten Anschlußflächenkonfigurationen (2, 3, 4 und 5) in der Leiterebene um einen Winkel von 90° zueiander verdreht angeordnet sind.
2. Multichip-Verdrahtung nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine Leiterbahn (U), welche einen separaten Außenkontakt (12) mit der zugehörigen Anschlußfläche (8) verbindet, zwischen Anschlußflächen (7 bzw. 8) nicht betroffener Anschlußflächenkonfigurationen (2 bzw. 3,4 oder 5) hindurchgeführt ist.
DE19742415047 1974-03-28 1974-03-28 Multichip-verdrahtung mit anschlussflaechenkonfigurationen zur kontaktierung von vier gleichen halbleiterspeicher-chips Granted DE2415047B2 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE19742415047 DE2415047B2 (de) 1974-03-28 1974-03-28 Multichip-verdrahtung mit anschlussflaechenkonfigurationen zur kontaktierung von vier gleichen halbleiterspeicher-chips
NL7502773A NL7502773A (nl) 1974-03-28 1975-03-07 Meerbloksbedrading met aansluitvlakken configu- raties voor het aansluiten van vier gelijke halfgeleidergeheugenblokken.
FR7508898A FR2266305B1 (de) 1974-03-28 1975-03-21
GB1180675A GB1464080A (en) 1974-03-28 1975-03-21 Circuit boards for semiconductor chips
SE7503369A SE7503369L (de) 1974-03-28 1975-03-24
JP50036536A JPS5836512B2 (ja) 1974-03-28 1975-03-26 半導体メモリチツプの接続のための端子面配列を持つマルチチツプ配線
IT21645/75A IT1034529B (it) 1974-03-28 1975-03-26 Cablaggio multichip con configu razioni di superfici di connessio ne per stabilire conrtatti con 4 uguali chip di memoria a semicon duttori
BE154933A BE827367A (fr) 1974-03-28 1975-03-28 Cablage pour circuits a pastilles multiples, destine au raccordement de quatre pastilles-memoires identiques a semi-conducteurs

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19742415047 DE2415047B2 (de) 1974-03-28 1974-03-28 Multichip-verdrahtung mit anschlussflaechenkonfigurationen zur kontaktierung von vier gleichen halbleiterspeicher-chips

Publications (3)

Publication Number Publication Date
DE2415047A1 DE2415047A1 (de) 1975-10-16
DE2415047B2 true DE2415047B2 (de) 1978-02-02
DE2415047C3 DE2415047C3 (de) 1978-09-21

Family

ID=5911463

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19742415047 Granted DE2415047B2 (de) 1974-03-28 1974-03-28 Multichip-verdrahtung mit anschlussflaechenkonfigurationen zur kontaktierung von vier gleichen halbleiterspeicher-chips

Country Status (8)

Country Link
JP (1) JPS5836512B2 (de)
BE (1) BE827367A (de)
DE (1) DE2415047B2 (de)
FR (1) FR2266305B1 (de)
GB (1) GB1464080A (de)
IT (1) IT1034529B (de)
NL (1) NL7502773A (de)
SE (1) SE7503369L (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3033900C3 (de) * 1980-09-09 1994-12-15 Siemens Ag Gehäuseloses Schaltungsmodul und Verfahren zu seiner Herstellung
DE3123620A1 (de) * 1981-06-13 1983-01-05 Telefonbau Und Normalzeit Gmbh, 6000 Frankfurt Anordnung zum verbinden eines speichers mit einer steuereinrichtung
JPS57207356A (en) * 1981-06-15 1982-12-20 Fujitsu Ltd Semiconductor device
JPH0279123U (de) * 1988-12-02 1990-06-18
JPH02285910A (ja) * 1989-04-26 1990-11-26 Seijiro Isoi 鳥休止防止具
JPH052533U (ja) * 1991-02-25 1993-01-14 マサル工業株式会社 電線保護カバー
GB2312562B (en) * 1996-04-26 2000-05-17 Appliance Control Technology E A method of interconnecting wiring with a pcb

Also Published As

Publication number Publication date
JPS50131493A (de) 1975-10-17
FR2266305B1 (de) 1978-02-24
JPS5836512B2 (ja) 1983-08-09
DE2415047A1 (de) 1975-10-16
BE827367A (fr) 1975-07-16
DE2415047C3 (de) 1978-09-21
GB1464080A (en) 1977-02-09
IT1034529B (it) 1979-10-10
NL7502773A (nl) 1975-09-30
SE7503369L (de) 1975-09-29
FR2266305A1 (de) 1975-10-24

Similar Documents

Publication Publication Date Title
DE19721967C2 (de) Speicherbaustein
DE69211445T2 (de) Speicherungspackung
DE69031184T2 (de) Verfahren zum Herstellen einer Halbleiterbauelement-Packung
DE69129619T2 (de) Halbleitervorrichtung mit einer vielzahl von anschlussstiften
DE69222356T2 (de) Mit elektrischen Leitungen versehenes Substrat und dessen Herstellungsverfahren
DE68916784T2 (de) Integrierte Schaltungspackung.
DE69223906T2 (de) Verfahren zur Herstellung invertierter IC's und IC-Moduln mit einem solcher IC's
DE68922073T2 (de) Elektronisches System mit einem Mikroprozessor und Koprozessor, die auf einer Schaltplatte montiert sind.
DE10231385A1 (de) Halbleiterchip mit Bondkontaktstellen und zugehörige Mehrchippackung
DE69331406T2 (de) Herstellungsverfahren und vorrichtung einer dreidimensionalen verdrahtung von gehaeusen fuer elektronische komponenten
DE19801312A1 (de) Halbleiterbauelement mit mehreren Substratlagen und zumindest einem Halbleiterchip und einem Verfahren zum Herstellen eines solchen Halbleiterbauelementes
DE19747105A1 (de) Bauelement mit gestapelten Halbleiterchips
DE102004004880A1 (de) Verbindungsverfahren für direkt verbundene gestapelte integrierte Schaltungen
DE3852131T2 (de) Speicherkarte.
DE102006009561A1 (de) Stapel aus Chips mit einer flexiblen Verbindung
DE69322477T2 (de) 3D-Verbindungsverfahren für Gehäuse von elektronischen Bauteilen und resultierendes 3D-Bauteil
DE102004001829A1 (de) Halbleitervorrichtung
DE69004581T2 (de) Plastikumhüllte Hybrid-Halbleiteranordnung.
DE69524724T2 (de) Elektronische schaltungspackung
DE68928193T2 (de) Halbleiterchip und Verfahren zu seiner Herstellung
DE10142119A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102006011473A1 (de) Verfahren zum MCP-Häusen für eine ausgeglichene Leistung
DE102006008454A1 (de) Kontaktstellenstruktur, Kontaktstellen-Layoutstruktur, Halbleiterbauelement und Kontaktstellen-Layoutverfahren
DE2415047C3 (de)
DE4315082C2 (de) Verbinderanordnung zum Testen eines integrierten Schaltungsbausteins

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee