DE60223281T2

DE60223281T2 - Datenbusverbindung für eine speicheranordnung

Info

Publication number: DE60223281T2
Application number: DE60223281T
Authority: DE
Inventors: Hua Li; Yuan Fuat Chin
Original assignee: Thomson Licensing SAS
Current assignee: Thomson Licensing SAS
Priority date: 2001-11-29
Filing date: 2002-11-21
Publication date: 2008-04-10
Anticipated expiration: 2022-11-22
Also published as: CN1589595A; DE60223281D1; KR20040068553A; EP1317168A1; TW200409138A; EP1449412A1; EP1449412B1; ATE377341T1; JP2005510822A; WO2003047322A1; CN100334925C; AU2002365323A1; MY135150A; US7647447B2; US20050033865A1; TWI253652B

Description

Die vorliegende Erfindung bezieht sich auf eine Vorrichtung und ein Verfahren für die Verbindung einer ersten und einer zweiten integrierten Schaltung, indem die erste integrierte Schaltung mit einer Vielzahl von ersten physikalisch in einer ersten Reihenfolge am Umfang angeordneten E/A-Ports versehen ist und indem die zweite integrierte Schaltung mit einer Vielzahl von zweiten physikalisch in einer zweiten Reihenfolge am Umfang angeordneten E/A-Ports versehen ist, wobei jeder erste E/A-Port mit einem der zweiten E/A-Ports zu verbinden ist. Insbesondere bezieht sich die vorliegende Erfindung auf ein Verfahren für die Verbindung eines SDRAM (Synchrones DRAM) und eines DSP (Digitaler Signalprozessor).
In vielen DSP-Lösungen wird für die Speicherung der von dem DSP erzeugten Daten ein Standard-SDRAM benötigt. Diese Daten, die ein Feld bilden, werden von dem DSP auf Anfrage zurückgelesen.
Das Standard-SDRAM ist jedoch für die PC-Industrie ausgelegt. Somit hat die Anschlussbelegung der E/A-Ports des SDRAM, z.B. eines MT48LC2M32B2 von Micron, die folgende Reihenfolge: DATA0 bis DATA7, DATA16 bis DATA23, DATA24 bis DATA31 und DATA8 bis DATA15.
Typischerweise umfassen Controller für die Regelung eines DVD-RW-Gerätes ein derartiges Standard-SDRAM und einen derartigen DSP. Der DSP ist normalerweise so ausgelegt, dass die Anschlussbelegung die einfache Reihenfolge DATA0 bis DATA31 wie bei dem FLI2200 von Faroudja hat.
Um zwischen einem derartigen DSP und SDRAM einen Datenbus einzurichten, müssen Datenleitungen vorgesehen sein, welche einander kreuzen. Dazu werden im vorliegenden Fall mindestens zwei Seiten einer Platte mit aufgedruckten Schaltkreisen (oder einer Leiterplatte, LP) mit mehr als 32 Kontaktlöchern verwendet.
Die Verdrahtung des vorliegenden Beispiels ist in 1 gezeigt. Die Anschlussstifte des SDRAM MT48LC2M32B2 haben eine gegen den Uhrzeigersinn verlaufende physikalische Reihenfolge von Anschlussstift 1 bis Anschlussstift 86. Ebenso sind die Anschlussstifte des DSP FLI2200 in einer gegen den Uhrzeigersinn verlaufenden physikalischen Reihenfolge von Anschlussstift 1 bis Anschlussstift 176 angeordnet. Bei dem DSP entspricht die logische Reihenfolge der E/A-Ports (Datenbits) grundsätzlich der physikalischen Reihenfolge der Datenanschlussstifte. Bei dem SDRAM unterscheidet sich die logische Reihenfolge der E/A-Ports (Datenbits, beispielsweise vom wertniedrigeren Bit LSB bis zum höchstwertigen Bit MSB) jedoch von der physikalischen Reihenfolge der Datenanschlussstifte. Im vorliegenden Fall sind vier Blöcke von insgesamt 32 E/A-Ports auf Zickzack-Weise am Umfang der IC-Vorrichtung angeordnet. Daher müssen die in der Figur nach unten weisenden Anschlussstifte durch Kontaktlöcher auf die Unterseite der Leiterplatte geführt werden, um auf der Oberseite der Leiterplatte Überkreuzungen zu vermeiden.
Eine derartige Verdrahtung ermöglicht die Verbindung der E/A-Ports auf folgende Weise:

FLI2200 MT48LC2M32B2

D0 D0

D1 D1

D2 D2

... ...

D28 D28

D29 D29

D30 D30

D31 D31
In der obigen Tabelle steht D0 für den Anschlussstift des E/A-Ports DATA0 usw.
Die Verdrahtung zur Einrichtung eines Datenbusses zwischen dem FLI2200 und dem MT48LC2M32B2 oder vergleichbaren Geräten ist vergleichsweise schwierig. Somit ist die Herstellung entsprechender Leiterplatten kostspielig.
In US 5,815,427 werden eine modulare Speicherschaltung und ein Verfahren zur Ausbildung derselben beschrieben. Die bekannte Schaltung hat die Aufgabe, die Dichte der Schaltungskomponenten zu erhöhen, damit die Größe integrierter Schaltungen verringert werden kann, welche mehr Funktionen ausführen und im Falle von Speicherschaltungen mehr Daten speichern können.
Angesichts der obigen Ausführungen ist es die Aufgabe der vorliegenden Erfindung, ein Verfahren und eine Vorrichtung zur Verbindung mindestens einer ersten und einer zweiten integrierten Schaltung auf einfachere Weise bereitzustellen.
Gemäß der vorliegenden Erfindung gelingt die Lösung dieser Aufgabe durch ein Verfahren zur Verbindung mindestens einer ersten und einer zweiten Schaltung, indem die erste integrierte Schaltung mit einer Vielzahl von ersten logischen E/A-Ports versehen wird und indem die zweite integrierte Schaltung mit einer Vielzahl von zweiten logischen E/A-Ports versehen wird. Das erfindungsgemäße Verfahren umfasst ferner einen Schritt, in dem die Verbindung der ersten logischen E/A-Ports mit den zweiten logischen E/A-Ports (D0 bis D31) unabhängig von irgendeiner Entsprechung zwischen den ersten und zweiten logischen E/A-Ports (D0 bis D31) und durch Implementierung von Verbindungsleitungen auf einer einzigen planaren Fläche in einem Abstand voneinander erfolgt.
Darüber hinaus gelingt die Lösung der oben beschriebenen Aufgabe durch eine Vorrichtung zur Verbindung mindestens einer ersten und einer zweiten integrierten Schaltung, welche eine erste Verdrahtungsstelle zur Aufnahme einer Vielzahl erster E/A-Anschlussstifte entsprechend erster logischer E/A-Ports (D1 bis D31) der ersten integrierten Schaltung, eine zweite Verdrahtungsstelle zur Aufnahme einer Vielzahl zweiter E/A-Anschlussstifte entsprechend zweiter logischer E/A-Ports (D0 bis D31) der zweiten integrierten Schaltung und Verbindungsmittel für die Verbindung jedes ersten E/A-Anschlussstiftes mit einem der zweiten E/A-Anschlussstifte aufweist. Erfindungsgemäß umfassen die Verbindungsmittel Verbindungsleitungen, welche auf einer einzigen planaren Fläche in einem Abstand voneinander implementiert sind, wobei die ersten E/A-Anschlussstifte mit den zweiten E/A-Anschlussstiften unabhängig von irgendeiner Entsprechung zwischen den ersten und zweiten logischen E/A-Ports verbindbar sind.
Weitere vorteilhafte Entwicklungen der erfindungsgemäßen Vorrichtung und des erfindungsgemäßen Verfahrens sind in den Unteransprüchen niedergelegt.
Die Erfindung schlägt ferner eine Leiterplatte vor, welche mindestens eine erste und eine zweite integrierte Schaltung trägt, wobei die erste integrierte Schaltung erste Datenanschlussstifte besitzt, welche jeweils einem logischen Datenbit entsprechen und an ihrem Umfang angeordnet sind, wodurch sie eine erste Datenbitliste festlegen, und die zweite integrierte Schaltung zweite Datenanschlussstifte besitzt, welche jeweils einem logischen Datenbit entsprechen und an ihrem Umfang angeordnet sind, wodurch sie eine zweite Datenbitliste festlegen, welche sich in ihrer Reihenfolge von der ersten Datenbitliste unterscheidet, wobei die Verbindungsleitungen jeden ersten Datenanschlussstift mit einem zweiten Datenanschlussstift verbinden und wobei die Verbindungsleitungen auf einer einzigen planaren Fläche der Leiterplatte in einem Abstand voneinander implementiert sind.
Der Vorteil der vorliegenden Erfindung liegt darin, dass die Einrichtung eines Datenbusses zwischen einem SDRAM und einem DSP ohne Überkreuzungen zwischen den Datenleitungen ermöglicht wird.
Die vorliegende Erfindung wird nun anhand der beiliegenden Zeichnungen näher erläutert. Es zeigen:
1 zeigt die Belegung eines Datenbusses zur Verbindung eines SDRAM und eines DSP nach dem Stand der Technik.
2 zeigt die Belegung eines Datenbusses zur Verbindung eines SDRAM und eines DSP gemäß der vorliegenden Erfindung.
Die nachfolgende Beschreibung dient der Veranschaulichung bevorzugter Ausgestaltungen der vorliegenden Erfindung.
2 zeigt die Belegung einer Leiterplatte für die Verbindung eines SDRAM MT48LC2M32B2 und eines DSP FLI2200. Beide integrierte Schaltungen sind in Draufsicht gezeigt. Die Anschlussbelegung beider integrierter Schaltungen ist mit der in Verbindung mit 1 beschriebenen Anschlussbelegung identisch. Jedoch sind nach 2 die Datenleitungen einfach gemäß geometrischer Gesichtspunkte gezeichnet, unabhängig von der Anordnung der logischen E/A-Ports der beiden integrierten Schaltungen. Somit ist zwischen keiner der Datenleitungen eine Überkreuzung notwendig.
Da es sich bei der Konfiguration des MT48LC2M32B2 um 2Meg × 32 Bits handelt, werden alle von dem FLI2200 kommenden 32-Bit-Daten zur gleichen Zeit auf das SDRAM geschrieben und ebenso gleichzeitig zurückgelesen. Somit stimmen die Schreibposition und die Leseposition der Daten-E/A-Ports des SDRAM überein. Daher kann die Verbindung zwischen dem SDRAM und dem DSP auf folgende Weise erfolgen:

FLI2200 MT48LC2M32B2

D0 D1

D1 D0

D2 D2

... ...

D28 D28

D29 D29

D30 D30

D31 D31
Das bedeutet, dass jede beliebige Datenleitung des DSP mit jedem beliebigen Daten-E/A-Port des SDRAM verbunden werden kann. Aus der obigen Tabelle ist ersichtlich, dass während des Schreibintervalls D0 von FLI2200 auf D1 des SDRAM geschrieben wird, während des Leseintervalls jedoch D1 von dem SDRAM als D0 auf den FLI2200 zurückgelesen wird. Somit schreibt der FLI2200 D0 auf die „falsche" Position und liest D0 von der gleichen „falschen" Position. Folglich erhält der FLI2200 die „richtigen" Daten.
Das oben beschriebene Prinzip kann auf jede beliebige Anschlussbelegung angewendet werden, welche der in 2 gezeigten entspricht. Somit wird beispielsweise der logische E/A-Port D23 des SDRAM mit dem logischen E/A-Port D29 des DSP verbunden.
Infolgedessen sind Kontaktlöcher durch die Leiterplatte und eine Verdrahtung auf der Unterseite der Leiterplatte nicht erforderlich, so dass eine einfache Belegung gewährleistet ist.

Claims

Verfahren für die Verbindung wenigstens einer ersten und einer zweiten integrierten Schaltung durch Versehen der ersten integrierten Schaltung mit einer Vielzahl erster logischer E/A-Ports und Versehen der zweiten integrierten Schaltung mit einer Vielzahl zweiter logischer E/A-Ports, dadurch gekennzeichnet, dass die Verbindung der ersten logischen E/A-Ports mit den zweiten logischen E/A-Ports (D0 bis D31) unabhängig von irgendeiner Entsprechung zwischen den ersten und zweiten logischen E/A-Ports (D0 bis D31) und durch Implementieren von Verbindungsleitungen auf einer einzigen planaren Fläche in einem Abstand voneinander erfolgt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die ersten logischen E/A-Ports D0 bis D31 in der Reihenfolge D0 bis D7, D16 bis D23, D24 bis D31 und D8 bis D15 angeordnet sind.
Verfahren nach Anspruch 1 bis 2, dadurch gekennzeichnet, dass die zweiten logischen E/A-Ports D0 bis D31 in der Reihenfolge D0 bis D31 angeordnet sind.
Vorrichtung für die Verbindung wenigstens einer ersten und einer zweiten integrierten Schaltung, umfassend eine erste Verdrahtungsstelle zur Aufnahme einer Vielzahl von ersten E/A-Anschlussstiften, entsprechend erster logischer E/A-Ports (D1 bis D31) der ersten integrierten Schaltung, eine zweite Verdrahtungsstelle zur Aufnahme einer Vielzahl von zweiten E/A-Anschlussstiften, entsprechend zweiter logischer E/A-Ports (D0 bis D31) der zweiten integrierten Schaltung, und Verbindungsmittel für die Verbindung jedes ersten E/A-Anschlussstiftes mit einem der zweiten EA/-Anschlussstifte, dadurch gekennzeichnet, dass die Verbindungsmittel Verbindungsleitungen umfassen, welche auf einer einzigen planaren Fläche in einem Abstand voneinander implementiert sind, wobei die ersten E/A-Anschlussstifte mit den zweiten E/A-Anschlussstiften unabhängig von irgendeiner Entsprechung zwischen den ersten und zweiten logischen E/A-Ports verbindbar sind.
Vorrichtung nach Anspruch 4, wobei es sich bei der ersten integrierten Schaltung um ein SDRAM handelt.
Vorrichtung nach Anspruch 4 oder 5, wobei die ersten logischen E/A-Ports D0 bis D31 physikalisch in der Reihenfolge D0 bis D7, D16 bis D23, D24 bis D31 und D8 bis D15 angeordnet sind.
Vorrichtung nach einem der Ansprüche 4 bis 6, wobei es sich bei der zweiten integrierten Schaltung um einen digitalen Signalprozessor handelt.
Vorrichtung nach einem der Ansprüche 4 bis 7, wobei die zweiten logischen E/A-Ports D0 bis D31 physikalisch in der Reihenfolge D0 bis D31 angeordnet sind.
Leiterplatte, welche wenigstens eine erste und eine zweite integrierte Schaltung trägt, wobei die erste integrierte Schaltung erste Datenanschlussstifte besitzt, welche jeweils einem logischen Datenbit entsprechen und an ihrem Umfang angeordnet sind, wodurch sie eine erste Datenbitliste festlegen, und die zweite integrierte Schaltung zweite Datenanschlussstifte besitzt, welche jeweils einem logischen Datenbit entsprechen und an ihrem Umfang angeordnet sind, wodurch sie eine zweite Datenbitliste festlegen, welche sich in ihrer Reihenfolge von der ersten Datenbitliste unterscheidet, wobei die Verbindungsleitungen jeden ersten Datenanschlussstift mit einem zweiten Datenanschlussstift verbinden und wobei die Verbindungsleitungen auf einer einzigen planaren Fläche der Leiterplatte in einem Abstand voneinander implementiert sind.