DE10142361B4 - Speichermodul - Google Patents
Speichermodul Download PDFInfo
- Publication number
- DE10142361B4 DE10142361B4 DE10142361A DE10142361A DE10142361B4 DE 10142361 B4 DE10142361 B4 DE 10142361B4 DE 10142361 A DE10142361 A DE 10142361A DE 10142361 A DE10142361 A DE 10142361A DE 10142361 B4 DE10142361 B4 DE 10142361B4
- Authority
- DE
- Germany
- Prior art keywords
- memory chips
- circuit board
- memory
- longitudinal direction
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10022—Non-printed resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Dram (AREA)
Abstract
Speichermodul aus einer Vielzahl von Speicherchips (2 bis 19), die auf wenigstens einer ersten Oberfläche einer rechteckförmigen Schaltungsplatte (1) vorgesehen sind, welche mindestens längs einer eine Connectorkante (24) bildenden Seite Pins (22) aufweist, wobei die ebenfalls rechteckförmigen Speicherchips (2, 3, 6 bis 13, 16, 17) mit ihren kürzeren Seiten in einer Reihe in der Längsrichtung der Schaltungsplatte (1) so angeordnet sind, dass die längeren Seiten der Speicherchips (2, 3, 6 bis 13, 16, 17) parallel zueinander und senkrecht zur Längsrichtung der Schaltungsplatte (1) verlaufen, und wobei zwischen der Reihe von Speicherchips (2, 3, 6 bis 13, 16, 17) und der Connectorkante (24) auf der Schaltungsplatte (1) mindestens ein weiterer Speicherchip (4, 5, 14, 15, 18, 19) von gleicher Abmessung wie die Speicherchips angebracht ist, dessen längere Seite parallel zur Längsrichtung der Schaltungsplatte (1) ist,
dadurch gekennzeichnet, dass
– die Pins (22) über einen Widerstand mit DQ-Anschlüssen der Speicherchips...
dadurch gekennzeichnet, dass
– die Pins (22) über einen Widerstand mit DQ-Anschlüssen der Speicherchips...
Description
- Die vorliegende Erfindung betrifft einen Speichermodul aus einer Vielzahl von Speicherchips, die auf wenigstens einer ersten Oberfläche einer im Wesentlichen rechteckförmigen Schaltungsplatte vorgesehen sind, welche mindestens längs einer eine Connectorkante bildenden Seite Pins aufweist, die über einen Widerstand mit DQ-Anschlüssen (bzw. Datenanschlüssen) der Speicherchips verbunden sind, wobei die im Wesentlichen ebenfalls rechteckförmigen Speicherchips mit ihren kürzeren Seite in einer Reihe in der Längsrichtung der Schaltungsplatte so angeordnet sind, dass die längeren Seiten der Halbleiterchips parallel zueinander und senkrecht zur Längsrichtung der Schaltungsplatte verlaufen.
- Derartige Speichermodule mit Pins auf beiden Seiten sind beispielsweise DIMMs (DIMM = Dual-In-Line-Memory-Module). Solche bestehende DIMMs, wie z. B. ein RDIMM (RDIMM = Registered DIMM) mit 184 Pins und ein UDIMM (UDIMM = Unbuffered DIMM) mit einer Länge bzw. Weite von 5,25 in (13,33 cm), sollten eine Breite bzw. Höhe von weniger als 1,2 in (3,048 cm) oder vorzugsweise von weniger als 1,125 in (2,85 cm) haben. Angestrebt wird unter Einhaltung dieser Abmessungen die Unterbringung von 36 DRAMs auf einer PCB (PCB = Printed Circuit Board bzw. Schaltungsplatte).
- Bisher werden DRAMs (DRAM = Dynamic Random Access Memory bzw. dynamischer RAM bzw. Schreib/Lese-Speicher) in sogenannten TSOP-Gehäusen (TSOP = Thin-Small-Outline-Package) untergebracht, die ein Stapeln bzw. ”stacking” erlauben. Dies bedeutet, dass hier zwei DRAMs aufeinander montiert werden können, wobei jeweils die Pins miteinander verbunden sind. Damit ist es beispielsweise möglich, 36 DRAMs beidseitig auf einer PCB mit Lotpads für 18 DRAMs auf jeder Oberflächenseite unterzubringen. Zukünftige DRAMs, wie beispielsweise DDR333 (DDR = Double-Data-Rate) werden für eine bessere elektrische Performance in BGA-Gehäusen (BGA = Ball-Grid-Array) vorgesehen, welche sich aber auf einfache Weise nicht stapeln lassen. Eine Vielzahl von 36 Chips lässt sich aber auf einem Modul auf einer geraden Strecke ohne Stapeln nicht unterbringen.
- Module, die kein Stapeln der Speicherchips erfordern, verwenden dafür zwei im Abstand übereinander gelagerte Sub- bzw. Unter-PCBs in beispielsweise der sogenannten FEMMA-Technologie (FEMMA = Flexible Memory Module Assembly). Hier sind also letztlich zwei PCBs übereinander gestapelt, die jeweils beidseitig mit DRAMs versehen sind.
- Beim Aufbau eines Moduls mit beispielsweise 36 DRAMs darf die Leitungslänge zwischen den DQ-Anschlüssen und den jeweiligen Pins nicht zu groß sein, da sonst Laufzeit- und Widerstandsprobleme auftreten können. So sollte dieser Abstand auf jeden Fall kleiner als etwa 1000 mil (25,4 mm; 1 mil = 10–3 in) sein. Derartige Werte werden selbst mit der FEMMA-Technologie nicht erreicht.
- In Speichermodulen mit zwei physikalischen Bänken werden bekanntlich zwei DQ-Anschlüsse von verschiedenen DRAMs zusammengeschaltet und gemeinsam an einen Widerstand angeschlossen, dessen anderer Anschluss mit DQ-Pins eines PCB-Connectors verbunden ist. Mit anderen Worten, ein DQ-Anschluss von einem ersten DRAM und ein entsprechender DQ-Anschluss von einem zweiten DRAM sind miteinander verbunden und gemeinsam über einen Widerstand an einen Pin des PCBs angeschlossen. Ein solcher Widerstand, auch ”Stub-Widerstand” genannt, dient dazu, die Last, die der Speicherchip einschließlich Leitungen darstellt, und zwar genauer der Last der momentan nicht aktiven Bänke, von einem DQ-Signalpfad zu entkoppeln.
-
4 zeigt hierzu DIMMs O bis DIMMs N aus Speicherchips B0, B1, ..., BN, BN + 1, die jeweils aus einer oder zwei Bänken bestehen können. Jeweils zwei Speicherchips sind über einen Widerstand r mit einem DQ-Bus verbunden, der an einem Speichercontroller MC angeschlossen ist. -
DE 43 25 095 A1 betrifft ein Verfahren und Vorrichtung zur verzögerten Baugruppenbestimmung. Ein computerunterstütztes Konstruktions-Hilfsmittel versetzt einen Benutzer in die Lage, einen Entwurf zur Verwirklichung einer elektronischen Schaltung zu erstellen. In diesem System erstellt der Benutzer ein Entwurfsschema, welches eine funktionelle Beschreibung eines Entwurfs für eine elektronische Schaltung spezifiziert, ohne die Notwendigkeit zur Spezifizierung von Informationen über die Baugruppen. Das System weist ein Baugruppen-Anordnungs-Hilfsmittel zur Erstellung einer physikalischen Baugruppe für die Schaltung des Entwurfsschemas auf. Der Einsatz des Baugruppen-Anordnungs-Hilfsmittels kann so lange verzögert werden, bis das Entwurfsschema vervollständigt und überprüft wurde. Weiterhin hat ein Benutzer des Systems die Option, bestimmte Informationen über die Baugruppenanordnung zu spezifizieren, sobald er das Entwurfsschema erstellt, oder diese Spezifikation bis kurz vor die Baugruppenanordnung des Entwurfes hinauszuschieben. -
DE 696 10 662 T2 beschreibt einen DIMM Hochleistungsspeicher mit einer Schaltungsplatine einer ersten Speichereinrichtung, die auf der Schaltungsplatine zum Speichern von Daten befestigt ist, und einer zweiten Speichereinrichtung, die auf der Schaltungsplatine zum Speichern von Verzeichnisinformationen, die mindestens einem Teil der Daten entsprechen, befestigt ist. - Es ist Aufgabe der vorliegenden Erfindung, einen Speichermodul anzugeben, bei dem bei geringer Höhe und kurzen Signalstrecken eine Vielzahl von DRAMs auf einer Schaltungsplatte untergebracht werden kann.
- Diese Aufgabe wird durch ein Speichermodul gemäß Anspruch 1 gelöst.
- Bei der Erfindung werden also einige Speicherchips mit ihrer Längsrichtung senkrecht zu den in üblicher Weise auf der Schaltungsplatte gelegenen Speicherchips angeordnet. Dabei liegen diese einigen Speicherchips zwischen den in üblicher Weise ausgerichteten Speicherchips und der Connectorkante bzw. der die Pins aufweisenden Seite des Speichermoduls.
- Auf diese Weise wird der Abstand zwischen den DQ-Anschlüssen der Speicherchips und der Connectorkante des PCBs auf höchstens etwa 990 mil (2,51 cm) eingeschränkt. Der resultierende Signalpfad erweist sich so jedenfalls als kürzer als bei anderen Lösungen, wie insbesondere bei der FEMMA-Technik.
- Diese kurze Signalstrecke wird erreicht, indem die einigen Speicherchips, die zu den in üblicher Weise gelegenen Speicherchips um 90° gedreht sind, weshalb sie weiter unten auch als gedrehte Speicherchips bezeichnet werden, mit ihrer Längsrichtung parallel zur Längsrichtung der Schaltungsplatte ausgerichtet werden. Dadurch liegen diese gedrehten Speicherchips mit der Ausdehnung ihrer Breite und nicht ihrer Länge zwischen den Pins und den in üblicher Weise auf der Schaltungsplatte vorhandenen Speicherchips. Die Signalstrecke ist also letztlich in Folge des quer zu dieser verlaufenden, gedrehten Speicherchips kurz.
- Gegebenenfalls ist es möglich, bei dem erfindungsgemäßen Speichermodul auf jeder Seite der Schaltungsplatte beispielsweise jeweils 18 Speicherchips vorzusehen. Die Dicke des so erhaltenen Speichermoduls ist dann jedenfalls geringer als die Dicke von bestehenden Speichermodulen mit Dual-PCB und weniger als bei Verwendung von gestapelten TSOP-Gehäusen.
- Bei dem erfindungsgemäßen Speichermodul haben so die einzelnen Speicherchips eine unterschiedliche Orientierung: die in üblicher Weise angeordneten Speicherchips liegen parallel zueinander mit ihrer Längsrichtung senkrecht zur Längsrichtung der Schaltungsplatte. Die gedrehten Speicherchips sind zu diesen parallel gelegenen Speicherchips um 90° verschwenkt und liegen mit ihrer Längsrichtung parallel zur Längsrichtung der Schaltungsplatte. Dadurch ist es möglich, die Signalstrecke erheblich zu verkürzen, wie dies bereits oben erläutert wurde.
- Weiterhin ist bei dem erfindungsgemäßen Speichermodul jedem DQ-Anschluss jeweils ein separater Widerstand zugewiesen so dass die DQ-Anschlüsse von zwei verschiedenen Speicherchips jeweils erst nach diesen Widerständen zusammengeführt und an einem Pin angeschlossen sind. Es hat sich gezeigt, dass durch eine derartige ”doppelte” Ausführung der Widerstände die Entkopplung weiter verbessert werden kann.
- Zu beachten ist, dass die Zuordnung jeweils eines Stub-Widerstandes zu einem DQ-Anschluss ein eigenständiges Merkmal der vorliegenden Erfindung ist. Das heißt, dieses Merkmal kann auch dann vorteilhaft angewandt werden, wenn die Speicherchips nicht in der im Patentanspruch 1 angegebenen Weise zueinander orientiert sind.
- Weitere Komponenten bzw. Hilfsbausteine des Speichermoduls, wie beispielsweise PLL (PLL = Phase-Locked-Loop bzw. phasenverriegelte Schleife) oder Register können zwischen den gedrehten Speicherchips, die sich mit ihrer Längsrichtung parallel zur Längsrichtung der Schaltungsplatte erstrecken, und/oder zwischen den in üblicher Weise angeordneten Speicherchips gelegen sein. Dabei ist die Anordnung der PLL bzw. Register so möglich, dass diese beidseitig oder aber auch nur auf einer Seite der Schaltungsplatte liegen. Ebenso ist es möglich, Register und PLL im Mittenbereich zwischen den einzelnen Speicherchips vorzusehen.
- Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert. Es zeigen:
-
1 eine Draufsicht auf ein erstes Ausführungsbeispiel des erfindungsgemäßen Speichermoduls, -
2 eine Draufsicht auf ein zweites Ausführungsbeispiel des erfindungsgemäßen Speichermoduls, -
3 ein Blockschaltbild zur Erläuterung der Stub-Widerstände bei dem erfindungsgemäßen Speichermodul und -
4 die Verbindung von Speicherchips mit einem Speichercontroller beim Stand der Technik -
1 zeigt eine PCB1 , auf der Speicherchips2 bis19 mit DQ-Anschlüssen 0 bis 63 und CB-Anschlüssen 0 bis 7 untergebracht sind. Die Zuordnung der DQ-Anschlüsse zu den Speicherchips ist nur beispielhaft. Selbstverständlich kann auch eine vollkommen andere Zuordnung gegeben sein. Außerdem sind noch eine PLL20 und ein Register21 etwa in der Mitte der PCB1 vorgesehen. - Die Speicherchips
2 bis19 haben eine Breite b von etwa 8 mm und eine Länge l von etwa 14 bis 16 mm. Der Abstand zwischen den einzelnen Chips beträgt ungefähr 0,5 mm, ein in der Zeichnung oberer Rand zwischen den Speicherchips2 ,3 ,6 bis9 und10 bis17 und der ”oberen” Kante der PCB1 misst ungefähr 0,5 mm, während ein unterer Rand zwischen den Speicherchips4 ,5 ,14 ,15 ,18 und19 und der unteren bzw. Connectorkante24 der PCB1 nur 4 mm beträgt. Damit ergibt sich eine Breite bzw. Höhe h der PCB1 von etwa 27 mm und eine Länge bzw. Weite w von etwa 133 mm. Für die PLL20 bzw. das Register21 wird dabei ein Platzbedarf von 17 mm angenommen, während für Kondensatorreihen C ein Platzbedarf von etwa 8 mm unterstellt ist. Widerstandselemente R sind zwischen den Speicherchips4 ,5 ,14 ,15 ,18 und19 in der Nähe von Pins22 angeordnet, die sich längs der Connectorkante24 erstrecken. - Die Speicherchips
2 ,3 ,6 bis9 ,10 bis13 ,16 und17 liegen in üblicher Weise in Längsrichtung der PCB1 in einer Reihe, wobei die Längsrichtung der einzelnen Speicherchips senkrecht zur Längsrichtung der PCB1 ist. Erfindungsgemäß sind nun die Speicherchips4 ,5 ,14 ,15 ,18 und19 senkrecht zu den Speicherchips der ”üblichen” Reihe angeordnet, so dass diese gedrehten Speicherchips sich mit ihrer Längsrichtung in der Längsrichtung der PCB1 erstrecken. Dabei sind die gedrehten Speicherchips4 ,5 ,14 ,15 ,18 und19 zwischen der Reihe der ”üblichen” Speicherchips und den Pins22 gelegen. Auf diese Weise wird erreicht, dass der längste Abstand zwischen den DQ-Anschlüssen der Speicherchips2 ,3 ,6 bis13 ,16 und17 und der Connectorkante24 einen Wert von etwa 850 mil (2,16 cm) nicht überschreitet. -
2 zeigt eine Draufsicht auf ein weiteres Ausführungsbeispiel der Erfindung, bei dem das Register21 im Unterschied zum Ausführungsbeispiel von1 mit seiner Längsrichtung in der Längsrichtung der PCB1 liegt, bei dem weiterhin die Widerstandselemente R im unteren Raumbereich vorgesehen sind und bei dem der obere Rand zwischen den Speicherchips2 ,3 ,6 bis13 ,16 und17 und der oberen Kante der PCB1 nur eine Abmessung von etwa 0,05 mm hat. Für die Höhe h ergibt sich hier ein Wert von 28,5 mm, während die Weite w 132,8 mm beträgt. - Bei beiden Ausführungsbeispielen der
1 und2 können auf der Unterseite der PCB1 nochmals weitere Speicherchips in gleicher oder ähnlicher Anordnung angebracht sein. Außerdem ist es möglich, mehrere PCBs entsprechend der PCB1 der1 und2 übereinander zu stapeln. Auch hier können die PCBs beidseitig oder nur auf einer Oberfläche mit Speicherchips usw. belegt sein. -
3 zeigt noch ein Blockschaltbild für zwei nebeneinanderliegende Speicherchips, beispielsweise die Speicherchips4 und5 . Entsprechende DQ-Ausgänge sind hier über Widerstände r mit einem Pin22 verbunden. Wesentlich ist dabei, dass jedem DQ-Anschluss jedes Speicherchips4 bzw.5 ein eigener Widerstand r zugewiesen ist. Bisher liegt ein Widerstand nämlich nur zwischen einem Knoten23 , an dem die DQ-Anschlüsse der beiden Speicherchips4 ,5 zusammengeführt sind, und dem Pin22 , wie dies in4 gezeigt ist. Es hat sich aber gezeigt, dass durch die Verwendung von zwei Widerständen r, also der Verbindung eines separaten Widerstandes r mit jedem DQ-Anschluss, eine Verbesserung der Entkopplung zwischen den jeweiligen DQ-Anschlüssen und dem zugehörigen Bus erreicht wird. - Bezugszeichenliste
-
- 1
- PCB
- 2 bis 19, B0, B1 ...
- Speicherchips
- 20
- PLL
- 21
- Register
- 22
- Pins
- 23
- Schaltungsknoten
- 24
- Connectorkante
- C1 bis C4
- Kondensatoren
- R
- Widerstandselemente
- r
- Widerstand
- MC
- Speichercontroller
Claims (5)
- Speichermodul aus einer Vielzahl von Speicherchips (
2 bis19 ), die auf wenigstens einer ersten Oberfläche einer rechteckförmigen Schaltungsplatte (1 ) vorgesehen sind, welche mindestens längs einer eine Connectorkante (24 ) bildenden Seite Pins (22 ) aufweist, wobei die ebenfalls rechteckförmigen Speicherchips (2 ,3 ,6 bis13 ,16 ,17 ) mit ihren kürzeren Seiten in einer Reihe in der Längsrichtung der Schaltungsplatte (1 ) so angeordnet sind, dass die längeren Seiten der Speicherchips (2 ,3 ,6 bis13 ,16 ,17 ) parallel zueinander und senkrecht zur Längsrichtung der Schaltungsplatte (1 ) verlaufen, und wobei zwischen der Reihe von Speicherchips (2 ,3 ,6 bis13 ,16 ,17 ) und der Connectorkante (24 ) auf der Schaltungsplatte (1 ) mindestens ein weiterer Speicherchip (4 ,5 ,14 ,15 ,18 ,19 ) von gleicher Abmessung wie die Speicherchips angebracht ist, dessen längere Seite parallel zur Längsrichtung der Schaltungsplatte (1 ) ist, dadurch gekennzeichnet, dass – die Pins (22 ) über einen Widerstand mit DQ-Anschlüssen der Speicherchips (2 bis19 ) verbunden sind, und – bei zwei zusammengekoppelten DQ-Anschlüssen von zwei verschiedenen Speicherchips (4 ,5 ) jeder der DQ-Anschlüsse über einen separaten Widerstand (r) an einen Pin (22 ) der Connectorkante (24 ) angeschlossen ist. - Speichermodul nach Anspruch 1, dadurch gekennzeichnet, dass im Mittenbereich der Schaltungsplatte wenigstens ein Hilfsbaustein vorgesehen ist.
- Speichermodul nach Anspruch 2, dadurch gekennzeichnet, dass der Hilfsbaustein eine PLL (
20 ) und/oder wenigstens ein Register (21 ) ist. - Speichermodul nach Anspruch 3, dadurch gekennzeichnet, dass die PLL (
20 ) und das wenigstens eine Register (21 ) mit ihrer Längsrichtung parallel und/oder senkrecht zur Längsrichtung der Schaltungsplatte (1 ) verlaufen. - Speichermodul nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der längste Abstand zwischen DQ-Anschlüssen der Speicherchips (
2 bis19 ) und der Connectorkante (24 ) 2,16 cm (850 mil) nicht überschreitet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10142361A DE10142361B4 (de) | 2001-08-30 | 2001-08-30 | Speichermodul |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10142361A DE10142361B4 (de) | 2001-08-30 | 2001-08-30 | Speichermodul |
Publications (2)
Publication Number | Publication Date |
---|---|
DE10142361A1 DE10142361A1 (de) | 2003-04-24 |
DE10142361B4 true DE10142361B4 (de) | 2011-05-05 |
Family
ID=7697016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE10142361A Expired - Fee Related DE10142361B4 (de) | 2001-08-30 | 2001-08-30 | Speichermodul |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE10142361B4 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102006053151A1 (de) * | 2006-11-10 | 2008-05-15 | Qimonda Ag | Speichermodul mit Speichervorrichtungen |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4325095A1 (de) * | 1991-06-04 | 1995-02-02 | Computervision Corp | Verfahren und Vorrichtung zur verzögerten Baugruppenbestimmung |
DE69610662T2 (de) * | 1995-05-15 | 2001-04-12 | Silicon Graphics Inc N D Ges D | DIMM Hochleistungsspeicher mit einem Datenspeicher und einem Zustandsspeicher |
-
2001
- 2001-08-30 DE DE10142361A patent/DE10142361B4/de not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4325095A1 (de) * | 1991-06-04 | 1995-02-02 | Computervision Corp | Verfahren und Vorrichtung zur verzögerten Baugruppenbestimmung |
DE69610662T2 (de) * | 1995-05-15 | 2001-04-12 | Silicon Graphics Inc N D Ges D | DIMM Hochleistungsspeicher mit einem Datenspeicher und einem Zustandsspeicher |
Non-Patent Citations (2)
Title |
---|
KVR8X64FPM-B/64 FPM +5V Memory Module: Value RAM by Kingston, Datenblatt vom 19.01.2001 [recherchiert am 01.03.2005 auf www.archive.org (Stand vom 01.03.2001)], * |
KVR8X64FPM-B/64 FPM +5V Memory Module: Value RAM by Kingston, Datenblatt vom 19.01.2001 [recherchiert am 01.03.2005 auf www.archive.org (Stand vom 01.03.2001)], <URL:http://web.archive.org/web/20010605095516/www.valueram.com/datasheet/kvr8x64fpm_b_64.pdf> |
Also Published As
Publication number | Publication date |
---|---|
DE10142361A1 (de) | 2003-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE10240730B4 (de) | Leiterplatte, Speichermodul und Herstellungsverfahren | |
DE19721967C2 (de) | Speicherbaustein | |
DE10131939B4 (de) | Elektronische Leiterplatte mit mehreren bauartgleichen gehäusegefaßten Halbleiterspeichern | |
DE60123762T2 (de) | Elektronikmodul mit trägermontierten ic-gehäusen in 3d-anordnung | |
DE102006051514B4 (de) | Speichermodul und Verfahren zum Betreiben eines Speichermoduls | |
DE102005060081B4 (de) | Elektronisches Bauteil mit zumindest einer Leiterplatte und mit einer Mehrzahl gleichartiger Halbleiterbausteine und Verfahren | |
DE102005051998B3 (de) | Halbleiterspeichermodul | |
DE102006021363A1 (de) | Speichervorrichtung | |
DE112005003106T5 (de) | Puffertyp für einen Multi-Rank Dual Inline Memory Module bzw. Mehrrang-Doppelreihenanschluss-Speichermodul (DIMM) | |
DE19511249A1 (de) | Gespiegelte Anschlußstiftzuweisung für eine zweiseitige Multichip-Anordnung | |
DE10229120B4 (de) | Verfahren, Adapterkarte und Anordnung zum Einbau von Speichermodulen | |
DE102007021307A1 (de) | Speichermodul und Verfahren zur Herstellung und zur Verwendung | |
DE102005051497B3 (de) | Speichermodul mit einer elektronischen Leiterplatte und einer Mehrzahl von gleichartigen Halbleiterchips | |
DE102006017947B4 (de) | Speicherbaustein, entsprechende Baugruppe sowie entsprechendes Herstellungsverfahren | |
DE10126610B4 (de) | Speichermodul und Verfahren zum Testen eines Halbleiterchips | |
DE2643482A1 (de) | Halbleiterplaettchen zur herstellung hochintegrierter bausteine | |
DE10250156A1 (de) | Speichermodul und Speicheranordnung mit abzweigfreien Signalleitungen und verteilten kapazitiven Lasten | |
DE10142361B4 (de) | Speichermodul | |
DE102006005955B4 (de) | Inline-Speichermodul | |
DE2750506C2 (de) | Programmierbare elektrische Steckverbindung für Hochfrequenzleitungen | |
EP0428859A2 (de) | Elektrische Funktionseinheit insbesondere für die Datentechnik | |
DE102008012828A1 (de) | Elektronisches System mit integriertem Schaltkreis und passivem Bauelement | |
DE2810575A1 (de) | Gedruckte elektrische schaltungsplatte | |
DE102016101757A1 (de) | Schaltungsmodul mit oberflächenmontierbaren unterlagsblöcken zum anschliessen einer leiterplatte | |
DE3123620C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8127 | New person/name/address of the applicant |
Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
|
R020 | Patent grant now final |
Effective date: 20110806 |
|
R082 | Change of representative | ||
R081 | Change of applicant/patentee |
Owner name: INFINEON TECHNOLOGIES AG, DE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE |
|
R081 | Change of applicant/patentee |
Owner name: POLARIS INNOVATIONS LTD., IE Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |