DE3042394A1

DE3042394A1 - Codierer/decodierer

Info

Publication number: DE3042394A1
Application number: DE19803042394
Authority: DE
Inventors: Pierre Montiny le Bretonneux Trappes Brossard; Didier Paris Lombard
Original assignee: Individual
Current assignee: Individual
Priority date: 1979-11-14
Filing date: 1980-11-10
Publication date: 1981-05-21
Also published as: GB2063024A; FR2469839A1; GB2063024B; DE3042394C2; FR2469839B1; US4369512A

Description

Codierer/D ecodierer

Die Erfindung betrifft einen Codierer/Decodierer für digitale Übertragungskanäle. Sie ist insbesondere anwendbar bei der digitalen Fernsprechtechnik.

Impuls- und Code-Modulatoren (MIC), die derzeit verwendet werden, und die von der CCITT normiert sind (TNEl-Bericht G 711 und G 732) codieren den Pegel des Fernsprechsignals mit acht Momenten oder Schritten in acht Binärelemente EB derart, daß eine große Anzahl von aufeinanderfolgenden Codierungen und Decodierungen möglich ist, ohne daß das Rauschen der Quantifizierung stört.

Nachteilig wird, jedoch, wenn ein wesentliches zusätzliches Rauschen vorliegt (wie im Fall langer Richtfunkverbindungen und Verbindungen über künstliche Satelliten), die Fehlerdichte bei den Binärelementen (TEEB) groß, wobei sie in gleicher Weise auf alle EB einwirkt, unabhängig von deren Gewichtung. Diese Wirkung ist für die EB höheren Gewichts oder höherer Wertigkeit und insbesondere für das Vorzeichen-EB sehr nachteilig.

_3

Daraus ergibt sich, daß eine TEEB 10 einem zulässigen Stellenwert für eine Fernsprechverbindung bzw. für einen Fernsprechkanal entspricht, während eine TEEB 10~ in beschriebener Weise mit einem Modulator erreicht werden kann, bei dem alle EB die gleiche Gewichtung bzw. Wertigkeit besitzen (beispielsweise bei einem DELTA-Modulator). Die erwähnten Wirkungen sind ebenfalls sehr ernst, wenn es darum geht, ein Analog-Signal, das i_n Größen moduliert ist, zu übertragen.

Diesbezüglich wird verwiesen auf C. BERGER, "Choix pour les transmissions numeriques: MIC ou Modulation Delta", in L'Onde Electrique, Bd. 59 (Mai 1979) Nr. 5, S. 55 - 62.

130021/0867

Eine Lösung dieses Problems besteht darin, die gesamte Digitalfolge beim Senden dadurch zu codieren, daß redundante EB hinzugefügt werden. Diese Lösung hat jedoch mehrere Nachteile:

a) sie erhöht den Leitungsdurchsatz wesentlich, wodurch die spektrale Belegung erhöht wird und keine zeitweise Multiplexierung höherer Ordnung mittels hierarchischer Multiplexer mehr möglich ist,

b) der Decodierer muß dabei mit großer Geschwindigkeit arbeiten, da ihm nur etwa 500 ms zur Entscheidung in einem System mit 2,048 MEB/s zur Verfügung stehen, wodurch sich Schwierigkeiten bei der Ausführung sowie erhöhte Kosten ergeben,

c) sie erfordert Übertragungssysteme, die keine Fehlerpakete auftreten lassen, die den Decodierer unwirksam werden lassen.

Die Erfindung gibt eine andere Lösung dieses Problems an, ohne dabei die Nachteile herkömmlicher Systeme aufzuweisen. Die Erfindung zieht Nutzen aus der Tatsache, daß bei langen Richtfunkverbindungen und bei Verbindungen über künstliche Satelliten nur wenig Codierer/ Decodierer in Reihe vorhanden sind. Die Codierung in 8 EB im Bereich des Fernsprechkanals wird dadurch überflüssig bzw. überzählig.

Beider Erfindung wird das niedrigstwertige EB (oder Bit), nämlich das EB Nr. 8, nicht übertragen. Vielmehr wird ein zusätzliches EB eingeführt, das ein zum Vorzeichen-EB redundantes EB ist, wobei die Redundanz beim Empfang eine Verringerung der TEEB des Vorzeichens um einen Faktor 100 bis 1000 ermöglicht. Diese Anordnung verbessert die Qualität des Fernsprechkanals (Stimme oder größenmoduliert) wesentlich, ohne Vergrößerung des Leitungsdurchsatzes, da die Anzahl der übertragenen EB gleich bleibt. Dadurch werden alle zeitweisen Multiplexierungen hierarchischer höherer Ordnungen möglich sowie die Wiederverwendung von hyperfrequenten Modulatoren/Demodulatoren, die für diese hierarchischen Durchsätze vorhanden sind.

130021/0867

Da weiter lediglich 1 EB ναι Scodiert ist, arbeitet der Decodierer mit einer Geschwindigkeit, die um das 8-fache langsamer ist wie ein Decodierer, der für Signale mit 8 codierten EB bestimmt ist. Der Decodierer ist daher einfacher und wirtschaftlicher als beim Stand der Technik, weshalb er einer Integration in großem Maßstab zuführbar ist.

Im übrigen werden die Zeitintervalle, im folgenden kurz IT, 0 bis 16, die die Verriegelung des Rahmens (trame) und des Mehrfachrahmens ( npltitrame), die Übertragung der Signalisierungen und der Telegrafiekanäle sicherstellen, durch die Erfindung nicht geändert. Auch weiden gegebenenfalls die IT 5, 13, 21 und 29 nicht geändert, die zur Übertragung von Größen mit einer Geschwindigkeit von 64 kEB/s(kb/s^ übertragen werden, was die CCITT wahlweise zuläßt.

Die Erfindung betrifft also einen Codierer/Decodierer für einen Digitalsignal-Übertragungskanal, wobei die Signale durch eine Folge von Binärelementen zwischen einem höchstwertigen Binärelement, das ein Vorzeichen-Binärelement ist und einem niedrigstwertigen Binärelement gebildet sind , wobei sich der Codierer/Decodierer dadurch auszeichnet, daß er aufweist:

A. Auf: der Codierer-Seite

eine Schaltung zum Extrahieren des höchstwertigen Binärelements eines ankommenden Digitalsignals, nämlich EBl,

einen Verhältnis-2-Rücklaufcodierer, der dieses Binärelement EBl empfängt und zwei redundante Binärelemente EBIa und EBIb abgibt,

eine Einrichtung, die ein codiertes Digitalsignal bildet, das soviel Binärelemente wie das ankommende Signal enthält mit dem Binärelement EBl_a als höchstwertiges Binärelement, wobei das niedrigstwertige Binärelement des ankommenden Signals unterdrückt ist und wobei das Binärelement EBIb zwischen zwei bestimmte Binärelemente des ankommenden Signals eingefügt ist,

130021/0867

B. Auf der Decodierer-Seite:

eine Einrichtung, um aus dem empfangenen codierten Signal die redundanten Binärelemente EBIa und EBIb zu extrahieren,

einen Rücklauf decodierer, der die beiden Binärelemente EBl_a und EBIb empfängt und ein Vorzeichen-Binärelement EBl abgibt,

einem Pseudozufallsgenerator von Binärelementen,

eine Einrichtung zum Wiederherstellen eines Digitalsignals, das zwischen dem als höchstwertiges Binärelement genommenen Vorzeichen-Binärelement und dem als niedrigstwertiges Binärelement genommenen pseudozufälligen Binärelement die Binärelemente des empfangenen Signals mit Ausnahme der Binärelemente EBIa und EBIb enthält .

Die Erfindung wird anhand der in der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Anordnung, Fig. 2 ein Zeitdiagramm beim Senden,

Fig. 3 ein Zeitdiagramm beim Empfang,

Fig. L, schematisch ein Ausführungsbeispiel eines Codierers gemäß der Erfindung,

Fig. 5 schematisch ein Ausführungsbeispiel eines Decodierers gemäß der Erfindung.

Die in Fig. 1 dargestellte Anordnung weist einen Codierer CD und einen Decodierer DC auf, die durch einen Übertragungsweg LT wie eine Fernsprechleitung miteinander verbunden sind.

Der Codierer weist auf:

eine Schaltung 2 zum Extrahieren des Vorzeichen-EBl aus dem ankommenden Digitalsignal, das das höchstwertige EB ist,

einen Rücklauf codierer 4 mit Verhältnis 2, der das Binärelement EBl empfängt und zwei redundante Binärelemente EBIa und EBIb abgibt, eine Einrichtung 6, die ein codiertes Digitalsignal bildet, das soviele

130021/086 7

-B-

Binärelemente wie das ankommende Signal enthält und zwar als höchstwertiges Binärelement das von der Schaltung 4 abgegeben Binärelement EBIa, wobei das niedrigstwertige Binärelement des ankommenden Signals unterdrückt ist und wobei das Binärelement EBIb zwischen zwei bestimmte Binärelemente des ankommenden Signals eingefügt ist.

Der Decodierer DC weist auf:

eine Schaltung 8 zum Extrahieren des höchstwertigen Binärelements EBl_a und des eingefügten Binärelements EBIb, dessen Lage bekannt ist, aus dem empfangenen codierten Signal,

einen Rücklaufdecodierer 10, der die Binärelemente EBIa und EBIb empfängt und der das Vorzeichen-Binärelement EBl abgibt,

einem Pseudozufallsgenerator 12, der pseudozufällige Binärelemente X abgibt,

eine Einrichtung 14 zum Wiederherstellen eines Digitalsignals, das zwischen dem Binärelement EBl als höchstwertiges Binärelement und dem Binärelement X als niedrigstwertiges Binärelement die Binärelemente des empfangenen Signals mit Ausnahme der Binärelemente EBIa und EBIb enthält.

Zur Erläuterung der Wirkungsweise des erfindungsgemäßen Codierer/ Decodierers wird Bezug auf ein Digitalsignal mit 8 Binärelementen EBl bis EB8 genommen. Durch die Erfindung wird das Binärelement EBIa anstelle des einfachen Binärelements EBl übertragen. Die Binärelemente EB2, EB3 und EB4 werden an ihrem normalen Platz übertragen. Das Binärelement EBIb wird um 4 Taktschritte verzögert und wird anstelle des einfachen Binärelements EB5 übertragen, was beim Empfang die Unabhängigkeit von Fehlern bei EBIa und EBIb selbst bei einem doppelten Fehler in der Lei-

130021/0867

tung sicher_stellt. Die Binärelemente EB5, EB6 und EB7 werden um einen Taktschritt verzögert und werden anstelle der einfachen Binärelemente EB6, EB7 bzw. EB8 übertragen. Das niedrigstwertige Binärelement EB8 wird nicht übertragen.

Fig. 2 gibt das Zeitdiagramm wieder, das diesen Betriebsschritten entspricht: Die Zeile

(a) gibt den Aubau des ankommenden Digitalsignals an, dessen 8 Binärelemente mit 1 bis 8 bezeichnet sind,

(b) gibt die Codierung des Binärelements EBl in die Binärelemente EBIa und EBIb wieder, wobei das erstere an seinem Platz bleibt und wobei das zweite um 4 Stellen oder Plätze verschoben ist, derart, daß es mit dem Binärelement EB5 in Koinzidenz ist,

(c) gibt die Binärelemente der Plätze 2, 3 und 4- unverändert wieder,

(d) gibt die Binärelemente der Stellen 5, 6 und 7 um ein<fi Platz verschoben wieder,

(e) gibt die Wiederherstellung des Digitalsignals am Ausgang des Codi erers durch Addieren der Signale aus den Zeilen (b), (c), (d) wieder.

Beim Empfang werden invertierte Betriebsschritte durchgeführt, nämlich die Extraktion von EBl-a und EBl_b, die Decodierung mit Fehlerkorrektur und Wiederherstellung von EBl und schließlich die Wiederherstellung eines Signals mit 8 Binärelementen unter Einfügung eines pseudozufälligen Binärelements an die achte Stelle bzw. den achten Platz.

Fig.3 gibt das Zeitdiagramm, das diesen Betriebsschritten entspricht wieder:

die Zeile (f) gibt das zum Decodierer übertragene Digitalsignal wieder, das identisch demjenigen in der Zeile (e) in Fig. 2 ist,

die Zeile (g) gibt die Extrahierung des Binärelements EBIb ohne Verschiebung wieder,

die Zeile (h) gibt die Binärelemente der Plätze 5, 6 und 7 wieder, die um drei Plät^ verschoben sind,

130021/0867

die Zeile (i) gibt die Binärelemente der Plätze 2, 3 und U wieder, die um vier Plätze verschoben sind,

die Zeile (j) gibt die Extrahierung des Binärelements EBIa und dessen Verschiebung um vier Plätze wieder,

die Zeile (k) gibt die Wiederherstellung des Vorzeichen-Binärelements ausgehend von den Binärelementen EBIa und EBIb wieder,

die Zeile (1) gibt das Erreichen eines pseudozufälligen Binärelements X wieder, das an den achten Platz gesetzt ist,

die Zeile (m) gibt schließlich das wiederhergestellte Signal wieder, das durch Addition der Signale der Zeilen (h), (i), (k) und (1) erhalten ist.

Die Fig. 4 und 5 zeigen Ausführungsbeispiele eines Codierers bzw. eines Decodierers, die£diese Betriebsschritte durchführen können.

Der in Fig. 4 dargestellte Codierer weist auf:

eine Schaltung 21 zur Wiedergewinnung des Taktsignals·, diese Schaltung 21 ist direkt durch das Eingangssignal beeinflußt und gibt ein Taktsignal H ab,

eine Rahmenverriegelungsschaltung 22, die das Eingangssignal und das von der Schaltung 21 abgegebene Taktsignal H empfängt und ein Rahmen Verriegelungssignal VT abgibt,

einen Modulo-8-Τeiler 23, der das Taktsignal H mit Synchronisation durch das in der Schaltung 22 abgegebene Signal VT empfängt und ein Signal H/8 abgibt; dieser Teiler 23 stellt die Verteilung der Momente oder Schritte (EB-Nummern von 1 bis 8) sicher, die gruppiert sind in die EB-Nr.1, die EB-Nr. 2, 3, 4 und die EB-Nr. 5,6,7, wobei die EB-Nr. 8 nicht verwendet ist,

130021/0867

einen Modulο-32-Τ eiler 24, der das vom Teiler 23 abgegebene Signal H/8 mit Synchronisation durch das von der Schaltung 22 abgegebene Signal VT empfängt und die Verteilung der Zeitintervalle IT 1 bis 4, 6 bis 12, 14 bis 15, 17 bis 20, 22 bis 28 und 30 bis 31 sicher_stellt, wobei die Zeitintervalle 5, 13, 21 und 29 mittels entsprechender Schalteinrichtungen I herausgeführt werden könnenj die Summe der vorhandenen Informationen in diesem Intervallen wird mittels eines ODER-Glieds 25 erhalten, das eine Information A abgibt, das die Codierung freigibt, oder eine komplimentäre Information A, die diese sperrt;

ein UND-Glied 27 mit drei Eingängen, die das Eingangssignal bzw. das Signal A bzw. die Nummer des Binärelements EBl empfangen;

einen Rücklaufcodierer 4 mit Verhältnis 2 (vergl. Fig. 1), wobei dieser Codierer mit dem Ausgang des UND-Glieds 27 verbunden ist und daher dann arbeitet, wenn gleichzeitig die Informationen "Vorhanden_sein des Binärelements EBl", "Autorisierung der Codierung A" vorhanden sind, wobei der Codierer 4 die beiden redundanten Binärelemente EBIa und EBIb abgibt,

ein Schieberegister 29 mit 4 Registerplätzen, das das von dem Codierer 4 abgegebene Binärelement EBIb empfängt und dieses um 4 Taktsignale verzögert,

ein UND-Glied 30 mit zwei Eingängen, die das Signal A bzw. das Eingangssignal empfangen und ohne Änderung bei Vorhandensein der Information "K die Übertragung des ankommenden Signals während des Zeitintervalles 0 und 16 ermöglicht, sowie gegebenenfalls während des Zeitintervalles IT 5, 13, 21 und 29, die durch die nach dem Teiler 24 angeordneten Schalteinrichtungen I gewählt sind,

ein UND-Glied 31 mit zwei Eingängen, das die Nummern der Binärelementen EB2 , EB3, EB4 empfängt und ohne Änderung die Übertragung der entsprechenden Binärelementen sicher_stellt ,

130021/0867

ein UND-Glied 32 mit 3 Eingängen, die die Nummern der Binärelemente EB5, EB6, EB7 bzw. das Signal A bzw. das Eingangssignal empfangen,

ein Schieberegister 33 mit einem einzigen Registerplatz, wobei das Schieberegister 33 mit dem Ausgang des UND-Glieds 32 verbunden ist und daher bei simultanem Vorhandensein der Information der Nummern der Binärelementen 5» 6 und 7 und der Information A die Übertragung der entsprechenden Binärelemente EB5, EB6, EB7 mit einer Verzögerung um ein Taktsignal sicher .stellt,

ein ODER-Glied 34, das die Multiplexierung der von den Schaltungen 4, 29, 30, 31 und 33 abgegebenen Binärelemente sicherstellt und das codierte Ausgangssignal abgibt.

Der Decodierer gemäß Fig. 5 weist auf:

eine Schaltung 41 zur Wiedergewinnung des Taktsignals, wobei die Schaltung 41 das übertragene Signal empfängt und ein Taktsignal H abgibt,

eine Rahmenverriegelungsschaltung 42, die das übertragene Signal und das Taktsignal H empfängt, das von der Schaltung 41 abgegeben ist, und ein Rahmenverriegelungssignal VT abgibt,

einen Modulo-8-Τeiler 43, der das Taktsignal H mit Synchronisation durch das in der Schaltung 22 abgegeben Signal VT empfängt und ein Signal H/8 abgibt; der Teiler 43 stellt die Aufteilung der Schritte von 1-8 sicher bei Gruppierung in EB-Nr. l,in EB-Nr. 2, 3 und 4,

in EB-Nr. 4, in EB-Nr5,in EB-Nr.6, 7 und 8 sicher_stellt,

einen Modulo-32-Teiler 44, der das von dem Teiler 43 abgegebene Signal H/8 _f synchronisiert durch das. an der Schaltung 42 abgegebene Signal VT_f empfängt; der Teiler 32 stellt die Aufteilung der Zeitintervalle IT

13 0021/0867

bzw. deren Nummern 1 bis 4, 6 bis 12, 14 bis 15, 17 bis 20, 22 bis 28, 30 und 31 sicher, wobei die Intervalle mit den Nummern 5, 13, 21 und 29 mittels entsprechenden Schalteinrichtungen I herausgeführt werden können; die Summer der in diesen Zeitintervallen vorliegenden Informationen wird mittels eines ODER-Glieds 45 erhalten, das eine Information A abgibt, das die Decodierung freigibt, sowie eine komplementäre Information A abgibt, die diese sperrt;

ein Schieberegister 46, das durch 4 Registerplätze bzw. Kippglieder gebildet ist, wobei das Register 46, das übertragene Signal empfängt und an einem Anschluß S, ein um vier Taktsignale verzögertes Signal sowie an einem Anschlußpunkt S.,, der nach dem dritten Registerplatz bzw. dem dritten Kippglied angeordnet ist, ein Signal, das um drei Taktsignale verzögert ist, abgibt,

ein UND-Glied 47 mit drei Eingängen, die das Signal A bzw. das der 5· Stelle bzw. dem 5. Platz des Binärelements entsprechende Signal bzw. das übertragene Signal empfangen, wobei das UND-Glied 47 das Signal EBIb abgibt,

ein UND-Glied 48 mit drei Eingängen, die das Signal A, das dem ersten Platz bzw. der ersten Stelle des Binärelements entsprechende Signal bzw. das um 4 Taktsignale verzögerte vom Register 46 abgegebene Signal empfangen, wobei das UND-Glied 48 das Signal EBIa abgibt,

einen Rücklauf decodierer 10 (Fig.l) mit zwei Eingängen, die mit den Ausgängen der UND-Glieder 47 bzw. 48 verbunden sind, wobei der Decodierer 10 ausgehend von den Binärelementen EBIa und EBIb das Vorzeichen-Binärelement EBl wiederherstellt,

ein UND-Glied 49 mit zwei Eingängen, die das Signal A und das um 4 Taktsignale verzögerte über die Verbindungsleitung S, geführte

130021/0867

-u-

Signal empfangen,

ein UND-Glied 50 mit drei Eingängen, die das Signal A, die den Stellen 2, 3 und 4 der Binärelemente entsprechenden Signale bzw. das um vier Taktsignale verzögerte und über die Verbindungsleitung S, geführte Signal empfangen,

ein UND-Glied 51 mit drei Eingängen, die das Signal A, die den Stellen 6, 7 und 8 der Binärelemente entsprechenden Signale bzw. das um drei Taktsignale verzögerte und über die Verbindungsleitung S„ geführte Signal empfangen,

einen Pseudozufallsgenerator 12 (vergl. Fig.l) wobei der Pseudozufallsgenerator 12 durch das Taktsignal H gesteuert ist und ein pseudozufälliges Binärelement X abgibt,

ein UND-Glied 53 mit drei Eingangen, die das Signal A, das der Stelle 4 der Binärelemente eintsprechende Signal bzw. das pseudozufällige Binärelement X empfangen,

schließlich ein ODER-Glied 55 mit fünf Eingängen, die mit den Ausgängen der Schaltungen 10, 49» 50, 51 bzw. 53 verbunden sind, wobei dieses ODER-Glied 55 das wiederhergestellte binäre Signal abgibt.

Die Wirkungsweise dieser Schaltungen ergibt sich direkt aus den Diagrammen gemäß Figur 2 und 3.

Bei der vorstehenden Erläuterung wurde das Binärelement EBIb in ein Intervall eingefügt, das zwischen den Binärelementen mit Platz oder Rang 4 und 5 gebildet worden war. Selbstverständlich kann dieses Binärelement an beliebigen Plätzen eingefügt werden. Allgemein genügt es für die Codierung, diejenigen Binärelemente um einen Platz oder Rang zu verschieben, deren Rang kleiner als ein

13 0021/0867

304239A

bestimmter Rang η ist und die Binärelemente mit höherem oder gleichem Rang wie η in Lage zu belassen. Dadurch wird ein Intervall an dem Rang bzw. der. Stelle oder dem Platz η gebildet, an dem das Binärelement EBIb bei der Codierung eingefügt werden kann. Bei der Decodierung muß die Verschiebung der Binärelemente deren Rang größer oder gleich η ist, um ein Taktsignal bzw. einei Taktinpuls die Verschiebung der Binärelemente mit kleinerem Rang als η übersteigen, derart, daß diese beiden Gruppen der Binärelemente von neuem aneinander angrenzend sind.

Selbstverständlich ist es ebenfalls nur beispielhaft, wenn die Anzahl der BinäreleriEnte, die das Digitalsignal bilden, zu 8 gewählt ist; die Erfindung ist ganz allgemein auf jedes Binärsignal anwendbar, unabhängig von der Anzahl seiner Binärelemente.

13 0021/0867

Claims

BEETZ-LAMPRECHT-BEETZ Steinsdorfstr. 10 · D-8000 München 22 Telefon (089) 227201 - 227244 - 295910 Telex 522048 - Telegramm Allpatent München 41O-31.637P PATENTANWÄLTE Dipl.-Ing. R. BEETZ sen. Dipl.-Ing. K. LAMPRECHT Dr.-Ing. R. BEETZ jr. RECHTSANWALT Dipl-Phys. Dr. jur. U. HEIDRICH Dr.-Ing. W. TIMPE Dipl.-Ing. J. SIEGFRIED Priv.-Doz. Dipl.-Chem. Dr. rer. nat. W. SCHMITT-FUMIAN lo. Nov. 198o

1. Pierre BROSSARD, Trappes

2. Didier LOMBARD, Paris

Frankreich

Ansprüche

Codierer/Decodierer für Digitalsignal-Übertragungskanäle, wobei die Signale durch eine Folge von Binärelementen gebildet sind zwischen einem höchstwertigen Binärelement, das ein Vorzeichen-Binärelement ist, und einem niedrigstwertigen Binärelement,

gekennzeichnet durch,

A. einen Codierer (CD), der gebildet ist durch:

- eine Schaltung (2) zum Extrahieren des höchstwertigen Binärelements EBl aus dem ankommenden Digitalsignal,

- einen Verhältnis-2-Rücklaufcodierer (/+), der dieses Binärelement, EBl empfängt und zwei redundante Binärelemente EBIa und EBIb abgibt, und

- eine Einrichtung (6) zum Bilden eines codierten Digitalsignals, das soviel Binärelemente enthält, wie das ankommende Signal,

410-(B 6788)-Me/ssp

130021/0867

wobei das Binärelement EBIa das höchstwertige Bit ist, das niedrigstwertige Binärelement des ankommenden Digitalsignals unterdrückt ist und das Binärelement EBIb zwischen zwei bestimmte Binärelemente des ankommenden Signals eingefügt ist, und

B. einen Decodierer (DC), der gebildet ist durch:

- eine Schaltung^) zum Extrahieren der redundanten Binärelemente EBIa und EBIb aus dem empfangenen codierten Signal,

- einen Rücklaufdecodierer (10), der die beiden Binärelemente EBIa und EBIb empfängt und ein Vorzeichen-Binärelement abgibt,

- einen Pseudozufallsgenerator (12) von Binärelementen,

- eine Einrichtung (14) zum Wiederherstellen eines Binärsignals, wobei das Vorzeichen-Binärelement EBl das höchstwertige Binärelement ist, das pseudozufällige Binärelement das niedrigstwertige Binärelement ist und die übrigen Binärelemente dem empfangenen Signal entsprechen mit Ausnahme der Binärelemente EBIa und EBIb.

2. Codierer/Decodierer nach Anspruch 1,

dadurch gekennzeic hn e t,

daß die Einrichtung zum Bilden des codierten Signals aufweist

ein Verzögerungsglied (29)_} das ^^as Binärelement EBIb empfängt und es um η Taktsignale verzögert,

ein zweites Verzögerungsglied (Schieberegister 33), das die Binärelemente empfängt^ deren Wertigkeit kleiner als η ist, und diese Binärelemente um ein Taktsignal verzögert, und

ein ODER-Glied (34), das das Binärelement EBIa, das verzögerte Binärelement EBIb, die Binärelemente höherer oder gleicher Wertigkeit wie η und die verzögerten Binärelemente mit kleinerer Wertigkeit als η empfängt.

130021/0867

3. Codierer/Decodierer nach Anspruch 1 oder 2,

dadurch gekennzeichnet

daß die Einrichtung des Decodierers zum Wiederherstellen des Digitalsignals aufweist,

eine Schaltung (4O₇S₃),um eine erste Verschiebung der Binärelemente zu erreichen, die dem Binärelement EBIb mit der Wertigkeit η folgen,

eine Schaltung (46, S.), um eine zweite Verschiebung der Binärelemente zu erreichen, die dem Binärelement EBIb der Wertigkeit η vorhergehen, wobei die zweite Verschiebung gegenüber der ersteren um eine Einheit größer ist, und

ein ODER-Glied (55), das das Vorzeichen-Binärelement EBl, die verschobenen Binärelemente und das pseudofällige Binärelement empfängt.

130021/0867