DE3037895A1

DE3037895A1 - Verfahren zum programmieren eines elektrisch veraenderbaren nicht-fluechtigen halbleiterspeichers, der fuer zellengruppen loeschbar ist

Info

Publication number: DE3037895A1
Application number: DE19803037895
Authority: DE
Inventors: Giuseppe Dr. Saronno Varese Corda; Vincenzo Milano Daniele; Aldo Magrucci; Guido Milano Torelli
Original assignee: ATES Componenti Elettronici SpA; SGS ATES Componenti Elettronici SpA
Current assignee: STMicroelectronics SRL
Priority date: 1979-10-08
Filing date: 1980-10-07
Publication date: 1981-04-16
Also published as: GB2061651A; IT1209430B; GB2061651B; FR2467463A1; FR2467463B1; IT7926306A0

Description

Verfahren zum Programmieren eines elektrisch veränderbaren nicht-flüchtigen Halbleiterspeichers., der für Zellengruppen löschbar ist

Die Erfindung betrifft einen elektrisch veränderbaren nichtflüchtigen bzw. leistungsunabhängigen Halbleiterspeicher (aus dem englischen Sprachraum her auch als non-volatile memory bekannt), der für Zellengruppen löschbar ist, und insbesondere ein Verfahren zum Programmieren, d. h. Beschreiben und Löschen,, eines solchen Speichers.

Derartige Speicher werden normalerweise mit der Abkürzung EAROM (Electrically Alterable Read Only Memory ,, d. h. elektrisch veränderbarer Festwertspeicher^) bezeichnet und verwenden als Element zum Speichern von Daten eine Vorrichtung, die i. w. wie ein Feldeffekttransistor mit isoliertem Gate (IGFET= Insulated Gate Field Effect Transistor) funktioniert. Eine derartige bekannte Vorrichtung hat außer den üblichen Elektroden für Source, Drain und Gate eine zweite Gateelektrode und eine Elektrode,, die in das Oxid eingetaucht ist, das das Gate vom Halbleitersubstrat trennt, und die gewöhnlich als Floating-Gate (potentialmäßig schwimmendes oder freischwebendes Gate) bezeichnet wird. Wenn eine geeignete Spannung an die zugänglichen Elektroden der Vorrichtung angelegt wird, können ständig Elektronen in das Floating-Gate geladen (einschreiben) oder aus diesem herausgenommen werden (löschen)., so daß sich das Speicher-

130016/094*

element in zwei unterschiedlichen elektrischen Zuständen befinden kann, die zwei unterschiedlichen Pegeln des Leitungsschwellenwertes des IGFET entsprechen, denen die beiden Pegel einer binären Information zugeordnet werden können. Diese Veränderungen sind möglich aufgrund des Phänomens des Übergangs von Ladung durch das Oxid» das das Floating-Gate umgibt. Im einzelnen erfolgt das Einschreiben dadurch, daß im Kanal des IGFET Elektronen hoher Energie erzeugt werden und daß an beide zugängliche Gates eine hohe Spannung angelegt wird, über dem Oxid baut sich dadurch ein elektrisches Feld auf, das ausreichend stark ist, um die Elektronen hoher Energie zu veranlassen, das Oxid zu durchqueren, bis sie das Floating-Gate erreichen, in dem sie eingefangen bleiben. Die Löschung wird dadurch erreicht, daß ein starkes elektrisches Feld zwischen dem Floating-Gate und einem der beiden zugänglichen Gates gebildet wird. Schließlich wird das Lesen dadurch ausgeführt, daß geprüft wird, ob der Transistor leitet oder nicht, wenn an die zugänglichen Gates eine Spannung angelegt wird, deren Größe zwischen den beiden Schwellenwerten liegt, die durch das Floating-Gate in seinen beiden möglichen Ladungszuständen definiert sind.

Die Ausbildung und die Funktionsweise einer derartigen Vorrichtung sind im einzelnen in der US-PS 3 825 946 beschrieben.

Man hat festgestellt, daß sowohl die Einschreibzeit als insbesondere auch die Löschungszeit in dem Maße erhöht werden müssen, wie die Zahl der Programmierzyklen anwächst. Dieses Erfordernis erscheint dadurch verursacht zu sein, -daß die Leitung durch das Oxid schrittweise geringer wird» weil die Elektronen in diesem Oxid eingefangen werden. Dieses Phänomen setzt, sobald die vernünftigen Grenzen für die Veränderungszeiten festgelegt

sind, offensichtlich, der Nutzungsdauer der Speicherzellen eine Grenze setzt, d. h. der Maximalzahl der Änderungszyklen, denen eine Zelle mit positivem Ergebnis ausgesetzt werden kann.

Der Konstrukteur dieser Art von Speichern weiß, was er in Anbetracht der geometrischen und physikalischen Eigenschaften des Grundaufbaus der Zelle tun muß, damit die Wirkungen der Verschlechterung des Oxids so klein wie möglich und damit die .Einsatzdauer der Zelle so groß wie möglich gehalten werden können, und er weiß auch_s wie die Zeiten der finderungszyklen vergrößert werden können, um der Verschlechterung des Oxids Rechnung zu tragen..

Die Nutzungsdauer eines Speichers in seiner Gesamtheit kann jedoch nicht- durch die Maximalzahl von Zyklen beschränkt werden, die eine einzelne Zelle aushalten kann, sondern durch Effekte, die mit der Schaltungsstruktur der Zellenmatrix verbunden sind, aus der er zusammengesetzt ist.

Insbesondere kann ein Speicher, in dem die Zellen gruppenweise gelöscht werden, Zellen haben, die einer großen Zahl von aufeinanderfolgenden Löschzyklen unterworfen werden, bevor sie erstmals beschrieben werden. Man hat festgestellt, daß eine Zelle, die so ausgelegt ist, daß die Zahl der Änderungszyklen maximal ist, dann, wenn sie einer Zahl von aufeinanderfolgenden Löschungen unterwor-

fen ist,' in einen Zustand von "Überlöschung" gelangt, aus dem sie mit einem normalen Schreibzyklus nicht mehr herauskommen kann. Dieser Nachteil kann nach dem Stand der Technik nur dadurch vermieden werden, daß einige Struktureigenschaften der Zelle verändert werden. Das erfordert jedoch, daß man sich von den optimalen Konstruktionskriterien entfernt, so daß eine solche Zelle eine geringere Nutzungsdauer hat als die optimierte Zelle. In der Praxis wird die Verringerung

selbst wenn diese Zahl nicht sehr groß ist,

130016/0944

der Nutzungsdauer dadurch verursacht, daß die Zelt der Erstlöschung, d.h. die Löschung einer noch neuen Zelle, langer sein muß als diejenige einer optimierten neuen Zelle, so daß man auf so viele Änderungszyklen verzichten muß, wie nötig sind, bis die Löschzeit einer optimierten Zelle diese längere Zeit erreicht, um die Verschlechterung des Oxids auszugleichen.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Programmieren eines Speichers der eingangs beschriebenen Art vorzuschlagen, das es erlaubt, die Zellen besser auszunutzen, die für die Maximalzahl von Änderungszyklen konstruiert sind.

Die Lösung dieser Aufgabe ist im Patentanspruch angegeben.

Gemäß der Erfindung werden zum Speichern einer Binärzahl in einerZeile des Speichers alle Zellen der Zeile beschrieben und dann gelöscht. Die Zellen werden dann einzeln so beschrieben, daß die Binärzahl dargestellt wird. Auf diese Weise werden die Nachteile vermieden, die sich aufgrund der Verschlechterung der Zellen ergeben, so daß die Nutzungsdauer des Speichers maximiert wird.

der Erfindung In der Zeichnung ist ein praktisches AnwendungsbeispieN^ar-

gestellt, das nachstehend erläutert wird. Es zeigen:

Figur 1 eine stark vergrößerte Schnittdarstellung eines aktiven Elementes eines Si 1iciumspeichers mit einer Doppel schicht aus polykristallinem Silicium,

Figur 2 das Schaltungssymbol einer Speicherzelle, die das aktive Element der Figur 1 enthält, und

130016/0944

Figur 3 das Schema eines teilweise in Schaltungsdarstellung, teilweise in Blockdarstellung wiedergegebenen Speichers, der eine Matrix mit Zellen der Figur 2 und die zugehörigen Schaltungen zum Lesen und zum Programmieren aufweist, die erforderlich sind, um das Verfahren gemäß der Erfindung auszuführen.

Der Aufbau der Figur 1 zeigt ein Substrat 2 aus monokristallinem Silicium, das mit zu P-Leitfähigkeit führenden Fremdstoffen dotiert ist und in dem zwei Zonen 4 und 6 gebildet sind, die stark mit zur entgegengesetzten Leitfähigkeit (N ) führenden Fremdstoffen dotiert sind und die Funktion von Source und Drain haben. Eine Schicht 8 aus Siliciumdioxid deckt das Substrat 2 ab und enthält eine vollkommen isolierte Elektrode 10, genannt Floating-Gate (potentialmäßig schwimmendes oder frei schwebendes Gate), die aus polykristallinem Silicium besteht, das mit zu N⁺-Leitfähigkeit führenden Fremdstoffen dotiert ist. Diese Elektrode 10 erstreckt sich oberhalb eines Kanals 12, der von den beiden Source- und Drainzonen 4 und 6 begrenzt ist. Auf der Oxidschicht 3 sind zwei weitere, mit 15 und 16 bezeichnete Elektroden aus polykristallinem Silicium vom Typ N angeordnet die beide über einem Teil des Floating-Gate 10 liegen. Zwei metallische Elektroden 18 und 20 durchdringen die Oxidschicht 8, um eine elektrische Verbindung der Source- und Drainzonen 4 und 6 mit einem äußeren Schaltungskreis herzustellen. Auch die Gate-Elektroden 14 und 16 sind mit einem äußeren Schaltungskreis verbunden, vorzugsweise durch N-dotierte Bahnen aus polykristallinem Silicium. Die Anschlüsse von Source, Drain, Löschungs-Gate und Einschreib-Gate sind mit den Symbolen S₅ D, GE bzw. GW bezeichnet.

Der beschriebene Aufbau wirkt wie ein N-Kanal-IGFET mit einem vollständig isolierten Gate* dem Floating-Gate und zwei von außen zugänglichen Gates und kann in an sich be-

130016/034 4

kannter Weise in Verbindung mit einem im Anreicherungsbetrieb arbeitenden Feldeffekttransistor mit normal artigem N-Kanal verwendet werden, der als Selektionstransistor bezeichnet werden soll, um eine elektrisch veränderbare und nicht-flüchtige Speicherzelle zu bilden. Das Schaltungssymbol der Zelle ist in Figur 2 gezeigt,, in der TM den Speicherungstransistor, der durch den in Figur 1 gezeigten Aufbau gebildet ist, und TP den Selektionstransistor bezeichnet. Die Source-Elektrode von TP ist mit der Drain-Elektrode von TM verbunden, und die Anschlüsse der Zelle sind durch den Drain TP und das Gate GP von TP sowie durch die Source S und das Einschreibegate GW sowie das Löschgate GE von TM gebildet.

Wie bereits in der Beschreibungseinleitung erläutert wurde, kann der Speicherungstransistor TM in Abhängigkeit von der Ladung im Floating-Gate zwei verschiedene elektrische Zustände haben. Im folgenden wird die Zelle mit beschrieben bezeichnet, wenn die Leitungsschwelle des Transistors TM größer ist als ein erster vorbestimmter Pegel₅ und als nicht-beschrieben oder gelöscht, wenn die Schwelle von TM kleiner ist als ein zweiter vorbestimmter Pegel» der kleiner ist als der erste Pegel.

Es soll nun die Funktion der Zelle der Figur 2 untersucht werden. Das Einschreiben erfolgt dadurch., daß der Drain und die zugänglichen Gates auf eine verhältnismäßig hohe Spannung (ca. 25 Volt) bezüglich der Source-Elektrode S und des Substrates 2, das sich normalerweise auf demselben Potential wie die Source S befindet, gebracht werden. Unter dieser Bedingung ist der Transistor TP im leitenden Zustand, im Kanal 12 des Transistors TM nehmen die Elektronen erhöhte Energien auf, und durch das Oxid, das das Floating-Gate 10 vom Kanal 10 trennt, baut sich ein elektrisches Feld auf, das eine überführung der Elektronen ho-

130016/09*·*

her Energie in das Floating-Gate bewirkt. Um die Zelle zu löschen, wird das Löschgate GE auf einer bezüglich der Source S und dem Einschreibgate hohen Spannung gehalten (25 Volt), wie auch wenigstens einer der Anschlüsse GP und DP auf das niedrigst mögliche Potential gebracht wird. Durch einen kapazitiven Effekt bildet sich über dem Oxid, das das Gate GE von dem Floating-Gate 10 trennt, ein elektrisches Feld mit einer Stärke, die ausreicht» die Elektronen aus dem Floating-Gate abzuziehen.

Bei einer Zelle mit bestimmten geometrischen und morphologischen Eigenschaften und bei festgelegten Pegeln und Zeiten für das Anlegen der Betriebsspannungen verhält sich die Vorrichtung TM wie ein im Anreicherungsbetrieb arbeitender N-Kanal-Feldeffekttransistor mit einer Leitungsschwelle» die in Abhängigkeit der im Floating-Gate gespeicherten Ladung zwischen zwei Pegeln variabel ist. Der Zustand der Zelle kann dadurch abgelesen werden, daß an die Elektrode DP eine Spannung angelegt wird, die kleiner ist als die Programmierspannung, und an die Anschlüsse GP, GE und GW eine' bezüglich des Anschlusses S positive Spannung mit einer Amplitude, die nicht ausreicht, um die Ladung des Floating-Gates 10 zu verändern, jedoch ausreicht, um den Selektionstransistor TP in jedem Fall und den Transistor TM nur dann in den leitenden Zustand zu versetzen, wenn letzterer sich im Zustand mit kleinerem Schwellenwert befindet (nicht beschriebene Zelle). Das Fehlen oder das Vorhandensein von Strom zwischen den Anschlüssen von Source S und Drain DP der Zelle, der mit einer geeigneten Schaltung abgegriffen wird, gibt an, ob die Zelle beschrieben bzw. gelöscht ist. Der Abstand zwischen den beiden Schwellenwerten wird während des Entwurfs bestimmt, indem vor allem die Veränderlichkeit der elektrischen Parameter der Zelle aufgrund der Herstellungstoleranz, die Verminderung der physikalischen Eigenschaften der Zelle während des normalen Betriebs und die Empfind-

130016/09**

lichkeit der Einleseschaltung berücksichtigt werden»

Um das Programmierverfahren gemäß der Erfindung zu erläutern, wird nun Bezug auf Figur 3 genommen, in der aus Vereinfachungsgründen nur drei Zellen einer Vielzahl von Zellen einer Speichermatrix mit den zugehörigen peripheren Schaltungskreisen dargestellt sind. Bei allen Zellen der Matrix ist die Source-Elektrode mit einem gemeinsamen Anschluß oder mit Masse verbunden, und bei allen Zellen einer Zeile sind die Elektroden des Selektionsgate GP und des Einschreibegate GW gemeinsam mit einer Zeilenleitung LGW verbunden, während die Elektroden des Löschungsgate GE mit einer weiteren Zeilenleitung LGE verbunden sind. Jedes der Leitungspaare LGW und LGE jeder Zeile ist mit einer geeigneten Zeilendekodierschaltung verbunden, die durch einen Block DR dargestellt ist, und zwar über eine Steuerschaltung zum Zeilenschreiben DW bzw. zum Zeilenlöschen DE.

Bei allen Zellen einer Spalte sind die Drain-Elektroden DP über eine Spaltenleitung LD mit einer Spalten^Dekodier- und Steuer-Schaltung verbunden, die durch einen Block DC dargestellt ist. Die Zeilendekoderschaltung DR und die Spaltendekoderschaltung DC sind mit nicht dargestellten, äußeren Schaltungskreisen verbunden» die Adressensignale erzeugen. Die Verbindungen für die Adressensignale sind parallel durch Anschlußgruppen gebildet, deren Zahl von der Zahl der Zellen der Matrix abhängt, und sind für die Zeilendekodierung mit NR und für die Spaltendekodierung mit NC bezeichnet. Die Spaltendekoderschaltung DC hat außerdem einen Datenausgangsanschluß UD und einen Eingangsanschluß LS für die Steuerung von Lesen/Einschreiben. Ein ähnlicher Eingangsanschluß LSC zum Lesen/Einschreiben/Löschen ist für alle Zeilensteuerschaltungen DW und DE vorgesehen.

130018/0944

Im Betrieb wird eine Zelle der Matrix zum Lesen oder Einschreiben gewählt, wenn an den Eingängen NR und NC der Dekoderschaltungen DR und DC die Signale vorliegen,, die die Zeile und die Spalte bezeichnen, in deren Schnittpunkt sich die Zelle befindet. Wenn an den Eingängen LS und LSC der Lesebefehl vorliegt, werden die gewählten Zeilenleitungen LGW und LGE und Spaltenleitungen LD auf die vorbestimmte Lesespannung gebracht, und an dem Datenausgangsanschluß UD ergibt sich ein Signal hohen oder niedrigen Pegels, je nach dem Zustand der gewählten Zelle. Wenn an den Eingängen LS und LSC der Einschreibbefehl vorliegt, erhalten die gewählten Zeilenleitungen und Spaltenleitungen die Einschreibspannung und wird die Leitschwelle der gewählten Zelle über den Mindestpegel der beschriebenen Zelle gebracht.

Das Löschen erfolgt dadurch, daß die zu löschende Zeile durch Zuführen der entsprechenden Adresse an den Eingang NR der Zeilendekoderschaltung DR und Zuführen eines Löschbefehls an die Eingänge LSC gewählt wird. Als Antwort auf diesen Befehl werden die Zeilenleitung LGE auf die vorgeschriebene Löschspannung und die andere Zeilenleitung LGW auf das Massepotential gebracht.

Es soll nun eine Binärzahl in eine vorbestimmte Zeile des Speichers eingespeichert werden, wobei eine beschriebene Zelle als den Inhalt "1" und eine nicht beschriebene Zelle als den Inhalt "O" aufweisend betrachtet wird. Gemäß der Erfindung werden die Zellen^lerv— Zeile einzeln und vorzugsweise nacheinander den Einschreibbedingungen unterworfen, so daß die nicht beschriebenen Zellen der Zeile beschrieben werden und die schon beschriebenen Zellen in diesem Zustand verbleiben. Da im allgemeinen ein Beschreiben einer bereits beschriebenen Zelle eine nicht η ο twendi ge Verschlechterung dieser Zelle hervorruft, ist es auch möglich, das Einschreiben nur auf die nicht beschriebenen

130Q16/09U

Zellen zu beschränken. Alle Zellen der Zeile werden dann gleichzeitig gelöscht, wie es durch die Schaltungsverbindungen der Matrix vorgegeben ist. Schließlich werden nur die Zellen der Zeile beschrieben, die dazu bestimmt sind, "1" darzustellen.

Mit dem Programmierverfahren gemäß der Erfindung sind die Zellen jeder Zeile, die der Veränderung unterworfen sind, derselben Zahl von Löschzyklen, ausgehend von einem beschriebenen ZeIlenzustand, ausgesetzt, so daß keine Zelle jemals eine "Überlöschung" erleidet. Damit kann die Zellenstruktur so verwirklicht werden, daß nur diejenigen Konstruktionskriterien berücksichtigt werden, die bestrebt sind, die Zahl der Änderungszyklen zu maximieren» so daß die Nutzungsdauer des Speichers die größtmögliche ist.

130016/09-44

■η;

Leerseite

Claims

Verfahren zum Programmieren eines elektrisch veränderbaren nicht-flüchtigen Halbleiterspeichers, der für Zellengruppen löschbar ist

Priorität: Italien Nr. 26 306-A/79 vom 8. Oktober 1979

Patentanspruch

Verfahren zum Programmieren eines elektrisch veränderbaren nicht-flüchtigen bzw. leistungsunabhängigen Halbleiterspeichers, der aus Zellen besteht, von denen jede einen Aufbau hat, der wie ein Feldeffekttransistor mit isoliertem Gate (IGFET) wirkt und eine Leitschwelle aufweist, die einen ersten stabilen Wert haben kann, der größer ist als ein erster vorbestimmter Pegel, und einen zweiten stabilen Wert,

130016/0944

der kleiner ist als ein zweiter vorbestimmter Pegel derart, daß zwei mögliche Zustände einer Binärzahl darstellbar sind, wobei die Zellen untereinander durch Zeilenleitungen und Spaltenleitungen so verbunden sind, daß eine Matrix zum Speichern von Daten in Binärform gebildet wird, bei der jede Zelle zum Lesen und Einschreiben durch Wahl der entsprechenden . Zeilenleitungen und' Spaltenleitungen einzeln adressierbar ist und von dem beschriebenen Zustand in den gelöschten Zustand überführbar ist, und bei der jede Zeile , zum Löschen so wählbar ist, daß alle ihre Zellen, die sich im beschriebenen Zustand befinden, in den gelöschten Zustand gebracht werden, dadurch gekennzeichnet, daß zum

Speichern einer bestimmten Reihe von Binär zahlen in einer gewählten Zeile die folgenden Operationen ausgeführt werden:

Einschreiben in wenigstens alle noch nicht beschriebenen Zellen der Zeile,

Löschen aller Zellen der Zeile und

Einschreiben in diejenigen Zellen der Zeile, die einen vorbestimmten von zwei Logik-Pegeln darstellen sollen, welche die Binärzahlen der zu speichernden Reihe bilden.

130016/094*