DE3037778C2

DE3037778C2 -

Info

Publication number: DE3037778C2
Application number: DE3037778A
Authority: DE
Inventors: Gerhard Dipl.-Ing. 6100 Darmstadt De Wischermann
Original assignee: Robert Bosch GmbH
Current assignee: Philips GmbH
Priority date: 1980-10-07
Filing date: 1980-10-07
Publication date: 1989-07-13
Also published as: GB2085261A; FR2491711B2; FR2491711A2; DE3037778A1; US4403245A; GB2085261B

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs. Im Hauptpatent DE 30 27 053 C2 wird ein Verfahren beschrieben, bei welchem für ein digitales Schaltsignal ein zeitlicher Korrekturwert gebildet wird. Mit dem Schaltsignal und dem zeitlichen Korrekturwert wird dann ein korrigiertes Schaltsignal gebildet, indem mehrere Momentanwerte aus einem pro grammierbaren Auslesespeicher abgerufen werden.

Bei diesem Verfahren wird vorausgesetzt, daß jeweils zur Zeit nur eine Sprungfunktion abläuft. Bei vielen Anwendungen kann jedoch auch auf ein Schaltsignal sehr schnell - beispielsweise bereits bei der nächsten Abtastung - ein anderes folgen. Je nach Abstand der Schaltsignale ist eine andere Sprungfunktion erforder lich.

Aufgabe der vorliegenden Erfindung ist es, bei einem Verfahren nach dem Oberbegriff korrigierte Schaltsignale zu erhalten, die bei beliebigen Zeitabständen zwischen den unkorrigierten Schaltsignalen einen richti gen Zeitablauf der Umschaltung erlauben.

Diese Aufgabe wird mit den im Kennzeichen des Hauptanspruchs angegebenen Merkmale gelöst.

Vorteile der Erfindung

Das erfindungsgemäße Verfahren mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß bei digitalen Farbfernsehsystemen eine störungsfreie Umschal tung von einem Signal auf das andere möglich ist, und zwar auch, wenn die Einschaltdauer des einen Farbfernseh signals lediglich eine oder wenige Bildpunktdauern (Ab tastperioden) beträgt.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Durchführungen des im Hauptanspruch an gegebenen Verfahrens möglich.

Zeichnung

Ausführungsbeispiele der Erfindung sind in der Zeichnung anhand mehrerer Figuren dargestellt und in der nachfol genden Beschreibung näher erläutert.

Fig. 1 zeigt Spannungszeitdiagramme der bei den Schal tungsanordnungen zur Durchführung des erfin dungsgemäßen Verfahrens auftretenden Signale.

Fig. 2 zeigt ein erstes Ausführungsbeispiel zur Durch führung des erfindungsgemäßen Verfahrens, und

Fig. 3 zeigt ein zweites Ausführungsbeispiel jeweils als Blockschaltbild.

Beschreibung der Erfindung

Da die vorliegende Erfindung auf dem Gegenstand des Hauptpatents DE 30 27 053 C2 aufbaut, wird hier die Notwendigkeit und die genaue Art der Ableitung der zeitlichen Korrektursignale nicht nochmals eingehend erläutert, jedoch im Zusammenhang mit Fig. 1 kurz darauf eingegangen.

Fig. 1 zeigt in Zeile a den Verlauf eines analogen Si gnals, aus welchem ein Schaltsignal abgeleitet werden soll. Dieses analoge Signal ist beispielsweise aus einem sogenannten Vordergrundsignal zum Zwecke des Farbstanzens abgeleitet. Das Signal 1 wird zu diesem Zweck mit einem Schwellwert 2 verglichen. Da es sich jedoch bei dem zugrunde gelegten System um ein digitales System han delt, liegen keine kontinuierlichen Signale sondern lediglich die Abtastwerte 3, 4, 5, 6, 7 vor. Da das Signal 1 erst bei dem Abtastwert 4 den Schwellwert 2 über schritten hat und bei dem Abtastwert 7 den Schwellwert 2 wieder unterschritten hat, entsteht das in Zeile b der Fig. 1 dargestellte Schaltsignal S _d. Nach dem Verfah ren des Hauptpatents wird aus dem in Zeile b gezeig ten Schaltsignal S _d das in Zeile c dargestellte korri gierte Schaltsignal S _korr. Die den einzelnen Stufen zugeordneten Zahlenwerte entsprechen dem Grad der Über blendung. Bei 0 wird das eine Eingangssignal vollstän dig und bei 255 das andere Eingangssignal vollständig zum Ausgang weitergeleitet.

Wird jetzt die Schwelle 2 beispielsweise erhöht, so wird das digitale Schaltsignal S _d entsprechend kürzer. Der in Zeile c dargestellte Verlauf ist bei Vorliegen einer neuen Flanke des digitalen Schaltsignals S _d abzubrechen und in einen der zeitlichen Lage dieser Flanke einschließ lich des dazugehörigen Korrektursignals entsprechenden Verlauf zu überführen.

Hierzu wird ein adaptives nicht rekursives Digitalfilter, wie es als Ausführungsbeispiel in Fig. 2 dargestellt ist, verwendet. Das digitale Schaltsignal S _d wird bei 10 der Anordnung nach Fig. 2 zugeführt und mit Hilfe der getak teten Verzögerungsglieder 11, 12 bis 1 n jeweils um eine Abtastperiode verzögert. Hierzu wird den getakteten Ver zögerungsgliedern 11 bis 1 n jeweils ein Taktsignal mit Abtastfrequenz f _s zugeführt. Das unverzögerte Schaltsi gnal S _d sowie die verzögerten Schaltsignale S _d werden je einer Multilizierstufe 21, 22, 23 bis 2 n zugeführt. Den Multiplizierstufen wird jeweils ein Multiplikator A ₁ bis A _n aus einem programmierbaren Auslesespeicher (PROM) 30 zugeführt, dessen Eingang mit dem jeweils in einem Zwischenspeicher 31 befindlichen zeitlichen Korrektur signal T beaufschlagt ist. Der Zwischenspeicher 31 arbeitet als Abtast- und Halteschaltung, wozu ihm ein Abtastsignal zugeführt wird, welches aus dem Schaltim puls S _d mit Hilfe einer Exklusiv-Oder-Schaltung 32 und einem Tiefpaß 33, 34 abgeleitet wird. Dadurch wird erreicht, daß jeweils bei Vorliegen einer Flanke des Schaltsignals S _d der am Eingang 35 des Zwischenspeichers 31 liegende Wert des zeitlichen Korrektursignals in den Zwischen speicher übernommen wird.

Bei der Anordnung nach Fig. 3 sind die Multiplizier schaltungen und der programmierbare Auslesespeicher 30 gemäß Fig. 2 zu einem entsprechenden programmierbaren Auslesespeicher 36 zusammengefaßt. Im übrigen wird bei der Anordnung nach Fig. 3 ebenfalls das bei 37 zuge führte Schaltsignal S _d mit Hilfe der taktgesteuerten Verzö gerungsglieder 38, 39, 40 um jeweils eine Taktperiode ver zögert und außerdem mit Hilfe des Exklusiv-Oder-Gatters 41 und des Tiefpasses 42, 43 in ein den Flanken des Schaltsignals entsprechendes Taktsignal für den Zwischen speicher 44 umgewandelt. Dem Zwischenspeicher 44 wird bei 45 der zeitliche Korrekturwert T zugeführt. Am Aus gang 46 des programmierbaren Auslesespeichers 36 steht dann das zeitlich korrigierte digitale Schaltsignal S _korr zur weiteren Verwendung zur Verfügung.

Claims

1. Verfahren zur zeitlichen Korrektur eines digitalen, zur Umschaltung von Bildsignalquellen dienenden Schaltsignals (S _d), welches infolge der Abtastung bei der Digitalisierung des Bildsignals zu diskreten Zeiten entsteht und daher Abweichungen gegenüber einem zeitlichen Sollwert aufweist, wobei vom digitalen Bildsignal ein zeitlicher Korrekturwert (T) abgeleitet wird, welcher der zeitlichen Abweichung des digitalen Schaltsignals (S _d) von einem Sollwert entspricht, und in Abhängigkeit des zeitlichen Korrekturwertes (T) mehrere Momentanwerte gebildet werden, welche das zeitkorrigierte Schaltsignal (S _korr) bilden nach Patent 30 27 053, dadurch gekennzeichnet, daß der zeitliche Korrekturwert (T) gespeichert und - sobald ein folgendes digitales Schaltsignal (S _d) vorliegt - durch den dann vorhandenen zeitlichen Korrekturwert (T) ersetzt wird.

2. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 unter Verwendung eines adaptiven nicht rekursiven Digitalfilters, dadurch ge kennzeichnet, daß eine Reihe von Verzögerungselementen (11, 12 . . . 1 n) mit einer Verzögerung von jeweils einer Abtastperiode derart angeordnet ist, daß dem ersten Verzögerungselement (11) das digitale Schaltsignal (S _d) zugeführt ist und daß jeweils an den Eingang eines jeden sowie an den Ausgang des letzten Verzögerungsele mentes (11, 12 . . . 1 n) ein Eingang einer Multiplizier stufe (21, 22, 23 . . . 2 n) angeschlossen ist, daß die wei teren Eingänge der Multiplizierstufen (21, 22, 23 . . . 2 n) mit den Ausgängen eines programmierbaren Auslesespeichers (PROM) (30) verbunden sind, daß den Eingängen des pro grammierbaren Auslesespeichers (PROM) der zeitliche Korrekturwert über eine Abtast- und Halteschaltung (31) zugeführt ist, welcher ein Abtastsignal zugeführt ist, welches bei Vorliegen einer Flanke des digitalen Schalt signals (S _d) auftritt.

3. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 unter Verwendung eines adaptiven nicht rekursiven Digitalfilters, dadurch ge kennzeichnet, daß eine Reihe von Verzögerungselementen (38, 39, 40) mit einer Verzögerung von jeweils einer Ab tastperiode derart angeordnet ist, daß dem ersten Ver zögerungselement (38) das digitale Schaltsignal (S _d) zu geführt ist und daß jeweils an den Eingang eines jeden sowie an den Ausgang des letzten Verzögerungselementes (38, 39, 40) ein Eingang eines programmierbaren Auslese speichers (36) angeschlossen ist und daß weiteren Ein gängen des programmierbaren Auslesespeichers (36) der zeitliche Korrekturwert über eine Abtast- und Halte schaltung (44) zugeführt ist, welcher ein Abtastsignal zugeführt ist, welches bei Vorliegen einer Flanke des digitalen Schaltsignals (S _d) auftritt.

4. Schaltungsanordnung nach Anspruch 2 oder 3, da durch gekennzeichnet, daß zur Ableitung des Abtastsignals das digitale Schaltsignal einerseits direkt und ande rerseits über einen Tiefpaß (33, 34 bzw. 42, 43) den Ein gängen einer Exklusiv-Oder-Schaltung (32 bzw. 41) zuge führt ist.