DE2737431C3 - Verfahren zur digitalen Klemmung pulscodemodulierter Videosignale - Google Patents
Verfahren zur digitalen Klemmung pulscodemodulierter VideosignaleInfo
- Publication number
- DE2737431C3 DE2737431C3 DE2737431A DE2737431A DE2737431C3 DE 2737431 C3 DE2737431 C3 DE 2737431C3 DE 2737431 A DE2737431 A DE 2737431A DE 2737431 A DE2737431 A DE 2737431A DE 2737431 C3 DE2737431 C3 DE 2737431C3
- Authority
- DE
- Germany
- Prior art keywords
- binary
- video signal
- digital
- clamped
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Picture Signal Circuits (AREA)
- Dc Digital Transmission (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Analogue/Digital Conversion (AREA)
Description
Zusammenfassung
Es wird ein Verfahren zur digitalen Kennung pulscodemodulierter (PCM)-Videosignale vorgeschlagen.
Nach dem Verfahren wird ein arithmetischer Mittelwert von Differenzwerten gebildet, die in
aufeinanderfolgenden Austastintervallen durch Subtraktion des zu klemmenden PCM-Videosignals von
einem vorgegebenen Soll-Binärwert erhalten werden. Der ermittelte arithmetische Mittelwert wird dem zu
klemmenden PCM-Videosignal im aktiven Bereich einer Horizontalperiode als Korrektur wert zuaddiert.
Stand der Technik
Die Erfindung geht aus von einem Verfahren nach der Gattung des Hauptanspruchs. Es wurde bereits
vorgeschlagen (Patentanmeldung P 26 28 662), von einem Ist-Binärwert im Horizontalaustastintervall eines
zu klemmenden PCM-Videosignals und einem vorgegebenen Soll-Binärwert einen binären Differenzwert zu
ermitteln, der dem zu klemmenden PCM-Videosignal im aktiven Bereich einer Horizontalperiade als Korrekturwert zuaddiert wird. Dieses Verfahren hat jedoch den
Nachteil, daß bei gestörten PCM-Videosignalen, z. B. solchen, denen Rauschanteile überlagert sind, schnell
wechselnde Klemmniveauänderungen auftreten, die zu einer »Zeiligkeit« im geklemmten Bildsignal führen.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zur digitalen Klemmung pulscodemodulierter
Videosignale anzugeben, welches diesen Nachteil nicht aufweist.
Vorteile der Erfindung
Die Erfindung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß durch die
Bildung eines arithmetischen Mittelwertes von zu verschiedenen Zeiten ermittelten Differenzwerten eine
»Zeitkonstante« eingeführt wird, die in ihrer Wirkung jener in analogen Klemmschaltungen ähnelt.
Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen des im
Hauptanspruch angegebenen Verfahrens möglich.
Zeichnung
Weitere Vorteile und Einzelheiten der Erfindung werden im folgenden anhand von Ausführungsbeispielen
mit Figuren in der Zeichnung näher beschrieben und erläutert. Von den Figuren zeigt
F i g. 1 ein prinzipielles Blockschaltbild gemäß der Erfindung,
F i g. 2 ein Blockschaltbild nach einem ersten Ausführungsbeispiel
gemäß der Erfindung,
F i g. 3 ein Blockschaltbild nach einem zweiten Ausführungsbeispiel gemäß der Erfindung und
F i g. 4 ein Blockschaltbild nach einem dritten Ausführungsbeispiel gemäß der Erfindung.
Beschreibung der Erfindung
In den Figuren sind Schaltgruppen mit gleichartiger Wirkung mit gleichen Bezugszeichen versehen.
Das in F i g. 1 dargestellte Blockschaltbild stellt eine
digitale Klemmstufe zur Wiedereinführung des verlo-
50
55
60
rengegangenen Gleichspannungsbezugs in einem PCM-Videosignal dar. Es sei angenommen, daß der Gleichspannungsbezug
in dem an einer Klemme 1 liegenden PCM-Videosignal durch einen fehlerhaf'en Analog-Digital-Wandlungsprozeß
verlorengegangen ist Zur Beseitigung des Wandlungsfehlers wird in einem digitalen
Subtrahierer 2 ein Differenzwert zwischen den Ist-Binärwerten des an der Klemme 1 liegenden pulscodemodulierten
Videosignals und einem Soll-Binärwert ε -mittelt
Der Γ,οΐΐ-Binärwert wird über eine Klemme 3 dem
digitalen Subtrahierer 2 zugeführt Nach dem vorgeschlagenen Verfahren zur Klemmung pulscodemodulierter
Videosignale (Patentanmeldung P 26 28 662) wird der am Ausgang des Subtrahierers 2 erhaltene
binäre Differenzwert im Bereich der hinteren Schwarzschulter in ein Register 4 übernommen. Die zeitrichtige
Übernahme in das Register 4 erfolgt durch Steuerung eines an einer Klemme 5 zugeführten horizontalfrequenten
Klemmimpulssignals. Das RegLter 4 besteht bei einem 2"- Bit binär codierten Videosign;.' beispielsweise
aus π Speicher-Flip-Flops. Durch die Übernahme des am Registereingang liegenden binären Differenzwertes wird der Differenzwert für die Dauer einer
Horizontalperiode gespeichert Der gespeicherte Differenzwert wird als Korrekturwert einem Eingang eines
digitalen Addierers 6 zugeführt, an dessen anderen Eingang das an der Klemme 1 liegenden PCM-Videosignals
liegt. An dem Summenausgang des digitalen Addierers 6 mit Klemme 7 ist das geklemmte
PCM-Videosignal abnehmbar.
Gegenüber diesem vorgeschlagenen Verfahren unterscheidet sich der Gegenstand der vorliegenden
Erfindung durch das Einfügen einer als »Zeitkonstante« wirkenden Anordnung 8 zwischen dem Ausgang des
Subtrahierers 2 und dem Eingang des Registers 4. Die Anordnung 8 enthält zwei digitale Dividierer 9 und 10
sowie einen digitalen Addierer 11. Der eine Eingang des
digitalen Addierers 11 ist über den digitalen Dividierer 9 mit dem Ausgang des Subtrahierers 2 und der andere
Eingang über den digitalen Dividierer 10 mit dem Ausgang des Registers 4 verbunden. Das Teilungsverhältnis
der beiden digitalen Dividierer 9 und 10 ist nicht gleich. Während das Teilungsverhältnis des digitalen
Dividierers 9 1 : η beträgt, beträgt das Teilungsverhältnis
des digitalen Dividierers 10 (n~ 1): n, wobei η eine
positive Zahl > 1 ist. Die »Zeitkonstante« der Anordnung 8 wird um so größer, je größer η gewählt
wird.
Wird λ=2 gewählt, läßt sich das in der Fig. 1
dargestellte Blockschaltbild vereinfachen (F i g. 2). Die Anordnung 8 enthält neben dem digitalen Addierer 11
nur noch einen digitalen Dividierer 12. Dabei wird der eine Eingang des Addierers 11 mit dem Ausgang des
Subtrahierers 2 und der andere Eingang mit dem Ausgang des Registers 4 verbunden. Der am Ausgang
des Addierers 11 liegende binäre Wert wird in dem nachgeschalteten Dividierer 12 durch 2 dividiert und
dem Eingang des Registers 4 ζ jgeführt Da am Ausgang des Registers 4 jeweils der zu\or ermittelte Korrekturwert liegt und am Ausgang des Subtrahierers 2 der
gegenwärtige Differenzwert, wird bei diesem Ausführungsbeispiel eine wiederholte arithmetische Mittlung
ίο über die Dauer einer Horizontalperiode vorgenommen.
Durch die Erfindung werden Störungen im zu klemmenden PCM-Videosignal kontinuierlich abgebaut
Dazu sei angenommen, daß der vom Subtrahierer 2 ermittelte binäre Differenzwert während einer Zeile m
durch dem PCM-Videosignal überlagerte Rauschanteile um den Wert A von einem konstanten Wert verschoben
wird. Während der der Zsile m folgenden Zeilen sei der
ermittelte Differenzwert wieder der konstante Wert Unter dieser Annahme werden dem digitalen Addierer
6 unterschiedliche Korrekturwerte zugeführt, welche in
der
Zeile m: 1/2 (4+2konst)
Zeile m+1:1 /2(1/24 +2 konst.)
Zeile m+2:l/2{l/44 + 2konst.)
Zeile m+1:1 /2(1/24 +2 konst.)
Zeile m+2:l/2{l/44 + 2konst.)
und
Zeile /77+/.;l/2(l/2M-l-2konst)
betragen.
Bei dem in der F i g. 3 dargestellten Blockschaltbild eines zweiten Ausführungsbeispiels wird der am Ausgang des Subtrahierers 2 abnehmbare Differenzwert ebenfalls direkt einem Addierer 11' zugeführt. Das am Ausgang des Addierers 11' abnehmbare Signal wird über einen Dividierer 12' einer Reihenschaltung 4' — 4*-' aus &-' Registern zugeführt. Die an den Ausgängen der Register 4' bis 4*-' abnehmbaren Signale werden anderen Eingängen des Addierers 11' zugeführt. Bei k— 1 in Reihe geschalteten Registern beträgt der Divisor des digitalen Dividierers 12' k. Am Ausgang des Registers 4' liegt der Korrekturwert für den digitalen Addierer 6.
Bei dem in der F i g. 3 dargestellten Blockschaltbild eines zweiten Ausführungsbeispiels wird der am Ausgang des Subtrahierers 2 abnehmbare Differenzwert ebenfalls direkt einem Addierer 11' zugeführt. Das am Ausgang des Addierers 11' abnehmbare Signal wird über einen Dividierer 12' einer Reihenschaltung 4' — 4*-' aus &-' Registern zugeführt. Die an den Ausgängen der Register 4' bis 4*-' abnehmbaren Signale werden anderen Eingängen des Addierers 11' zugeführt. Bei k— 1 in Reihe geschalteten Registern beträgt der Divisor des digitalen Dividierers 12' k. Am Ausgang des Registers 4' liegt der Korrekturwert für den digitalen Addierer 6.
Bei einem in der F i g. 4 dargestellten Blockschaltbild eines dritten Ausführungsbeispiels werden die mit dem
digitalen Subtrahierer 2 errechneten Differenzwerte über k Horizontalperioden arithmetisch gemittelt. Zu
diesem Zweck sind ähnlich dem Ausführungsbeispiel der F i g. 3 anstelle eines Registers k Register vorgesehen,
die in Reihe geschaltet sind. Die an den Registerausgängen abnehmbaren binären Signale werden
in dem Addierer 11' addiert und in einem nachgeschalteten digitalen Dividierer 12' durch k
dividiert und dem digitalen Addierer 6 als Korrekturwert zugeführt.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Verfahren zur digitalen Klemmung pulscodemodulierter
(PCM)-Videosignale, dadurch gekennzeichnet, daß ein während eines jeden
Horizontalaustastintervalls von Ist-Binärwerten des zu klemmenden PCM-Videosignals und einem
vorgegebenen Soll-Binärwert ermittelter Differenzwert mit während anderer Horizontalaustastintervalle
ermittelten binären Differenzwerten arithmetisch gemittelt wird und daß der durch die
arithmetische Mittlung gewonnene binäre Korrekturwert außerhalb des Horizontalaustastintervalls
den Binärwerten des zu klemmenden PCM-Videosignals zuaddiert wird.
2. Verfuhren nach Anspruch 1, dadurch gekennzeichnet daß zur arithmetischen Mittlung der
während eines jeden horizontalen Austastintervalls von Ist-Binärwerten des zu klemmenden PCM-Videosignals
und dem vorgegebenen Soll-Binärwert ermittelte binäre Differenzwert durch η dividiert
und zu dem mit (n— 1): η multiplizierten Korrekturwert addiert wird.
3. Verfahren nach Anspruch 1. dadurch gekennzeichnet, daß zur arithmetischen Mittlung der
während eines jeden Horizontalaustastintervalls von Ist-Binärwerten des zu klemmenden PCM-Videosignals
und dem vorgegebenen Soll-Binärwert ermittelte binäre Differenzwert den in k-\ Horizontal-Perioden
ermittelten binären Korrekturwerten zuaddiert und anschließend durch k dividiert wird.
4. Schaltungsanordnung zur Durchführung des
Verfahrens nach Anspruch 1, dadurch gekennzeichnet, daß das zu klemmende PCM-Videosignal und
der vorgegebene Soll-Binärwert den Eingängen eines digitalen Subtrahierers (2) zugeführt sind, daß
der Ausgang des digitalen Subtrahierers (2) mit dem Eingang eines digitalen Addierers (11) verbunden ist,
daß der Ausgang des digitalen Addierers (11) über einen durch zwei teilenden digitalen Dividierer (12)
mit einem Register (4) verbunden ist, welches die am Registereingang liegende Information beim Vorliegen
eines horizontalfrequenten Klemmimpulses für eine Horizontalperiodendauer speichert, und daß
der Ausgang des Registers (4) mit dem anderen Eingang des digitalen Addierers (11) sowie mit dem
einen Eingang eines weiteren digitalen Addierers (6) verbunden ist, dessen anderem Eingang das zu
klemmende PCM-Videosignal zugeführt ist und an dessen Ausgang ein geklemmtes PCM-Videosignal
abnehmbar ist.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet,
daß zur arithmetischen Mittlung der während eines jeden horizontalen Austastintervalls
von Ist-Binärwerten des zu klemmenden PCM-Videosignals und dem vorgegebenen Soll-Binärwert
ermittelte Differenzwert horizontalfrequent durch ein Register (4' bis 4k) mit k Registerelementen
geschoben wird, wobei zum Erhalt des binären Korrekturwertes die an den Ausgängen der
Registerelemente abnehmbaren verzögerten Differenzwerte addiert durch k dividiert werden.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2737431A DE2737431C3 (de) | 1977-08-19 | 1977-08-19 | Verfahren zur digitalen Klemmung pulscodemodulierter Videosignale |
GB22358/78A GB1580290A (en) | 1977-08-19 | 1978-05-25 | Method for the digital clamping of pulse code modulated video signals |
US05/929,498 US4210933A (en) | 1977-08-19 | 1978-07-31 | Process and apparatus for digitally clamping pulse code modulated video signals |
FR7823919A FR2400811B1 (fr) | 1977-08-19 | 1978-08-16 | Procede pour le verrouillage digital de signaux video modules par impulsions codees |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2737431A DE2737431C3 (de) | 1977-08-19 | 1977-08-19 | Verfahren zur digitalen Klemmung pulscodemodulierter Videosignale |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2737431A1 DE2737431A1 (de) | 1979-02-22 |
DE2737431B2 DE2737431B2 (de) | 1980-03-20 |
DE2737431C3 true DE2737431C3 (de) | 1980-11-06 |
Family
ID=6016800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2737431A Expired DE2737431C3 (de) | 1977-08-19 | 1977-08-19 | Verfahren zur digitalen Klemmung pulscodemodulierter Videosignale |
Country Status (4)
Country | Link |
---|---|
US (1) | US4210933A (de) |
DE (1) | DE2737431C3 (de) |
FR (1) | FR2400811B1 (de) |
GB (1) | GB1580290A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4589034A (en) * | 1980-12-05 | 1986-05-13 | Canon Kabushiki Kaisha | Image processing apparatus |
US5325187A (en) * | 1988-04-27 | 1994-06-28 | Canon Kabushiki Kaisha | Image processing apparatus with back porch period sampling and clamping |
JPH02243080A (ja) * | 1989-03-16 | 1990-09-27 | Nec Corp | テレビ信号符号化回路 |
US5003564A (en) * | 1989-04-04 | 1991-03-26 | Rca Licensing Corporation | Digital signal clamp circuitry |
US5245415A (en) * | 1989-06-21 | 1993-09-14 | Canon Kabushiki Kaisha | Chroma encoder |
GB2249236B (en) * | 1990-10-25 | 1994-10-12 | British Broadcasting Corp | Improved clamping technique for television |
KR0108917Y1 (en) * | 1991-12-05 | 1997-11-08 | Samsung Electronics Co Ltd | Digital clamping circuit |
US5428834A (en) * | 1991-12-11 | 1995-06-27 | Xetron Corporation | Method and circuit for processing and filtering signals |
US5263191A (en) * | 1991-12-11 | 1993-11-16 | Westinghouse Electric Corp. | Method and circuit for processing and filtering signals |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3476875A (en) * | 1967-03-03 | 1969-11-04 | Bell Telephone Labor Inc | Digital clamping of pulse code modulated television signals |
JPS558051B2 (de) * | 1974-11-06 | 1980-03-01 | ||
DE2628662C3 (de) * | 1976-06-25 | 1980-03-06 | Robert Bosch Gmbh, 7000 Stuttgart | System zur Korrektur der digitalen Wertigkeit von Signalen |
-
1977
- 1977-08-19 DE DE2737431A patent/DE2737431C3/de not_active Expired
-
1978
- 1978-05-25 GB GB22358/78A patent/GB1580290A/en not_active Expired
- 1978-07-31 US US05/929,498 patent/US4210933A/en not_active Expired - Lifetime
- 1978-08-16 FR FR7823919A patent/FR2400811B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
FR2400811A1 (fr) | 1979-03-16 |
DE2737431A1 (de) | 1979-02-22 |
US4210933A (en) | 1980-07-01 |
FR2400811B1 (fr) | 1985-12-27 |
GB1580290A (en) | 1980-12-03 |
DE2737431B2 (de) | 1980-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2115958C3 (de) | Variable Verzögerungsanordnung zur Einstellung der Phasenbeziehung zwischen zwei Signalen | |
DE3114275A1 (de) | Verfahren und schaltungsanordnung zum verdecken von fehlern in einem digitalen videosignal | |
DE2400394C3 (de) | Schaltungsanordnung zur digitalen Frequenzteilung | |
DE2455052A1 (de) | Signaluebertragungsanlage | |
DE2737431C3 (de) | Verfahren zur digitalen Klemmung pulscodemodulierter Videosignale | |
DE2628662C3 (de) | System zur Korrektur der digitalen Wertigkeit von Signalen | |
DE3329242A1 (de) | Schaltungsanordnung zum ueberpruefen des zeitlichen abstands von rechtecksignalen | |
DE1290181B (de) | Analog-Digital-Umsetzer | |
DE3147578A1 (de) | Analog/digital-wandler-schaltungsanordnung | |
DE2730208A1 (de) | Verfahren zum festhalten des pegels eines eingangssignals auf einem bezugspegel und dabei verwendbare klemmschaltung | |
DE3008896A1 (de) | Anordnung zur korrektur der austastung bei fernsehsignalen | |
DE3037778C2 (de) | ||
DE3723151C2 (de) | ||
DE2461581B2 (de) | Adaptives deltamodulationssystem | |
EP0141130B1 (de) | Zeitsequentielles Fernseh-Übertragungssystem, insbesondere für einen Videorecorder | |
DE3230329C2 (de) | ||
DE2305368C3 (de) | Empfänger für Videosignale | |
DE3609135C2 (de) | ||
DE19735544A1 (de) | Digital/Analog-Wandler | |
DE4319376C1 (de) | Anordnung zur Analog/Digital-Wandlung von Signalen mit unterschiedlichem Signalpegel | |
DE2953088C2 (de) | ||
DE2246040A1 (de) | Steuersystem fuer die automatische zeitsteuerung eines vorgeschriebenen ablaufes von vorgaengen | |
DE3917495C1 (en) | Method for holding black level constant - holds black level during A=D conversion of video signal and compares to nominal black signal | |
DE2735303C3 (de) | Schaltungsanordnung zur digitalen Klemmung pulscodemodulierter Videosignale | |
DE2736368C2 (de) | Verfahren und Schaltungsanordnung zur Aperturkorrektur eines digitalen Videosignals |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: BTS BROADCAST TELEVISION SYSTEMS GMBH, 6100 DARMST |
|
8339 | Ceased/non-payment of the annual fee |