DE2735303C3

DE2735303C3 - Schaltungsanordnung zur digitalen Klemmung pulscodemodulierter Videosignale

Info

Publication number: DE2735303C3
Application number: DE19772735303
Authority: DE
Inventors: Hans-Peter Dipl.-Ing. 6100 Darmstadt Maly
Original assignee: Robert Bosch GmbH
Current assignee: Philips GmbH
Priority date: 1977-08-05
Filing date: 1977-08-05
Publication date: 1982-03-25
Also published as: DE2735303B2; GB1583927A; DE2735303A1

Description

Kurzfassung

Es wird ein System zur digitalen Klemmung pulscodemodulierter (PCM-)Videosignale vorgeschlagen. Das System umfaßt einen Volladdierer, Speicherregister, Exklusiv-Oder und einen gesteuerten Umschalter. Während der Hoirizontalaustastintervalle wird in Abhängigkeit vom zu klemmenden PCM-Videosignal ein binäres Signal abgeleitet, dessen Betrag die Differenz zwischen dem zu klemmenden PCM-Videosignal und einem Sollbinärwert darstellt Im aktiven Bereich einer Horizontalperiode wird der ermittelte Differenzbetrag mit dem Volladdierer vom zu klemmenden PCM-Videosignal subtrahiert. Eine dem Volladdierer nachgeschaltete Überlauflogik verhindert, daß der Wertebereich des geklemmten PCM-Signals weder unter- noch überschritten wird.

Stand der Technik

Die Erfindung geht aus von einer Schaltungsanordnung nach der Gattung des Hauptanspruchs.

Aus der Zeitschrift Journal of the SMPTE, Vol. 85, März 1976, S. 141 bis 145, ist bekannt, ein analoges Videosignal in ein PCM-Signal umzuwandeln. Das Umwandeln geschieht in einem A/D-Wandler, in welchem das analoge Videosignal abgetastet, quantisiert und nach einem Binärcode pulscodemoduliert wird. Bei 2" Quantisierungsstufen erhält das PCM-Videosignal eine Codewortlänge von η Bit. Um ein derart analog-digital-gewandeltes Videosignal weiter verarbeiten zu können, ist es erforderlich, dem Bezugspegel des PCM-Videosignals ein bestimmtes Codewort, das heißt einen Zahlenwert, zuzuordnen. Bei der analogen j Signalaufbereitung vor der A/D-Wandlung kann jedoch durch Temperatureinflüsse, Alterung von Bauelementen usw. das aus dem Bezugspegel gebildete Codewort eine Änderung erfahren.

In der DE-PS 26 28 662 wurde zwar bereits ein

Ji) System zur Korrektur der Wertigkeit von digitalen Signalen vorgeschlagen, bei welchem ein durch periodischen Vergleich von Ist- und Sollwerten abgeleiteter Differenzwert gespeichert und als Korrekturwert verwendet wird und bei welchem ferner zum

r> Ermitteln der Differenzwerte ein digitaler Subtrahierer und zur Addition des Differenzwertes zum binär-codierten Videosignal ein digitaler Addierer verwendet wird.

Dieses System berücksichtigt jedoch nicht, daß durch Über- bzw. Unterlauf des Codewortbereichs Fehler

■ίο entstehen können. So kann es beispielsweise vorkommen, daß bei einem Signal, welches vor der A/D-Wandlung einerseits fehlerhaft geklemmt ist und andererseits als Maximalamplitude (weiß) den höchsten bei der A/D-Wandlung vorgesehenen Wert aufweist, zur Korrektur des Klemmfehlers ein digitaler Wert dem binär-codierten Wort hinzuaddiert wird. Da die Zahl der Binärstellen begrenzt ist, entsteht beispielsweise aus dem Wert 1111 durch Addition von 0010 (Größe des Klemmfeh.lers) 0001, was einem beinahe schwarzen Bildpunkt entspricht, obwohl dieser Bildpunkt nur etwas heller als weiß sein sollte.

Aufgabe der vorliegenden Erfindung ist es, derartige Fehler zu vermeiden.

Vorteile der Erfindung

Die erfindungsgemäße Schaltungsanordnung mit den kennzeichnenden Merkmalen des Hauptanspruchs hat den Vorteil, daß die infolge von Überpegeln und/oder Gleichspannungsablagen im analogen Signal nach einer digitalen Klemmung entstehenden Codeworte, die den durch η Bit festgelegten Codewertbereich nach kleineren oder größeren Werten hin verlassen würden, auf die Werte 0 (= 000... 0) bzw. 2"-' (=111... 1) begrenzt werden. Dadurch wird ein binärer Über- bzw.

b5 Unterlauf des Codewertbereiches verhindert.

Durch die in den Unteransprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen der im Hauptanspruch angegebenen

Schaltungsanordnung möglich. Besonders vorteilhaft ist, daß durch Wahl einer bestimmten Betriebsart sowohl PCM-Leuchtdichtesignale als auch PCM-Farbartsignale geklemmt werden können. Diese beiden PCM-Signalkomponenten werden bei einer getrennten Codierung von Farbvideosignalen erhalten. Bei dem PCM-Leuchtdichtesignal wird das binäre Cod^wort 000... 0 als Bezugspegel definiert. Dieses Codewort entspricht dem Schwarzwert Als Bezugspegel für das PCM-Farbartsignal dient das binäre Codewort 100...C = 2"·■'. Bei dem C&dewort 2"~^] beträgt die Amplitude des Farbartsignals 50% des Gesamtamplitudenbereiches. Dies entspricht der Farbart unbunt

Zeichnung

Weitere Vorteile und Einzelheiten der Erfindung werden im folgenden anhand eines Ausführungsbeispiels mit einer Figur beschrieben. Die Figur zeigt ein Blockschaltbild gemäß der Erfindung.

Beschreibung eines Ausführungsbeispiels

In dem Blockschaltbild der Figur gelangt von einem Eingang 1 ein zu klemmendes PCM-Videosignal zu dem Eingang eines ersten Registers 2. Das PCM-Videosignal liegt in dem vorliegenden Ausführungsbeispiel in paralleler Form vor, so daß bei einer Codewortlänge von η Bit des PCM-Videosignals Daten von η parallelen Leitungen verarbeitet weiden müssen. In der Figur sind die parallelen Datenübertragungsleitungen durch eine breite Linienführung gekennzeichnet. Das Register 2 besteht im vorliegenden Ausführungsbeispiel aus η D-Flip-Flops, deren Eingängen D das zu klemmende PCM-Videosignal zugeführt ist und an deren Takteingängen Tuber eine Klemme 5 ein Klemmimpulssignal zugeführt ist. Das Klemmimpulssignal besteht aus horizontalfrequenten Impulsen, deren Impulslage mit dem Bereich der hinteren Schwarzschulter im Horizontalaustastintervall übereinstimmt. Beim Vorliegen eines Klemmimpulses wird die an den D-Eingängen liegende Information übernommen und bis zum Eintreffen des nächsten Klemmimpulses gespeichert. Die gespeicherte Information ist das Codewort ö,,.· des Bezugspegels im zugeführten PCM-Videosignal, das dem jeweiligen Schwarzwert im horizontalen Austastintervall eines analogen Videosignals entspricht. An ddem Ausgang Q des Registers 2 liegt das invertierte Codewort

B~„ = 2--1-A₁₁,

Das am Eingang 1 liegende zu klemmende PCM-Videosignal wird ferner einem 1. Summand-cingang A eines Volladdierers 4 zugeführt. An dem 2. Summand-Eingang des Volladdierers 4 liegt das am Ausgang des Registers 2 abnehmbare gespeicherte Codewort, dessen Bit mit dem größten Stellenwert über ein Exklusiv-Oder 5 geführt wird. Einer der Eingänge des Exklusiv-Oders 5 liegt an einer Klemme 6. Je nach logischem Pegel des an der Klemme 6 liegenden Binärsignals wird das Bit mit dem größten Stellenwert nicht invertiert oder invertiert übertragen. Bei einer Betriebsart zur Klemmung von PCM-Leuchtdichtesignalen liegt an der Klemme 6 ein logischer Pegel L (Low) und bei einer Betriebsart zur Klemmung von PCM-Farbartsignalen ein logischer Pegel H (High).

Für den Fall, daß ein PCM-Farbartsignal mit einem Soll-Bezugspegel von 50% und einem dazugehörigen Codewort

>n D,,

— I

geklemmt werden soll, wird das Bit mit dem größten Stellenwert (MSB) invertiert Diese Operation

läßt sich wie folgt beschreiben:

für

und für

S B₁, S 2" ' -

₁J = B_n,-V

Dem Volladdierer 4 wird somit an seinem 2. Summand-Eingang B bei der Klemmung eines PCM-Farbartsignals folgendes Code wort angeboten:

hei
wird
und
wird

V ' Sfi„,S2"- 1
B =? -2" ' - 1 - B_n,
0 S B_n, S 2" ' - 1
B=I" '-\- B_n,

Da am ersten Summand-Eingang des Volladdierers 4 das am Eingang 1 liegende PCM-Videosignal liegt und an einem Übertragseingang Ce an Klemme 7 ein logischer Pegel H (High) wird an dem Summen-Ausgang 2 ^un(J dem Übertragsausgang Ü folgender Zusammenhang erhalten:

Σ = A+B + \: U = 0

für A+B+\ S2""'-l
Σ = A + B + 1 - 2": Ü = L

für A+B+\ δ 2".

Ein Beispiel soll die Arbeitsweise des Volladdierers 4 verdeutlichen. Dazu sei angenommen, daß in dem Register 2 während eines Horizontal-Austastintervalls folgender momentaner Bezugspegel codiert eingespeichert sei:

B₁₁₁ = B₁₁₁₁₁-X.

wobei

X = Ablage (.v>0)
ist.

Am 2. Summand-Eingang B des Volladdiercrs 4 liegt somit

B = Γ '-1 -B₁,,,

B₁,, S 2" ' - 1.
B = 2"-'-l -(2" ' -.ν), B = χ - 1 .

Das Bit mit dem größten Stellenwert (M)am Ausgang des Exklusiv-Oders 5 hat hierbei den logischen Pegel L.

Weiterhin sei angenommen, daß dem 1. Summand-Eingang A des Volladdierers 4 ein PCM-Farbartsignal C mit der gleichen Ablage ^zugeführt wird:

A=C-X

wobei

0 S A S T- 1

Die eindeutige Begrenzung des Codewertbereichs des am 1. Summand-Eingang A liegenden Codeworts A erklärt sich durch die begrenzende Wirkung eines A/D-Wandlers, mit dem das zu klemmende PCM-Videosignal digitalisiert worden ist. Ein A/D-Wandler, wirkt deshalb als Begrenzer, weil nur Werte innerhalb des durch seine Bit-Anzahl gegebenen Wertebereichs ausgegeben werden können. Der Volladdierer 4 liefert daher bei

A ~ 8 + i = C - X + X - 1 + 1 = C

Tür CS 2- 1. so daß

= C und 6 = 0 wird.

das heißt die Ablage A"eliminiert wird.

Es wurde festgestellt, daß insbesondere bei einer Ablage in PCM-Farbartsignalen mit gleichzeitig vorliegenden Überpegeln (C, a 2") ein vorgeschalteter A/D-Wandler (nicht gezeichnet) einen Wert codiert, der - bedingt durch die Subtraktion von X — innerhalb des Wertnereirhs von

<1 b:s 2' !

hegt, so daß

0 £ A,

;ibcr

C₁ δ 2"

wird. In diesem Fall würde am Ausgang des Volladdierers 4 folgende Beziehung erhalten werden:

A + 8 -> I ---Γ. - X + X + I + I C₁.

Da Γ=ϊ2' wird

= C",-2" und U=H. Ein mit dem eingangs beschriebenen Fehler behaftetes Chrominanzsignal würde demnach fehlerhaft geklemmt werden. Mit einer nachgeschalteten Überlauflogik wird dieser Fehler verhindert.

Die Überlauflogik besteht aus einem gesteuerten Umschalter 8, dessen einer Eingang mil dem Summen-Ausgang 2 und dessen anderer Eingang mit dem Übertragsausgang iides Volladdierers 4 verbunden ist. Die Kontaktstrecke des gesteuerten Umschalters 8 wird durch ein bivalentes Schaltsignal gesteuert, das am Ausgang eines weiteren Exklusiv-Oders 9 abnehmbar ist. Die Eingänge des Exklusiv-Oders 9 sind mit dem Übertragsausgang des Volladdierers 4 und mit dem Ausgang des Exklusiv-Oders 5 verbunden. Das am Ausgang des gesteuerten Umschalters abnehmbare Signal wird in einem weiteren Register 10 für die Dauer einer Abtastperiodendauer zwischengespeichert und wird an einem Ausgang 11 als geklemmtes und durch einen definierten Codewortbereich begrenztes PCM-Videosignal ausgegeben. Das Register 10 kann wie das Register 2 aus η D-Flip-Flops bestehen. Dem Takteingang der D-Flip-Flops wird ein an einer Klemme 12 liegendes Abtastimpulssignal zugeführt.

Die nachgeschaltete Überlauflogik 8, 9 und 10 hat folgende Wirkungsweise: Durch die Exklusiv-Oder-Verknüpfung des Signals am Ausgang des Übertragsausganges Ü des Volladdierers 4 und des Bits mit dem größten Stellenwert am Ausgang des Exklusiv-Oders 5 wird der Steuereingang Wdes gesteuerten Umschalters 8 dann einen Logikpegel H annehmen, wenn folgender Wahrheitstabelle entsprochen wird:

ü	M	W
L	L	L
L	H	H
H	L	H
H	H	L

Durch das Umschalten der Kontaktstrecke an den Übertragsausgang des Volladdierers 4 ist am Ausgang -, des gesteuerten Umschalters 8 ein Signal mit dem Wert

Y=

-,ο abnehmbar. Das Register 10 übernimmt diesen korrigierten Wert, In entsprechender Weise wird eine Korrektur von positiven Ablagen

vorgenommen, wobei ein Unterlauf bei einem Auftreten von Überpegeln auf den Wert 0 = 000... 00 begrenzt wird.

Bei einer Klemmung von PCM-Leuchtdichtesignalen werden positive Ablagen korrigiert. Bei gleichzeitig auftretenden Signalwerten unterhalb des Bezugspegels (schwärzer als schwarz) wird auf den Wert 0 = 000... 0 begrenzt

Hierzu 1 Blatt Zeichnungen

Claims

Patentansprüche:

1. Schaltungsanordnung zur digitalen Klemmung pulscodemodulierter PCM-VideosignaJe, deren Codewortlänge π Bit beträgt, mit einem Volladdierer, dessen erstem Summandeingang das zu klemmende PCM-Videosignal zugeführt ist, und mit einem ersten Register mit einer Speicherkapazität von η Bit, dadurch gekennzeichnet, daß in das erste Register (2) während eines jeden Horizontalaustastintervalls ein Codewort des zu klemmenden PCM-Videosignals eingespeichert wird, daß an dem zweiten Summandleingang (B) des Volladdierers (4) das gespeicherte Codewort in invertierter Form liegt, daß an dem Übertragseingang (Ce) des Volladdierers (4) ein Logikpegel H liegt daß ein gesteuerter Umschalter (8) über einenEingang mit dem Summenausgang (£) und über den anderen Eingang mit dem Übertragsausgang (Ü) des Volladdierers (4) verbunden ist, daß dem einen Eingang eines Exklusiv-Oders (9) das Bit mit dem größten Stellenwert im Codewort am 2. Summand-Eingang (B) zugeführt ist, dessen anderer Eingang mit dem Übertragsausgang (L^ des Volladdierers (4) verbunden ist und dessen Ausgang am Steuereingang des gesteuerten Umschalters (8) angeschlossen ist, und daß ein zweites Register (10) mit einer Speicherkapazität η Bit vorgesehen ist, welches das am Ausgang des gesteuerten Umschalters (8) abnehmbare PCM-Videosignal für eine Abtastperiodendauer zwischenspeichert.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch ein weiteres Exklusiv-Oder (5), welches über einen seiner Eingänge und seinen Ausgang im Signalweg des Bits mit dem größten Stellenwert am Ausgang des ersten Registers (2) liegt, wobei durch Anlegen eines bestimmten Logikpegels an den anderen Eingang des Exklusiv-Oders (5) eine bestimmte Betriebsart anwählbar ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß beim Anlegen eines Logikpegels L an den anderen Eingang des weiteren Exklusiv-Oders (5) als PCM-Videosignal das PCM-Leuchtdichtesignal eines getrenntcodierten Farbvideosignals geklemmt wird und beim Anlegen eines Logikpegels //ein PCM-Farbartsignal.

4. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß bei einem parallel vorliegenden PCM-Videosignal das erste und zweite Register (2 und 10), der Volladdierer (4) und der gesteuerte Umschalter (8) für eine bitparallele Signalverarbeitung ausgelegt sind.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jedes der Register (2 bzw. 10) aus η D-Flip-Flops besteht.