DE3025859C2 - Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper - Google Patents

Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper

Info

Publication number
DE3025859C2
DE3025859C2 DE3025859A DE3025859A DE3025859C2 DE 3025859 C2 DE3025859 C2 DE 3025859C2 DE 3025859 A DE3025859 A DE 3025859A DE 3025859 A DE3025859 A DE 3025859A DE 3025859 C2 DE3025859 C2 DE 3025859C2
Authority
DE
Germany
Prior art keywords
gold
metal layer
layer
semiconductor body
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3025859A
Other languages
English (en)
Other versions
DE3025859A1 (de
Inventor
Wolfgang Dipl.-Phys. Dr. 8011 Vaterstetten Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE3025859A priority Critical patent/DE3025859C2/de
Publication of DE3025859A1 publication Critical patent/DE3025859A1/de
Application granted granted Critical
Publication of DE3025859C2 publication Critical patent/DE3025859C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44Physical vapour deposition [PVD]

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper nach dem Oberbegriff des Anspruchs 1.
  • Hochfrequenztransistoren haben bekanntlich sehr oberflächennahe Basis- und Emitterbereiche, also eine geringe Eindringtiefe der jeweiligen Dotierungsstoffe von der Oberfläche aus in den Halbleiterkörper. So soll beispielsweise die Eindringtiefe des Emitterbereiches kleiner als 0,5 mm sein.
  • Wenn nun derart vorbehandelte Halbleiterkörper beispielsweise mit Aluminium für die Kontaktierung der einzelnen Bereiche metallisiert werden, kann nach dem Auftragen der Metallschicht keine Behandlung bei höheren Temperaturen mehr vorgenommen werden, ohne gegebenenfalls Emitter-Basis-Nebenschlüsse oder -Kurzschlüsse zu erzeugen. Dies gilt insbesondere bei Hochfrequenztransistoren mit einem sogenannten "Emitter zweiter Art", also mit einem Emitter, dessen Anschlußöffnungen für die Metallschicht identisch sind mit dem Emitter-Diffusionsfenster beziehungsweise dem Emitter-Implantatsionsfenster.
  • Bisher wird bei derartigen Hochfrequenztransistoren die Metallbedampfung, insbesondere mit Aluminium, auf geheizten Scheiben vorgenommen wodurch bereits eine Lösung von Silicium in Aluminium erfolgt. Hierzu werden die Scheiben bis 300°C erwärmt. Diese Temperatur sollte nun bei später erfolgenden Prozessen nicht wesentlich überschritten werden, so auch zum Beispiel bei der Erzeugung der Rückseitenmetallisierung und beim Temperprozeß zur Wiedergewinnung der Stromverstärkungs-Linearität.
  • Bisher wird nun der kollektorseitige ohmsche Kontakt durch kurzzeitiges Legieren von Gold über 400°C in einer inerten Atmosphäre hergestellt. Infolge dieser hohen Temperatur wird auf die Stromverstärkungs-Linearität verzichtet.
  • Der deutschen Offenlegungsschrift 20 28 491 kann ein Verfahren entnommen werden, bei dem eine Metallschicht auf einen Halbleiterkörper aufgebracht und bei 380 bis 420°C während einer Zeit von 5 bis 15 min getempert wird. Die Metallschicht selbst weist dabei eine Schichtenfolge aus Silber, Antimon und Gold auf. Das Problem der Linearität der Stromverstärkung wird in dieser Veröffentlichung nicht angesprochen.
  • Die Veröffentlichungen US-PS 30 25 439, DE-OS 20 62 897, DE-AS 20 64 281 und DE-OS 27 34 072 betreffen jeweils die Herstellung von Elektroden aus Gold auf einem Halbleiterkörper aus Silicium. In US-PS 30 25 439 und in DE-OS 20 62 897 istjeweils ausgeführt, daß eine Goldschicht auf einen erwärmten Halbleiterkörper aus Silicium aufgedampft wird. jedoch wird in US-PS 30 25 439 nichts über die Temperaturbehandlung der Goldschicht mit dem Bezugszeichen 36 ausgesagt. In DE-OS 20 62 897 wird die Temperaturbehandlung gerade nicht bei einer Temperatur unterhalb der eutektischen Temperatur des Systems Gold-Silicium durchgeführt, dies gilt auch für das aus der DE-AS 20 64 281 bekannte Verfahren. Bei der DE-OS 27 34 072 wird zwar eine Temperaturbehandlung unterhalb der eutektischen Temperatur des Systems Gold-Silicium durchgeführt, jedoch befindet sich zwischen der Goldschicht und dem Halbleiterkörper noch eine Chromschicht. Bei all den bekannten Verfahren wird das Problem der Linearität der Stromverstärkung nicht angesprochen.
  • Es ist daher Aufgabe der Erfindung, ein Verfahren der eingangs genannten Art anzugeben, das bei einfacher Durchführbarkeit eine hohe Linearität der Stromverstärkung gewährleistet.
  • Diese Aufgabe wird erfindungsgemäß durch ein Verfahren nach dem Anspruch 1 gelöst.
  • Vorzugsweise wird die Metallschicht bei einer Temperatur von 300°C während 60 min und bei einer Temperatur von 350°C während 30 min getempert.
  • Die Metallschicht, die auf eine Siliciumscheibe als Halbleiterkörper aufgetragen wird, kann aus reinem Gold oder aus mit einem Dotierstoff dotierten Gold oder aus einer Schichtenfolge von dotiertem und undotiertem Gold bestehen. Die Gesamtdicke der Goldschicht liegt dabei vorzugsweise zwischen 0,1 µm und 1,0 µm.
  • Nachfolgend wird ein Ausführungsbeispiel der Erfindung anhand der Zeichnung näher erläutert, in deren einziger Figur ein mit einer Goldschicht versehener Halbleiterkörper gezeigt ist.
  • In eine Halbleiterschicht 1 aus Silicium werden zunächst in üblicher Weise ein Basisbereich 2 und ein Emitterbereich 3 durch Diffusion mittels einer Markoder Implantation eingebracht. Die Eindringtiefe des Basisbereichs 2 beziehungsweise des Emitterbereichs 3 in die Halbleiterscheibe 1 ist dabei infolge der angestrebten Hochfrequenzeigenschaften sehr gering. Anschließend wird auf die eine Oberfläche der Halbleiterscheibe 1 eine aus Siliciumdioxid bestehende Isolierschicht 1 eine aus Siliciumdioxid bestehende Isolierschicht 4 aufgetragen, in die Fenster für Kontakte 5, 6 zum Basisbereich 2 und zum Emitterbereich 3 eingebracht werden. Diese Kontakte 5, 6 bestehen aus Aluminium. Im vorliegenden Ausführungsbeispiel ist der Emitterkontakt 6 ein sogenannter "Emitter zweiter Art"; dieser wird erzielt, indem das Fenster für den Emitterkontakt 6 auch für die Diffusion des Emitterbereichs 3 verwendet wird.
  • Die andere Oberfläche beziehungsweise Scheibenrückseite wird dann nach dem Dickenschleifen mit einer reduzierenden Säure, wie beispielsweise verdünnter Flußsäure, behandelt, um Oxide zu entfernen; anschließend wird eine Goldschicht 7 aufgedampft. Es kann sich dabei um reines Gold oder Gold mit einem Dotierungselement handeln; gegebenenfalls kann auch eine Schichtenfolge aus einer Schicht 8 mit dotiertem Gold und einer Schicht 9 mit undotiertem Gold verwendet werden. Die Gesamtdicke der Schicht 7 liegt etwa zwischen 0,1 µm und 1,0 µm.
  • Diese Goldschicht 7 muß nun so thermisch behandelt werden, daß sie einerseits einen guten ohmschen Kontakt mit dem Silicium der Halbleiterscheibe 1 bildet und andererseits bei den anschließenden Montageprozessen, wie beispielsweise Ritzen, Brechen und Abnehmen mit einer Saugpinzette von der später auf der anderen Oberfläche angebrachten Klebefolie haften bleibt.
  • Hierzu wird die Halbleiterscheibe 1 mit der aufgedampften Goldschicht 7 bei Temperaturen zwischen 300°C und 350°C getempert mit Wasserstoff oder einem Wasserstoff-Inertgas-Gemisch; diese Temperung erfolgt bei etwa 350°C während etwa 30 min oder bei etwa 300°C während etwa 60 min.
  • Obwohl es bei diesen Temperaturen zu keiner Überschreitung der eutektischen Temperatur kommt, bildet sich in überraschender Weise dennoch ein ausgezeichneter ohmscher Kontakt. Außerdem läßt sich die Halbleiterscheibe 1 aus Silicium problemlos ritzen und brechen oder sägen und auf einen Chipträger auflegieren. Zusätzlich wird durch die Wasserstoffatmosphäre die Zwischenfläche zwischen dem Siliciumkörper 1 und der Siliciumdioxidschicht 4 günstig beeinflußt, das heißt, die Termdichten werden reduziert und dadurch die Stromverstärkungs-Linearität erheblich verbessert.

Claims (6)

1. Verfahren zum Herstellen einer Elektrode auf einem Halbleiterkörper aus Silicium, bei dem eine Metallschicht auf den Halbleiterkörper aufgedampft und dann einer Temperaturbehandlung in Wasserstoff oder in einem Wasserstoff-Inertgas- Gemisch unterworfen wird, dadurch gekennzeichnet, daß die Metallschicht (7) aus gegebenenfalls mit einem Dotierstoff dotiertem Gold besteht und bei Temperaturen zwischen 300°C und 350°C während 30 bis 60 min getempert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Metallschicht (7) bei einer Temperatur von 300°C während 60 min oder bei einer Temperatur von 350°C während 30 min getempert wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht aus reinem Gold besteht.
4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht aus mit einem Dotierstoff dotiertem Gold besteht.
5. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Metallschicht aus einer Schichtenfolge (8, 9) von dotiertem und undotiertem Gold besteht.
6. Verfahren nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Gesamtdicke der Goldschicht zwischen 0,1 µm und 1,0 µm liegt.
DE3025859A 1980-07-08 1980-07-08 Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper Expired DE3025859C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE3025859A DE3025859C2 (de) 1980-07-08 1980-07-08 Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3025859A DE3025859C2 (de) 1980-07-08 1980-07-08 Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper

Publications (2)

Publication Number Publication Date
DE3025859A1 DE3025859A1 (de) 1982-01-28
DE3025859C2 true DE3025859C2 (de) 1987-01-29

Family

ID=6106701

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3025859A Expired DE3025859C2 (de) 1980-07-08 1980-07-08 Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper

Country Status (1)

Country Link
DE (1) DE3025859C2 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3829538A1 (de) * 1988-08-31 1990-03-08 Siemens Ag Verfahren zum verbinden eines halbleiterchips mit einem substrat

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3025439A (en) * 1960-09-22 1962-03-13 Texas Instruments Inc Mounting for silicon semiconductor device
GB1337283A (en) * 1969-12-26 1973-11-14 Hitachi Ltd Method of manufacturing a semiconductor device
DE2028491A1 (en) * 1970-06-10 1971-12-23 Licentia Gmbh Semiconductor component contact system - using double metal layers and differential annealing/bonding
FR2360993A1 (fr) * 1976-08-03 1978-03-03 Lignes Telegraph Telephon Perfectionnement aux procedes de fabrication de diodes schottky a barriere or-silicium

Also Published As

Publication number Publication date
DE3025859A1 (de) 1982-01-28

Similar Documents

Publication Publication Date Title
DE1614283C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2928923C2 (de)
DE19704996A1 (de) Verfahren zur Herstellung von IGBT-Bauteilen
DE3037316C2 (de) Verfahren zur Herstellung von Leistungsthyristoren
DE2436449C3 (de) Schottky-Diode sowie Verfahren zu ihrer Herstellung
DE4029826C2 (de)
DE2103468C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP0557318B1 (de) Verfahren zur herstellung von halbleiterelementen, insbesondere von dioden
DE2030403B2 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2332822B2 (de) Verfahren zum Herstellen von diffundierten, kontaktierten und oberflächenpassivierten Halbleiterbauelementen aus Halbleiterscheiben aus Silizium
DE3025859C2 (de) Verfahren zur Herstellung einer Elektrode auf einem Halbleiterkörper
DE3339393C2 (de) Verfahren zur Herstellung einer unterhalb einer äußeren hochdotierten Zone liegenden s-n-Zonenfolge einer Halbleiterstruktur aus Silicium
DE2506436C3 (de) Diffusionsverfahren zum Herstellen aluminiumdotierter Isolationszonen für Halbleiterbauelemente
DE2010502A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE2351254C3 (de) Verfahren zum Herstellen einer Multidioden-Speicherplatte für eine Bildaufnahmeröhre
DE2501074A1 (de) Transistoreinrichtung und verfahren zu ihrer herstellung
DE1806980A1 (de) Halbleiter-Bauelement
DE2112114B2 (de) Hochfrequenz-siliziumtransistor und verfahren zu seiner herstellung
DE2114566A1 (de) Verfahren zum Stabilisieren der elektrischen Eigenschaften von Halbleitereinrichtungen
DE1942239C2 (de) Verfahren zur Herstellung eines Lateraltransistors
DE2909320A1 (de) Feldeffekttransistor
DE1514656A1 (de) Verfahren zum Herstellen von Halbleiterkoerpern
EP0435021B1 (de) Verfahren zum Herstellen von anodenseitigen Kurzschlüssen in Thyristoren
DE2321390C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE1614884C3 (de) Verfahren zum Einstellen des Stromverstärkungsfaktors eines Transistors

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee